CN114114059A - 异常电源电压检测设备以及用于检测异常电源电压的方法 - Google Patents

Abstract

本公开涉及一种异常电源电压检测设备和用于检测异常电源电压的方法，该异常电源电压检测设备具有根据每个半导体芯片的半导体元件的特性来精确地检测异常电压的功能。用于操作调节功能的电路组具有防止逻辑系统的电源电压变得异常的影响的功能，诸如在半导体产品故障的控制。此外，它具有检测半导体产品中各种电源的异常电压的功能。它还具有在使用半导体产品期间，在正常电源电压范围内测试异常电压检测功能的功能。

Description

异常电源电压检测设备以及用于检测异常电源电压的方法

技术领域

本发明涉及异常电源电压检测设备以及用于检测异常电源电压的方法。

背景技术

半导体产品中异常电源电压检测的功能安全，当在半导体产品的多个区域(功能块)中使用的多个电源的电压超出操作保证电压范围时，通过单独地检测电源，可以执行功能安全措施。如果这些电路(除了半导体产品中的正常操作电路之外，还包括针对功能安全应用的电路(安全机制))操作所需的电源电压异常，则电路的操作(功能和性能)不能被保证。因此，半导体产品中的异常电源电压是必不可少的，并且是在半导体产品中实现的功能安全应用(安全机制)之中最关键的要求之一。

以下列出了所公开的技术。

[专利文献1]日本未审查专利申请公开号2008-151519

[专利文献2]日本专利号3219019

专利文献1公开了异常检测电路，用于在操作被确定为正常的范围内监视信号电压的变化。

专利文献2公开了异常电流检测电路，用于通过由电压的比较器电路在电路中生成参考值并且对差进行比较来检测异常电流。

发明内容

专利文献1的异常检测电路使用电压检测、电流检测这两个相同类型的检测电路来执行温度检测、检测值正常与异常的情况之间差异的解释及判别方法、异常的限定，具体细节(功能和性能)未示出。根据该限定，没有公开关于其具有能够检测要求中异常的功能和性能的具体内容。另外，假定专利文献2的异常电流检测电路是针对负载驱动电路的电流控制型电路，但是关于在负载驱动电路的操作状态下，比较器电路具有能够检测异常的要求和性能的具体内容未被公开。

根据一个实施例的异常电源电压检测设备具有根据每个半导体芯片的半导体元件的特性来精确地检测异常电压的功能。用于操作调节功能的电路组具有防止逻辑系统的电源电压的影响的功能，诸如防止对半导体产品故障的控制变得异常的功能。此外，它具有检测半导体产品中各种电源的异常电压的功能。它还具有在使用半导体产品期间，在正常电源电压范围内测试异常电压检测功能的功能。

包括在逻辑系统电路(例如，半导体产品的控制)中使用的电源，并准确检测超出半导体产品中各种电源的操作保证电压范围的异常电压，可以通过提供用于控制半导体产品内部的端子，通过将异常输出到半导体产品外部来进行控制。具体地，由于在逻辑系统的操作(例如，对半导体产品的控制)中使用的异常电源电压不能在半导体产品内部进行处理，因此，在半导体产品外部并输出异常以进行控制。这时，用于检测异常电源电压的电路组，不少受诸如控制等逻辑系统的故障的影响。换言之，可以避免功能安全方面的相关故障。另外，该异常电压检测功能还使得能够进行现场测试，诸如在使用期间进行故障检测。

附图说明

图1是根据第一实施例的异常电源电压检测设备的SoC的框图。

图2是图1的CIVFD和CIVFD输出的框图。

图3是电源电压状态与输出信号的对应关系表。

图4是示出了电源电压的异常检测电路配置的框图，参考图2中的操作保证的电源电压范围的下限。

图5是示出了电源电压的异常检测电路配置的框图，参考图2中的操作保证的电源电压范围的上限。

图6是用于解释图4和图5的异常电源电压检测的图。

图7是示出了UVLSC的电路配置的框图。

图8是示出了UVLSC的电路配置的框图。

图9是根据第二实施例的异常电源电压检测模块的SoC的框图。

图10是图9的CIVFD和CIVFD输出的框图。

图11是根据第三实施例的异常电源电压检测设备的SoC的框图。

图12是CIVFD的外部端子连接系统示例的配置图。

图13是图示了信号和模式从初始设置转变到正常操作的图。

具体实施方式

在下文中，将通过参考附图来详细描述根据实施例的半导体器件。在说明书和附图中，相同或对应的元素由相同的附图标记表示，并且省略其重复描述。在附图中，为了便于描述，配置可以被省略或简化。而且，实施例和每个修改示例中的至少一些可以彼此任意组合。

(第一实施例)

图1是根据第一实施例的异常电源电压检测设备的SoC(片上系统)的框图。顺便提及，SoC可以是MCU(微控制单元)。

如图1所示，SoC(F1-1)具有CIVFD(芯片内部电压错误检测：Chip InternalVoltage Failure Detection)(F1-2-1至3)、CIVFD输出(F1-3)、核心电压区域(F10)、模拟电压区域(F1-5)、数字或模拟专用电压区域(F1-6-5至8)、电源分离区域(F1-7)、功能电路区域(F1-8-1至4)、核心电压电源线(F1-9-A、B)和模拟电压电源线(F1-10)。CIVFD输出(F1-3)被连接到具有AD转换功能的外部模块(F1-13)和外部模块控制器(F1-14)。此外，CIVFD、数字或模拟专用电压区域、电源隔离区域、功能电路区域各自可以被安装任意数目。

作为电源分离区域(F1-7)的示例，多个CPU(中央处理单元)被布置在功能电路区域(F1-8-2)中，多个GPU(图形处理单元)被布置在功能电路区域(F1-8-4)中。功能电路区域(F1-8-1至4)中使用的电源电压的状态(正常/异常)在CIVFD(F1-2-1至3)内的模拟检测区域中被监视并且经由CIVFD输出(F1-3)的模拟输出区域(ADA0)而被输出到外部模块(F1-13)。CIVFD(F1-2-1至3)内的逻辑控制区域(LCA1、LCA2、LCA3)执行CIVFD(F1-2-1至3)内的模拟检测区域(ADA1、ADA2、ADA3)的模拟功能和特性的设置、控制和数据处理。

在图1中，三个CIVFD(F1-2-1至3)被布置为监视功能电路区域(F1-8-1至4)四个区域中的核心电源电压、确定这些区域中的核心电源电压是每个CIVFD(F1-2-1至3)内的操作保证范围内的正常电压或操作保证范围外的异常电压、将结果传输至CIVFD输出(F1-3)并且将其从CIVFD输出(F1-3)传输到具有AD转换功能的外部模块(F1-13)的CPU，或者根据电源类型，将其传输到SoC(F1-1)中的电源隔离区域(F1-7)的CPU。

另外，SoC(F1-1)被连接到外部模块(F1-14)并且被用于在CIVFD输出(F1-3)的逻辑控制区域中设置模拟输出层，或者检测信号路径的故障，该信号路径从CIVFD输出(F1-3)的模拟输出区域到具有AD转换功能的外部模块(F1-13)。

CIVFD(F1-2-1-3)监视的结果通过两个独立的信号而被传送到CIVFD输出(F1-3)。例如，当两个信号为(H，H)(H：高)时，操作保证电压(正常)内的电压，(H，L)(L：低)是低于操作保证下限值的异常电压；在(L，H)是高于操作保证上限值的异常电压时的情况下，在(L，L)被停止时，SoC(F1-1)或CIVFD(F1-2)和CIVFD输出(F1-3)应分别指示状态。

图2是图示了图1的CIVFD(F1-2-1至3)和CIVFD输出(F1-3)的块内的下部功能块的图。本节介绍如何检测被用于SoC(F1-1)的CPU、GPU、BUS等的核心电源(逻辑系统)的异常电源电压。

图2的每个框被设置在如图1所示的SoC(F1-1)内部。CIVFD(F1-2)包括模拟电压区域(F2-3)和逻辑区域(F2-5)，并且逻辑区域(F2-5)输出温度相关分量移位条件设置信号(F2-7)、欠下限电压条件设置信号(F2-8)和过上限电压条件设置信号(F2-9)。模拟电压区域(F2-3)、UVLSC(不可靠电压电平的稳定控制电路)(F2-11)、锁存器(F2-12)、温度相关分量移位单元(F2-13)、下限电压检测单元(F2-14)、上限电压检测单元(F2-15)以及具有2输入1输出OR单元(F2-16)。

CIVFD输出(F1-3)包括模拟电压区域(F2-4)和逻辑区域(F2-10)，并且逻辑区域(F2-10)输出CIVFD设置信号(F2-10)。模拟电压区域(F2-4)具有UVLSC(F2-11)、锁存器(F2-12)、选择器(F2-17)、多输入1输出OR单元(F2-18、F2-19)、输出缓冲器(F2-20)和2输入1输出OR单元(F2-22、F2-23)。另外，外部模块控制器(F2-21)和外部模块(F1-13)经由外部引脚的Vm_L_I/O(F2-35)和Vm_H_I/O(F2-36)连接。

(CIVFD的初始化及其激活)

来自外部模块控制器(F2-21)的L信号被提供给Vm_H_I/O(F2-36)和Vm_L_I/O(F2-35)。该L信号变为在2输入1输出OR单元(F2-23)处的L信号，并且被输入到ULVSC(F2-11)。下限电压检测单元(F2-14)和上限电压检测单元(F2-15)的输出在初始设置下输出L信号。在CIVFD(F1-2)的模拟电压区域(F2-3)和CIVFD输出(F1-3)的模拟电压区域(F2-3)中，UVLSC(F2-12)被设置为使得当输入信号被输出时传递该输入信号。CIVFD(F1-2)从BUS(F2-2)获取由逻辑区域(F2-5)输出的温度相关分量移位条件设置信号(F2-7)、欠下限电压条件设置信号(F2-8)以及过上限电压条件设置信号(F2-9)的数据。CIVFD输出(F1-3)从BUS(F2-2)获取由逻辑区域(F2-6)输出的针对BUS(F2-2)设置信号CIVFD(F1-2)的数据。

来自从CIVFD(F1-2)的逻辑区域(F2-5)输出的温度相关分量移位条件设置信号(F2-7)、欠下限电压条件设置信号(F2-8)和过上限电压条件设置信号(F2-9)的数据CIVFD(F1-2)被发送到模拟电压区域(F2-3)和锁存器(F2-11)。来自CIVFD输出(F1-3)的逻辑区域(F2-6)的CIVFD设置信号(F2-10)的数据被发送到UVLSC(F2-11)和模拟电压区域(F2-4)的锁存器(F2-12)。在CIVFD(F1-2)中，模拟电压区域(F2-3)的ULVSC(F2-11)接收数据并将其锁存。在CIVFD输出(F1-3)中，模拟电压区域(F2-4)的ULVSC(F2-11)接收数据并将其锁存。CIVFD(F1-2)的模拟电压区域(F2-3)中经锁存的数据被发送到温度相关分量移位单元(F2-13)，欠下限电压条件设置信号(F2-8)和过上限电压条件设置信号(F2-9)是分别由下限电压检测单元(F2-14)和上限电压检测单元(F2-15)中的温度相关分量移位条件设置信号(F2-7)移位的温度相关分量；并且CIVFD输出(F1-3)的模拟电压区域(F2-4)中经锁存的数据被发送到选择器(F2-17)。

在CIVFD(F1-2)中，来自模拟电压区域(F2-3)的温度相关分量移位单元(F2-13)的数据被发送到逻辑区域(F2-5)的回读捕获(F2-25、F2-26)。在CIVFD输出(F1-3)中，来自模拟电压区域(F2-4)的选择器(F2-17)的数据被发送到逻辑区域(F2-6)的回读捕获(F2-27)。比较回读捕获(F2-27)和CIVFD设置信号(F2-10)，并且如果存在差异，则执行错误处理。如果它们匹配，则比较回读捕获(F2-25)、温度相关分量移位条件设置信号(F2-7)和下限电压设置信号(F2-8)的数据，并且比较回读捕获(F2-26)和温度相关分量移位条件设置信号(F2-7)和上限电压设置信号(F2-9)的数据，并且执行错误处理。如果它们匹配，则来自外部模块控制器(F2-21)的L信号的输出被停止，并且外部模块控制器(F2-21)与Vm_L_I/O(F2-35)和Vm_H_I/O之间的连接(F2-36)被设置为高阻抗设置。之后，CIVFD投入使用。在错误处理被执行之后，从外部模块控制器(F2-31)到Vm_L_I/O(F2-35)和Vm_H_I/O(F2-36)的L输出继续，而CIVFD(F1-2)仍然不可用。

(CIVFD中的电压检测)

下限电压检测单元(F2-14)和上限电压检测单元(F2-15)检测检测目标的检测电压(F2-28)是否在操作保证电压内、或低还是高。如果检测电压(F2-28)在操作保证电压内，则Vm_set_Under(F2-29)和Vm_Under(F2-32)均保持L，而上限电压检测单元(F2-15)的Vm_set_Over(F2-30)和Vm_Over(F2-33)均保持L。如果检测电压(F2-28)低于操作保证电压的下限，则Vm_set_Under(F2-29)和Vm_Under(F2-32)从L被设置为H，并且Vm_set_Over(F2-30)和Vm_Over(F2-33)保持L。如果检测电压(F2-28)高于操作保证电压的上限，则Vm_set_Under(F2-29)和Vm_Under(F2-32)均保持L，上限电压检测单元(F2-15)的Vm_set_Over(F2-30)和Vm_Over(F2-33)从L被设置为H。当选择器(F2-17)被设置为在初始设置下选择CIVFD(F2-24)的Vm_Under(F2-32)和Vm_Over(F2-33)时，Vm_Under(F2-32)和Vm_Over(F2-33)信号利用选择器(F2-17)和多输入1输出OR单元(F2-18、F2-19)所选择的CIVFD(F2-24)来进行处理。输出电平在输出缓冲器(F2-20)中被设置。数据从Vm_H_I/O(F2-35)和Vm_L_I/O(F2-36)被输出到外部。Vm_Under(F2-32)和Vm_Over(F2-33)的信号被发送到逻辑区域(F2-5)。另一方面，在初始化时设置为选择CIVFD的Vm_Under(F2-32)和Vm_Over(F2-33)时，数据不被发送到多输入1输出OR单元(F2-18、F2-19)。

图3示出了电源电压的状态(H或L)、与其对应的检测电压、Vm_H_I/O(F2-36)、Vm_L_I/O(F2-35)、Vm_set_Ou1(F2-31)、Vm_set_Under(F2-29)的状态。

在第一实施例中，多个CIVFD被安装在SoC内部，并且选择器和OR电路能够仅选择待被监视的CIVFD。因此，可以检测整个SoC内部的异常电源电压和每个电源网络的异常电源电压。另外，如果异常电源电压的检测块以操作保证电源电压范围的上限和下限作为基准来安装，并且SoC的主逻辑电路使用的核心(逻辑系统)的电源电压变得异常，则该逻辑电路可能会发生故障。因此，通过维持当电源电压正常时获得的信息(信号)并且不接受来自逻辑系统的信息(信号)的机制，可以在没有故障的情况下，正常操作异常电源电压检测。

图4是用于检测是否低于下限电压的框图。仅由温度相关分量移位单元(F2-13)中的欠下限电压条件设置信号(F2-8)的输出信号选择的信号路径被导通。检测电压(F2-28)被梯形电阻器分压。Vmin(F4-3)是操作保证电源电压范围的下限，这是梯形电阻器的分压器位置，在该位置处欠电压检测(F4-7)导通。Vmin+Vud(F4-4)是在Vmin(F4-3)+Vud导通时，电压设置单元(F4-8)下的梯形电阻器的分压器位置。Vud指示梯形电阻的分辨率(即，分压单位)。根据芯片的晶体管特性，通过导通Vmin(F4-3)的开关(F4-5)，Vmin(F4-3)的电压通过信号(F4-1)被传输到欠电压检测单元(F4-7)。根据芯片的晶体管特性，通过导通Vmin+Vud(F4-4)的开关(F4-6)，Vmin+Vud(F4-4)的电压通过信号(F4-1)被传输到欠电压设置单元(F4-8)。欠电压检测单元(F4-7)检测到欠电压检测单元(F4-7)在Vmin位置(F4-3)处的Vm_Under(F2-32)为ON/OFF。在所检测的电压的分压值为Vmin+Vud(F4-4)时，欠电压设置单元(F4-8)将欠电压设置单元(F4-8)的(F2-29)导通/关断。欠电压检测单元(F4-7)和欠电压设置单元(F4-8)的温度特性由温度相关分量移位单元(F2-13)中的温度相关分量移位条件设置单元(F2-7)的信号(F4-9)来调整。去耦电容器(F4-10)降低了所检测电压的交流噪声。

图5是用于检测其是否超过电压上限的框图。在位置(F5-1)中，仅由过高电压条件设置信号(F2-9)的输出信号选择的信号路径被温度相关分量移位单元(F2-13)导通。在点(F5-2)处，检测电压(F2-28)被接收，并且电压被梯形电阻器分压。Vmax(F5-3)指示梯形电阻器的分压位置，在分压位置处，过电压检测单元(F5-7)在所保证的操作电源电压范围的上限Vmax处被导通。Vmax-Vud(F5-4)指示在过电压设置单元(F5-8)在Vmax(F5-3)-Vud中导通的情况下，梯形电阻器的分压位置。Vud是梯形电阻器的分辨率(即，分压单位)。

根据芯片的晶体管特性，通过在Vmax(F5-3)处导通开关(F5-5)，Vmax(F5-3)的电压通过信号(F5-1)被传输到过电压检测单元(F5-7)。

根据芯片的晶体管特性，通过在Vmax点(F5-4)处导通开关(F5-6)，Vmax-Vud(F5-4)的电压通过信号(F5-1)被传输到过电压设置单元(F5-8)。在所检测的电压为Vmax(F5-3)的情况下，过电压检测单元(F5-7)的Vm_over(F2-33)在分压器处为ON/OFF。过电压检测单元(F5-7)和过电压设置单元(F5-8)的温度特性通过温度相关分量移位单元(F2-13)中的温度相关分量移位条件设置信号(F2-7)的输出信号(F5-9)来调整。耦合电容器(F5-10)降低了检测电压中的交流噪声。

图6是用于解释图4和图5的操作的图。(A)获取所检测的电压在垂直轴和水平轴上的转变、操作保证电源电压的下限Vmin和上限值Vmax、这些内部范围和范围内部的Vud的值，即，示出了Vmin+Vud和Vmax-Vud之间的电压位置关系。(B)示出了每个端子的波形。(B-3)示出了以下电压的转变。在L的情况下，逻辑区域的温度相关分量移位条件设置信号(F2-7)、欠下限电压条件设置信号(F2-8)和过上限电压条件设置信号(F2-9)被并入CIVFD(F1-2)的模拟电压区域(F2-3)中。在H的情况下，逻辑区域(F2-5)和锁存器(F2-12)捕获的值被保持，并且逻辑区域(F2-5)的新设置未被接受。(B-4)示出了电源电压异常，这是因为在L的情况下，电源电压在所保证的操作电压范围内，而在H的情况下，电源电压在所保证的操作电源电压范围之外。

(在检测电压是否低于下限时进行初始测试)

当执行初始测试对象作为产品测试时，首先，待监视区域的检测电压(F2-28)从端子(F4-2)获取。当所捕获的检测电压(F2-28)达到操作保证电源电压范围的上限Vmax时，欠电压检测电路(F4-7)被导通。将Vmin(F4-3)连接至欠电压检测单元(F4-7)的位置(F4-5)被导通。在逐个芯片和逐个模块地测试信号(F4-1)时，设置电源电压以及所保证的操作温度Tj。测试结果经由BUS(F2-2)而被记录到非易失性寄存器(诸如Fusa)中、由逻辑区域(F2-5)或逻辑区域(F2-5)或SoC(F2-1)来控制。该记录被分类为两个类型：温度相关分量移位条件设置信号(F2-7)和欠下限电压条件设置信号(F2-8)。

(用于检测电压是否低于下限的电路)

首先，待被监视区域的检测电压从端子(F4-2)捕获。期望值被多次设置为温度相关分量移位条件设置信号(F2-7)和欠下限电压条件设置信号(F2-8)，并且该期望值与回读捕获的值(F2-25)进行比较。作为比较的结果，如果存在不匹配，则在逻辑区域(F2-5)内选择欠下限电压条件设置信号(F2-8)的所有设置。换言之，信号(F4-1)导通所有开关(F4-5)和开关(F4-6)。如果它们重合，则在测试中获得的值被读入逻辑区域(F2-5)中的温度相关分量移位条件设置信号(F2-7)中以及欠下限电压条件设置信号(F2-8)中。信号(F4-1)在温度相关分量移位单元(F2-13)中经由UVLSC(F2-11)和锁存器(F2-12)来确定，并且开关(F4-5)和开关(F4-6)被导通。检查Vm_set_Under(F2-29)是否为H或L。在H的情况下，Vm_set_Ou1(F2-31)导通并且保持由ULVSC(F2-11)锁存的温度相关分量移位条件设置信号(F2-7)和欠下限电压条件设置信号(F2-8)的值。在L的情况下，当Vm_set_over(F2-30)为L时，由UVLSC(F2-11)锁存的值的保持被释放。另外，检查Vm_Under(F2-32)是H还是L，如果是L，则再次检查Vm_set_Under(F2-29)是H还是L。如果为H，则检测电压小于或等于Vmin的信号被发送到选择器(F2-17)。

(在检测电压是否高于上限电压时进行初始测试)

首先，检测电压被引入点(F5-2)。当检测电压在所保证的操作电源电压范围的上限Vmax处时，过电压检测单元(F5-7)导通。将Vmax(F5-3)连接到过电压检测单元(F5-7)的开关(F5-5)被导通。在测试时，逐个芯片和逐个模块的信号(F5-1)设置电源电压以及所保证的操作温度Tj。测试结果经由BUS(F2-2)而被记录到非易失性寄存器，诸如由逻辑区域(F2-5)或逻辑区域(F2-5)或SoC(F2-1)控制的Fusa。该记录分类为两种类型：温度相关分量条件设置信号(F2-7)和欠下限电压条件设置信号(F2-8)。

(在检测电压是否高于上限电压时的电路操作)

首先，所检测的电压被引入端子(F5-2)。此性质被用于根据需要来多次设置温度相关分量移位条件设置信号(F2-7)和欠下限电压条件设置信号(F2-8)，并且将它们与回读捕获(F2-26)进行比较。在比较结果不匹配时，在逻辑区域(F2-5)内选择过上限电压条件设置信号(F2-9)的所有设置，即，信号(F5-1)将所有开关(F5-5)和开关(F5-6)导通。作为比较的结果，如果它们匹配，则在测试中获得的值被读取到逻辑区域(F2-5)中的温度相关分量移位条件设置信号(F2-7)和过上限电压条件设置信号(F2-9)中。通过UVLSC(F2-11)和锁存器(F2-12)，信号(F5-1)在温度相关分量移位单元(F2-13)中被确定并且开关(F5-5)和开关(F5-6)被导通。当Vm_set_Over(F2-30)为H时，Vm_set_Ou1(F2-31)导通，并且由UVLSC(F2-11)锁存的温度相关分量移位条件设置信号(F2-7)和过上限电压条件设置信号(F2-9)的值被保持。当Vm_set_Over(F2-30)为L时，由UVLSC(F2-11)锁存的值的保持被释放。检查Vm_Over(F2-33)是H还是L。如果为L，则处理返回到开始。对于H，它向选择器(F2-17)传输检测电压(F2-28)为Vmax或更高的信号。

图7和图8是图2的UVLSC(F2-11)的电路配置图。当电源电压异常时，UVLSC(F2-11)的输出被固定为L，并且锁存器(F2-12)被保持。另一方面，当电源电压正常时，UVLSC(F2-11)的输出可以被设置为H或L，并且ULVSC(F2-11)的设置/重置可以被控制。因此，温度相关分量移位条件设置信号(F2-7)、欠下限电压条件设置信号(F2-8)、过上限电压条件设置信号(F2-9)和CVIFD设置信号(F2-10)可以被引入模拟电压区域(F2-3、4)中。尽管基本电路配置相同，但是通过处理异常电源电压，将通过划分为图7和图8的电路配置来描述。

图7是UVLSC(F2-11)的示意图。Ru1电阻器(F7-1)、Ru2电阻器(F7-2)、LSC电平移位器(F7-3)、延迟负载(F7-4)、非2输入1输出AND单元(F7-5)具有2输入1输出AND单元(F7-6)。Cir-Au1示出了Vm_set_Under(F2-29)或Vm_set_Over(F2-30)、2输入1输出OR(F2-16)、Vm_set_Ou1(F2-31)和(F7-5)的总信号传输的延迟时间。Cir-Au2示出了欠电压设置单元(F4-8)和过电压设置单元(F5-8)的信号传输延迟时间。这适用于图1中的功能电路区域(F1-8-1)和核心电压区域(F1-8-4)CIVFD(F1-2-1-3)。核心电压区域(F1-8)中存在一个或多个CIVFD(F1-2)，其中之一是CIVFD(F1-2)，核心电源和该位置处所检测的电压必须匹配。这是为了在以下时，防止锁存器(F2-12)被UVLSC(F2-11)保持：异常检测位置为距(CIVFD(F1-2)的位置一定距离的正常电压并且在CIVFD(F1-2)所在的位置处的电压异常。

图8是UVLSC F2-11的示意图。Ru1电阻器(F8-1)、Ru2电阻器(F8-2)、电平移位器(F8-3)、非2输入1输出AND单元(F8-4)、2输入1输出AND单元(F8-5)。Cir-Au1指示Vm_set_Under(F2-29)或Vm_set_Over(F2-30)、2输入1输出OR单元(F2-16)、Vm_set_Ou1(F2-31)和(F8-5)的总信号传输延迟时间，Cir-Au2分别指示欠电压设置单元(F4-8)和过压设置单元(F5-8)的信号传输延迟时间。这适用于图1中的CIVFD输出(F1-3)。如多个CIVFD(F2-24)所示，CIVFD输出(F1-3)从多个CIVFD(F1-2)接收Vm_Under(F2-32)和Vm_Over(F2-33)信号。如果电源电压中的任何一个CIVFD(F1-2)变为异常，当CIVFD(F1-2)在多个CIVFD(F2-24)中通知异常CIVFD输出(F1-3)时，如果CIVFD输出(F1-3)附近的电源正常，则可以通过在vmR_H(F2-39)和vmR_L(F2-40)中生成Vm_set_Reset(F2-41)信号，使用SoC(F1-1)的外部端子来接收对异常站点CIVFD输出(F1-3)中的异常状态的异常状态控制，这是从外部进行控制。

(当核心电源电压在操作保证电源电压范围内时的电路操作)

该性质指示CIVFD的模拟电压区域(F2-3)的锁存器(F2-12)设置/复位可以被控制的操作流程，并且温度相关分量移位条件设置信号(F2-7)、欠下限电压条件设置信号(F2-8)和过上限电压条件设置信号(F2-9)的数据可以被设置到锁存器(F2-12)。首先，控制温度相关分量移位条件设置信号(F2-7)、欠下限电压条件设置信号(F2-8)和过上限电压条件设置信号(F2-9)的锁存器(F2-12)的信号被加载到UVLSC(F2-11)的Ru1电阻器(F7-1)中。在将电压电平从核心电压区域转换到模拟电压区域之后，该信号通过Ru1电阻器(F7-1)、Ru2电阻器(F7-2)和LSC电平移位器(F7-3)而被传递到延迟设置单元(F7-4)。在工作保证电源电压范围的情况下，由于Vm_set_Under(F2-29)和Vm_set_Over(F2-30)均为L，因此H被输入到2输入1输出AND单元(F7-6)。模拟电压区域(F2-3)的锁存器(F2-12)的控制信号以相同的流程被捕获。此时，可以设置“锁存器设置L”或“复位H”。模拟电压区域(F2-3)中的锁存器(F2-12)被复位并设置为对温度相关分量移位条件设置信号(F2-7)、欠下限电压条件设置信号(F2-8)和过上限电压条件设置信号(F2-9)的数据进行设置。

(在初始设置之后，在SoC操作期间，核心电源电压超出所保证的操作电源电压范围时的电路操作)

无法控制CIVFD(F1-2)的模拟电压区域(F2-3)的锁存器(F2-12)的设置或复位。因此，不可能将温度相关分量移位条件设置信号(F2-7)、欠下限电压条件设置信号(F2-8)和过上限电压条件设置信号(F2-9)的数据设置到锁存器(F2-12)。首先，在初始化之后的L(设置)中使用它来将用于控制温度相关分量移位条件设置信号(F2-7)、欠下限电压条件设置信号(F2-8)和过上限电压条件设置信号(F2-9)的锁存器(F2-12)的信号加载到每个UVLSC(F2-11)的Ru1电阻器(F7-1)。但是，假定由于异常电源电压而发生了H(复位)。当电源电压异常时，有时会出现电压噪声增加或电源不稳定的情况。通过Ru1电阻器(F7-1)和Ru2电阻器(F7-2)，电压噪声被抑制，并且不稳定状态被拉至L，然后信号被传递到LSC电平移位器(F7-3)。将电压电平从核心电压区域转换到模拟电压区域之后，该信号通过Ru1电阻器(F7-1)、Ru2电阻器(F7-2)和LSC电平移位器(F7-3)而被传递到延迟设置单元(F7-4)。在延迟设置单元(F7-4)中，大于Cir_Au1(F7-7)+Cir_Au2(F7-8)的传输延迟时间被添加到信号，并且然后H被输入到2输入1输出AND单元(F7-6)(信号从L切换到H)。当电源电压异常时，Vm_set_Under(F2-29)或Vm_set_Over(F2-30)变为H。L通过2输入1输出OR单元(F2-16)、Vm_set_Ou1(F2-31)和2输入1输出AND单元(F7-5)而被输入到2输入1输出AND单元(F7-6)。此外，从电源电压变为异常到将L输入到2输入1输出AND单元(F7-6)(换言之，信号从H切换到L)的信号传输延迟时间变为Cir_Au1(F7-7)。因为2输入1输出AND单元(F7-5)的输出(直到2输入1输出AND单元(F7-6)的输入从H切换到L的时间)早于延迟设置单位(F7-4)的输出(直到2输入1输出AND单元(F7-6)的输入从L切换到H的时间)，CIVFD(F1-2)的模拟电压区域(F2-3)的锁存器(F2-12)被保持在设置状态。因此，即使温度相关分量移位条件设置信号(F2-7)、欠下限电压条件设置信号(F2-8)和过上限电压条件设置信号(F2-9)的设置信号由于电源电压异常而更改为不正确的数据，由CIVFD(F1-2)的模拟电压区域(F2-3)中的锁存器(F2-12)锁存的设置数据也被保留。

(当核心电源电压在操作保证电源电压范围内时的电路操作)

可以控制对CIVFD输出(F1-3)的模拟电压区域(F2-4)的锁存器(F2-12)进行设置/复位，并且CIVFD设置信号(F2-10)的数据可以被设置到锁存器(F2-12)。首先，vmR_H(F2-39)和vmR_L(F2-40)从外部模块控制器(F2-21)均被设置为L。Vm_set_Reset(F2-41)变为L，而2输入1输出AND单元(F8-5)变为H。控制CIVFD设置信号(F2-10)的锁存器(F2-12)的信号被引入UVLSC(F2-11)的Ru1电阻器(F8-1)。通过Ru1电阻器(F8-1)、Ru2电阻器(F8-2)和LSC电平移位器(F8-3)，在将电压电平从核心电压区域转换到模拟电压区域之后，信号被传递到2输入1输出AND单元(F8-5)。以相同的方式，CIVFD输出(F1-3)的模拟电压区域(F2-4)中的锁存器(F2-12)的控制信号被捕获。此时，可以设置“锁存器设置L”或“复位H”。CIVFD输出(F1-3)的模拟电压区域(F2-4)中的锁存器(F2-12)被复位，并且CIVFD设置信号(F2-10)的数据被设置。CIVFD输出(F1-3)的模拟电压区域(F2-4)中的锁存器(F2-12)由锁存器(F2-12)设置并保持。

(在初始设置之后，在SoC操作期间，当核心电源电压在操作保证电源电压范围内并且核心电源电压在操作保证电源电压范围之外时的操作)

描述了以下时的操作流程：当无法控制CICVFD输出(F1-3)的模拟电压区域(F2-4)的锁存器(F2-12)的设置/复位，并且将CIVFD设置信号(F2-)的数据设置到锁存器(F2-12)时。首先，vmR_H(F2-39)和vmR_L(F2-40)不会都变为L，除非CIVFD输出(F1-3)的模拟输出区域为OFF，或者使用外部模块控制器(F2-21)均被设置为L。外部模块控制器(F2-21)的输出被设置为高阻抗(或OPEN)。Vm_set_Reset(F2-41)变为L，而2输入1输出AND单元(F8-5)变为L。控制CIVFD设置信号(F2-10)的锁存器(F2-12)的信号被加载到ULVSC(F2-11)的(F8-1)。通过Ru1电阻器(F8-1)、Ru2电阻器(F8-2)和LSC电平移位器(F8-3)，在将电压电平转换从核心电压区域转换到模拟电压区域之后，信号被传递到2输入1输出AND单元(F8-5)。由于2输入1输出AND单元(F8-5)的输入为L，因此不论2输入1输出AND单元(F8-5)的输入如何，2输入1输出AND单元(F8-5)的输出保持L。由CIVFD输出(F1-3)的模拟电压区域(F2-4)中的锁存器(F2-12)锁存的设置数据被保留。

(现场测试)

核心电源电压在操作保证电源电压范围内，在这种情况下，可以测试检测功能电路组(模块)的异常电源电压(现场测试)。在使用期间，出于测试目的，不允许操作电源电压(使其成为异常电压)。结果，通过改变SoC的控制和逻辑系统中的逻辑区域(F2-5)中的温度相关分量移位条件设置信号(F2-7)、欠下限电压设置信号(F2-8)和过上限电压设置信号(F2-9)，异常电源电压检测设备即使在操作保证电源电压范围内，也可以在异常电源电压下执行操作。由于它是由SoC中的操作和逻辑系统控制的，因此可以通过区分测试是进行中还是使用中来进行操作。

(第二实施例)

图9是第二实施例的异常电源电压检测设备的SoC的框图。在第二实施例中，与第一实施例相比，异常电源电压的检测从核心电压电源线A改变为电源分离区域(F1-7-1)的CPU2，并且添加了CIVFD(F9-2)。顺便提及，尽管仅以CPU2为例，但是也可以将CIVFD分别提供给具有断电区域的多个CPU和GPU。尽管仅提及数字或模拟专用电压区域(F1-6-7)，但是可以在相应的数字或模拟专用电压区域中提供CIVFD#SM。数字电压还包括核心电源电压。

此外，与第一实施例相比，参考图10，在第二实施例中，从Vm_set_under(F2-29)接收输入的2输入1输出OR单元(F2-23)并且2输入1输出OR单元(F2-16)被改变为信号(F10-1)，并且Vm_set_under(F2-29)、Vm_set_over(F2-30)的输出目标也改变为信号(F10-2)。

(检测CPU2的异常电源电压)

首先，通过第一实施例的方法，检查CIVFD(F1-2-2)是否在所保证的操作电源电压内操作。作为检查的结果，确定CIVFD(F1-2-2)是否在操作保证电源电压范围内操作。如果确定电源关闭，则采取与第一实施例中所示的核心电源电压的异常检测相对应的方式。此时，未检测到CIVFD#S1(F9-1)的异常电压。另一方面，如果确定电源没有关闭，则通过将L设置为信号(F10-1)，对CIVFD#SM执行从CIVFD初始化到开始使用的流程。例如，这在CIVFD#S1中实现。此外，通过SoC(F1-1)中的信息处理，确定CPU2是否已关断，当确定电源已关断时，Vm_Under(F2-32)变为H，当异常电压低于操作保证电源电压的下限时，信号被传输到选择器(F2-17)。此外，其可以通过选择器(F2-17)进行选择，也可以被执行输出异常电压。通过SoC(F1-1)中CPU2的非选择控制，其不被选择器(F2-17)选择。其可以通过信号(F10-2)而在SoC(F1-1)中进行处理。例如，当在CPU2的电源电压关闭的情况下检测电源电压时，故障保护过程在SoC(F1-1)中执行。

接下来，通过第一实施例的方法，检查功能电路区域(F1-8-1)的CIVFD#S1(F9-1)是否在操作保证电源电压范围内操作。然而，在检查核心(逻辑)电源电压中没有异常状态之后，执行第一实施例的方法。Vm_set_Under(F2-29)和Vm_set_Over(F2-30)的操作与第一实施例不同，它们通过设置信号(F10-1)来操作。CIVFD#S2(F9-2)的锁存器(F2-12)由L复位。CIVFD#S1(F9-1)的锁存器(F2-12)被设置为H。作为补充，CIVFD#S1(F9-1)通过操作保证电源电压范围外(电源电压异常时)选择器(F2-17)来选择，其可以执行电压误差的输出。其可以通过信号(F10-2)在SoC(F1-1)中进行处理。两者均可以被执行。

(CIVFD的异常电源电压检测操作)

首先，以第一实施例的方式确认CIVFD(F1-2-3)是否在操作保证电源电压内操作。作为检查的结果，CIVFD(F1-2-3)确定产品是否在操作保证电源电压范围内操作。如果操作不在所保证操作电压内(即，发生电源关闭)，则执行第一实施例中所示的核心(逻辑系统)电源电压的异常检测。此时，CIVFD#S2的异常电压检测未被执行。另一方面，当操作在所保证的操作电压内时，即，电源未被切断时，从图3的CIVFD的初始设置到使用开始的流程被设置为CIVFD#SM的L。例如，其被执行到CIVFD#S2(F9-2)。

接下来，在SoC(F1-1)中的信息处理中，检查数字/模拟专用电压域(F1-6-7)是否断电。当电源被关断时，Vm_Under(F2-32)变为H，并且当异常电压低于所保证的操作电源电压下限时，信号被传输到选择器(F2-17)。此外，其可以通过选择器(F2-17)来选择，其可以被执行输出电压误差。SoC(F1-1)的CPU可以在SoC(F1-1)中进行处理。例如，如果在数字或模拟专用电压区域(F1-6-7)断电时观察电源电压，则在SoC(F1-1)中执行故障保护过程。另一方面，如果电源未关闭，则使用实施例1来检查CIVFD#S2(F9-2)是否在所保证的操作电源电压范围内操作。但是，当检测到核心(逻辑系统)的电源电压异常时，在确认没有异常之后执行的Vm_set_Under(F2-29)和Vm_set_Over(F2-30)的操作将以(F10-1)的设置进行操作，这与第一实施例不同。CIVFD#2(F9-2)的锁存器(F2-12)由L复位。CIVFD#S2(F9-2)的锁存器(F2-12)由H设置。此外，当CIVFD#S2(F9-2)超出了操作保证电源电压范围时(当电源电压异常时)，其可以通过选择器(F2-17)进行选择并输出异常电压。其可以通过信号(F10-2)而在SoC(F1-1)中进行处理。两者均可以被执行。

(第三实施例)

图11是根据第三实施例的异常电源电压检测模块的SoC的框图。在第三实施例中，CIVFD输出2(F11-3)以及连接到CIVFD输出2(F11-3)的具有ADC功能的外部模块(F16-1)和外部模块(F16-2)被添加到第一实施例。模拟电源线(F1-10)被扩展到CIVFD输出2(F11-3)。因此，(F2-32)和(F2-33)信号的传输目的地从CIVFD输出改变为CIVFD输出2(F11-3)。

根据第三实施例，作为核心电压电源线A和核心电压电源线B，针对每个电源系统，通过将具有相同电势、不同电源或不同电势、不同电源的每个电源系统分组并提供多个CIVFD输出，电源电压是异常的。可以执行检测。

(第四实施例)

图12是示出了CIVFD的外部端子连接系统配置的示例框图。

外部端子连接系统具有PMIC(电源管理集成电路)(F12-1)、SoC(F12-2)、CIVFD(F12-3)、XNOR-NMOS电路(F12-5)、GPIO(通用输入/输出)(F12-10、12)、ADC(F12-6)、RESET(F12-2)。

(系统操作)

PMIC(F12-1)将电源和PRRESET#信号发送到SoC(F12-2)。SoC(F12-2)开始操作并且传输PRESETOUT#信号。PMIC(F12-1)中的GPIO(F12-10)将CIVFD_TEST_MODE信号发送到SoC(F12-2)的GPIO(F12-12)和XNOR-NMOS电路(F12-5)(测试设置)。通过XNOR-NMOS电路(F12-5)，CIVFD(F12-3)被连接到GND。针对CIVFD(F12-3)的测试设置被执行。PMIC(F12-1)中的GPIO(F12-10)将CIVFD_TEST_MODE信号发送到GPIO(F12-12)和XNOR-NMOS电路(F12-5)(测试设置停止)。通过XNOR-NMOS电路(F12-5)，CIVFD(F12-3)可以将Vm_H和Vm_L(F12-4)传输到ADC(F17-6)。CIVFD(F12-3)的测试通过上述测试设置来执行。

检查是否已执行了CIVFD(F12-3)的所有测试，如果否，则根据测试设置信号再次进行处理。如果所有测试以被执行，则CIVFD_TEST_MODE信号从GPIO(F12-10)发送到GPIO(F12-12)和XNOR-NMOS电路(F12-5)(测试设置)。通过XNOR-NMOS电路(F12-5)，CIVFD(F12-3)被连接到GND。因此，CIVFD(F12-3)的正常操作设置被执行。GPIO(F12-10)将CIVFD_TEST_MODE信号发送到GPIO(F12-12)和XNOR-NMOS电路(F12-5)(测试设置停止信号)。XNOR-NMOS电路(F12-5)允许CIVFD(F12-3)将Vm_H和Vm_L(F12-4)传输到ADC(F12-6)。

当DRAM无效时(诸如在正常操作中LSI启动时)，CIVFD(F12-3)可以将高速缓存用作启动程序等的存储区域。由于即使在DRAM被启用之后，数据也可以被保留，因此处理器可以在不中断启动程序的情况下，切换到与功能安全相对应的程序。

图13是概括了从上述初始设置到正常操作的信号和模式的转变图。

另外，即使在描述特定数值示例的情况下，除了理论上显然限于数值之外，其可以是超过特定数值的数值，或者可以是小于特定数值的数值。另外，分量是指“含有A作为主分量的B”等，并且不排除含有其他分量的模式。

Claims (12)

1.一种异常电源电压检测设备，包括：

多个核心电源区域，通过第一电源电压线和第二电源电压线连接，以及

异常电压输出单元，

其中所述多个核心电源区域中的至少一个核心电源区域具有异常电压检测单元，

其中所述异常电压检测单元通过所述第一电源电压线来监视其他核心电源区域中的电压，当检测到异常电压时，通过所述第二电源电压线来将异常电压检测信号传输到所述异常电压输出单元。

2.根据权利要求1所述的异常电源电压检测设备，

其中所述异常电压检测单元具有第一逻辑控制单元，温度相关移位条件设置信号通过总线而从外部接收，欠下限电压条件设置信号和过上限电压条件设置信号的特征在于传输到所述第一模拟电压单元。

3.根据权利要求2所述的异常电源电压检测设备，

其中所述异常电压检测单元具有：

第一UVLSC，用于输入所述温度相关移位条件设置信号并且输出通过添加信号传输延迟时间而获得的信号，以及

第二UVLSC，用于输入所述欠下限电压条件设置信号并且输出通过添加信号电压延迟时间而获得的信号，以及

第三UVLSC，用于输入所述过上限电压设置信号并且输出通过添加所述信号传输延迟时间而获得的信号。

4.根据权利要求3所述的异常电源电压检测设备，

其中所述第一模拟电压单元具有：

第一锁存器，用于输入所述温度相关移位条件设置信号和所述第一UVLSC的输出信号，以及

第二锁存器，用于输入所述第二UVLSC的输出和所述欠下限电压条件设置信号，以及

第三锁存器，用于输入所述第三UVLSC的输出和所述过上限电压条件设置信号，以及

第一温度相关移位单元，用于输入所述第一锁存器的输出和所述第二锁存器的输出，以及

第二温度相关移位单元，用于输入所述第一锁存器的输出和所述第三锁存器的输出，以及

欠下限电压检测单元，用于输入所述第一温度相关移位单元的输出和检测电压，以及

过上限电压检测单元，用于输入所述第二温度相关移位单元的输出和检测电压，以及

2输入1输出OR单元，用于输入所述欠下限电压检测单元的输出并且输出所述过上限电压检测单元，

其中所述第一模拟电压单元传输所述欠下限电压检测单元的所述输出和所述过上限电压检测单元的所述输出。

5.根据权利要求1所述的异常电源电压检测设备，

其中所述异常电压输出单元具有第二逻辑控制单元，其特征在于，将通过所述总线从外部接收的CIVFD设置信号传输到所述第二模拟电压单元。

6.根据权利要求5所述的异常电源电压检测设备，

其中所述异常电压输出单元以CIVFD设置信号作为输入，其特征在于它具有第四UVLSC，用于输出通过添加所述信号传输延迟时间而获得的信号。

7.根据权利要求5所述的异常电源电压检测设备，

其中所述第二模拟电压单元具有：

第四UVLSC，用于输入CIVFD设置信号，以及

第四锁存器，用于输入CIVFD设置信号和所述第四UVLSC的输出，以及

选择器，用于从多个CIVFD输出中选择所需的输出，以及

输出缓冲器，用于将所选择的输出输出到外部。

8.根据权利要求2所述的异常电源电压检测设备，

其中所述第一逻辑控制单元和所述第二逻辑控制单元被设置在所述核心电源区域中。

9.根据权利要求4所述的异常电源电压检测设备，

其中所述第一模拟检测单元和所述第二模拟检测单元被设置在所述核心电源区域中包括的所述模拟电源区域中。

10.根据权利要求3所述的异常电源电压检测设备，

其中所述第一UVLSC和所述第二UVLSC以及所述第三UVLSC和所述第四UVLSC跨所述核心电源区域和所述模拟电源区域而布置。

11.一种异常电源电压检测设备，包括：

多个核心电源区域，通过第一电源电压线和第二电源电压线连接，以及

异常电压输出单元，

其中所述多个核心电源区域中的至少一个核心电源区域具有异常电压检测单元，

其中所述异常电压检测单元通过所述第一电源电压线来监视自身设置的其他核心电源区域中的电压，当检测到异常电压时，通过所述第二电源电压线来将异常电压检测信号传输到所述异常电压输出单元。

12.一种用于在半导体器件中检测异常电源电压的方法，所述半导体器件具有多个核心电源区域和异常电压输出单元，所述多个核心电源区域和所述异常电压输出单元通过第一电源电压线和第二电源电压线连接，

所述多个核心电源区域中的至少一个具有异常电压检测单元，

所述异常电压检测单元通过所述第一电源电压线来监视其他核心电源区域中的电压，当检测到异常电压时，通过所述第二电源电压线来将异常电压检测信号传输到所述异常电压输出单元。

Images