KR20220161853A

KR20220161853A - 상태 진단을 수행하는 전압 레벨 검출기

Info

Publication number: KR20220161853A
Application number: KR1020210070110A
Authority: KR
Inventors: 유성민; 이재승; 공태황; 양준혁
Original assignee: 삼성전자주식회사
Priority date: 2021-05-31
Filing date: 2021-05-31
Publication date: 2022-12-07
Also published as: CN115482874A; TW202305396A; EP4099040A3; EP4099040B1; EP4099040A2; US20220381807A1

Abstract

상태 진단을 수행하는 전압 레벨 검출기가 개시된다. 본 개시의 기술적 사상의 일측면에 따른 전압 레벨 검출기는, 전압 레귤레이터의 출력 전압인 제1 전압을 기초로 제1 분배 전압과 제2 분배 전압을 생성하는 전압 분배기와 상기 제1 및 제2 분배 전압 중 어느 하나와 레퍼런스 전압을 비교하는 제1 비교기와 상기 제1 및 제2 분배 전압 중 나머지 하나와 상기 레퍼런스 전압을 비교하는 제2 비교기와 클락 신호의 제어에 의해, 상기 제1 및 제2 분배 전압과 상기 제1 및 제2 비교기들 간 연결 경로를 전환하는 제1 스위치와 상기 제1 비교기의 출력값인 제1 비교 신호 및 상기 제2 비교기의 출력값인 제2 비교 신호를 기초로 상기 전압 레벨 검출기의 이상 여부를 판단하고, 결과 신호를 생성하는 판단 회로와 상기 클락 신호의 제어에 의해, 상기 제1 비교 신호 및 상기 제2 비교 신호와 상기 판단 회로의 입력 단자들 간 연결 경로를 전환하는 제2 스위치를 포함하는 것을 특징으로 한다.

Description

상태 진단을 수행하는 전압 레벨 검출기{VOLTAGE LEVEL DETECTER PERFORMING STATE DETECTION}

본 개시의 기술적 사상은 전압 레벨 검출기에 관한 것으로서, 상세하게는 스스로의 상태를 진단할 수 있는 전압 레벨 검출기에 관한 것이다.

반도체 메모리 장치는 메모리 셀 등 내부회로에 일정한 레벨의 목표 전압(target voltage)을 공급하기 위해 전압 레귤레이터(voltage regulator)를 포함할 수 있다. 일반적인 전압 레귤레이터는 비교기, 드라이버로 사용되는 PMOS 트랜지스터, 그리고 전압 분배회로로 사용되는 저항들로 구성될 수 있다.

전압 레벨 검출기는 전압 레귤레이터의 출력 전압이 목표 전압 또는 목표 범위에 속하는지 판단하고, 전압 레귤레이터가 정상적으로 동작하는지를 모니터링할 수 있다. 전압 레벨 검출기가 정상적으로 동작하는 경우, 전압 레귤레이터의 고장 여부를 판단할 수 있으나 전압 레벨 검출기에 이상이 발생한 경우라면 전압 레귤레이터의 고장 여부를 판단하기 어렵다. 즉 전압 레귤레이터에 직접적으로 이상이 발생한 것과는 다르지만, 전압 레귤레이터의 이상을 검출할 수 없는 잠재적인 결함 상황이 발생할 수 있다.

본 개시의 기술적 사상이 해결하려는 과제는, 전압 레귤레이터의 상태뿐만 아니라 스스로의 정상 상태 여부를 판단하는 전압 레벨 검출기를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 전압 레벨 검출기는, 전압 레귤레이터의 출력 전압인 제1 전압을 기초로 제1 분배 전압과 제2 분배 전압을 생성하는 전압 분배기와 상기 제1 및 제2 분배 전압 중 어느 하나와 레퍼런스 전압을 비교하는 제1 비교기와 상기 제1 및 제2 분배 전압 중 나머지 하나와 상기 레퍼런스 전압을 비교하는 제2 비교기와 클락 신호의 제어에 의해, 상기 제1 및 제2 분배 전압과 상기 제1 및 제2 비교기들 간 연결 경로를 전환하는 제1 스위치와 상기 제1 비교기의 출력값인 제1 비교 신호 및 상기 제2 비교기의 출력값인 제2 비교 신호를 기초로 상기 전압 레벨 검출기의 이상 여부를 판단하고, 결과 신호를 생성하는 판단 회로와 상기 클락 신호의 제어에 의해, 상기 제1 비교 신호 및 상기 제2 비교 신호와 상기 판단 회로의 입력 단자들 간 연결 경로를 전환하는 제2 스위치를 포함하는 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 전압 레벨 검출기는, 전압 레귤레이터의 출력 전압인 제1 전압을 수신하고, 상기 제1 전압을 기초로 제1 및 제2 분배 전압을 생성하는 전압 분배기와 상기 제1 및 제2 분배 전압을 각각 수신하는 제1 및 제2 입력 단자 및 클락 신호의 제어에 의해 상기 제1 및 제2 분배 전압을 각각 출력하는 제1 및 제2 출력 단자를 포함하는 제1 스위치와 상기 제1 스위치의 상기 제1 및 제2 출력 단자 중 하나와 연결되고, 레퍼런스 전압을 수신하고 제1 비교 신호를 출력하는 제1 비교기와 상기 제1 스위치의 상기 제1 및 제2 출력 단자 중 다른 하나와 연결되고, 상기 레퍼런스 전압을 수신하고 제2 비교 신호를 출력하는 제2 비교기와 상기 제1 및 제2 비교 신호를 각각 수신하는 제3 및 제4 입력 단자 및 상기 클락 신호의 제어에 의해 상기 제1 및 제2 비교 신호를 각각 출력하는 제3 및 제4 출력 단자를 포함하는 제2 스위치와 상기 제1 및 제2 비교 신호를 수신하고, 상기 전압 레벨 검출기의 이상 여부를 나타내는 결과 신호를 출력하는 판단 회로를 포함하는 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 전압 레벨 검출기는, 외부로부터 수신한 제1 전압과 비례하는 제1 및 제2 분배 전압을 생성하는 전압 분배 회로와 상기 제1 및 제2 분배 전압과 레퍼런스 전압을 각각 비교하여 제1 및 2 비교 신호를 출력하는 비교 회로와 상기 제1 및 제2 비교 신호를 기초로, 결과 신호를 생성하는 판단 회로와 클락 신호의 제어에 의해, 상기 전압 분배 회로의 출력 단자들과 상기 비교 회로의 입력 단자들의 연결 경로를 전환하고, 상기 비교 회로의 출력 단자들과 상기 판단 회로의 입력 단자들의 연결 경로를 전환하는 스위치 회로를 포함하는 것을 특징으로 하는포함하는 것을 특징으로 한다.

본 개시의 기술적 사상의 상태 진단을 수행하는 전압 레벨 검출기에 따르면, 전압 레벨 검출기가 스스로의 이상 여부를 판단할 수 있는바 별도의 안전 로직을 구비하기 위한 비용을 절감할 수 있다.

또한 본 개시의 기술적 사상의 상태 진단을 수행하는 전압 레벨 검출기에 따르면, 전압 레귤레이터가 이상 상태임에도 불구하고, 전압 레벨 검출기의 오작동으로 인해 전압 레귤레이터의 이상 상태를 검출하지 못하는 경우를 방지할 수 있다. 즉 전압 레귤레이터의 이상 여부를 판단하는 전압 레벨 검출기의 상태를 진단할 수 있는바, 잠재적인 결함(latent fault) 상황을 미연에 방지할 수 있다.

도 1은 본 개시의 예시적인 실시예에 따른 전력 관리 장치의 블록도이다.
도 2는 본 개시의 예시적인 실시예에 따른 전압 레벨 검출기를 나타내는 블록도이다.
도 3은 본 개시의 예시적인 실시예에 따른 전압 분배기를 나타내는 회로도이다.
도 4는 본 개시의 예시적인 실시예에 따른 판단 회로를 나타내는 로직 다이어그램이다.
도 5는 본 개시의 예시적인 실시예에 따른 레퍼런스 전압을 나타내는 설명도이다.
도 6 및 도 7은 본 개시의 예시적인 실시예에 따른 전압 레벨 검출기의 동작을 나타내는 예시도이다.
도 8은 본 개시의 예시적인 실시예에 따른 전압 레벨 검출기의 신호들을 나타내는 타이밍도이다.
도 9는 본 개시의 예시적인 실시예에 따른 신호와 전압 레벨 검출기의 상태의 관계를 나타내는 테이블이다.
도 10은 본 개시의 예시적인 실시예에 따른 전압 레벨 검출기를 나타내는 블록도이다.
도 11은 본 개시의 예시적인 실시예에 따른 전압 분배기를 나타내는 회로도이다.
도 12는 본 개시의 예시적인 실시예에 따른 전압 레벨 검출기를 나타내는 블록도이다.
도 13은 본 개시의 예시적인 실시예에 따른 전압 분배기를 나타내는 회로도이다.
도 14는 본 개시의 예시적인 실시예에 따른 시스템을 나타내는 블록도이다.

이하, 첨부한 도면을 참조하여 본 개시의 실시예에 대해 상세히 설명한다.

도 1은 본 개시의 예시적인 실시예에 따른 전원 관리 장치의 블록도이다.

도 1을 참조하면, 전원 관리 장치(10)는 전압 레귤레이터(100) 및 전압 레벨 검출기(200)를 포함할 수 있다.

전압 레귤레이터(100)는 입력 전압에 기초하여 출력 전압(Vreg)을 생성하고 출력 전압(Vreg)의 레벨을 타겟 레벨로 조정할 수 있다. 타겟 레벨은 출력 전압(Vreg)을 공급받는 부하 장치의 사양에 따라 결정될 수 있다. 예를 들어, 전압 레귤레이터(100)는 LDO(Low-dropout) 레귤레이터, 벅(Buck) 레귤레이터, 부스트(Boost) 레귤레이터 등을 포함할 수 있다. 전압 레귤레이터(100)는 출력 전압(Vreg)을 전압 레벨 검출기(200)에 제공할 수 있다.

전압 레벨 검출기(200)는 출력 전압(Vreg)을 모니터링하고, 출력 전압(Vreg)이 정상 범위 내에 속하는지 판단할 수 있다. 예를 들어, 출력 전압(Vreg)이 정상 범위의 하한 전압(예를 들어, 도 5의 V1)과 상한 전압(예를 들어, 도 5의 V2) 사이에 속하는지 판단할 수 있다. 하한 전압(V1) 및 상한 전압(V2)은 부하 장치의 사양에 따라 결정될 수 있다. 전압 레벨 검출기(200)는 판단 결과를 결과 신호(sigR)로 생성하고, 결과 신호(sigR)를 외부, 예를 들어 컨트롤러(미도시)에 제공할 수 있다.

한 실시예로서, 컨트롤러는 결과 신호(sigR)를 기초로, 전압 레귤레이터(100)의 이상 여부 및/또는 전압 레벨 검출기(200)의 이상 여부를 판단할 수 있다. 예를 들어 제1 로직 레벨을 갖는 결과 신호(sigR)에 대해 전압 레벨 검출기(200)를 정상 상태라고 판단하고, 제2 로직 레벨을 갖는 결과 신호(sigR)에 대해 전압 레벨 검출기(200)를 이상 상태라고 판단할 수 있다.

한 실시예로서 결과 신호(sigR)는 클락 신호(CLK)에 의해 토글링할 수 있다. 따라서 컨트롤러는 클락 신호(CLK)의 토글링에 따라 결과 신호(sigR)가 변경되는 것을 기초로 전압 레귤레이터(100)의 이상 여부 및/또는 전압 레벨 검출기(200)의 이상 여부를 판단할 수 있다. 예를 들어, 클락 신호(CLK)가 토글링 됨에도 불구하고 결과 신호(sigR)가 제1 로직 레벨을 유지하는 경우, 전압 레벨 검출기(200)를 정상 상태라고 판단할 수 있다.

예를 들어, 클락 신호(CLK)가 제1 로직 레벨에서 제2 로직 레벨로 토글링되는 경우, 결과 신호(sigR)가 제1 로직 레벨에서 제2 로직 레벨로 토글링되거나 또는 제2 로직 레벨에서 제1 로직 레벨로 토글링되는 경우, 전압 레벨 검출기(200)를 이상 상태라고 판단할 수 있다.

본 개시의 실시예에 따르면, 전원 관리 장치(10)는 전압 레귤레이터(100)의 출력 전압(Vreg)이 정상 범위에 속하는지 여부를 판단할 수 있다. 뿐만 아니라, 별도의 외부 회로를 구비하지 않고도 전압 레벨 검출기(200)의 이상 여부를 판단할 수 있다. 이로써 전압 레귤레이터(100)가 이상 상태임에도 불구하고, 전압 레벨 검출기(200)의 오작동으로 인해 전압 레귤레이터(100)의 이상 상태를 검출하지 못하는 경우를 방지할 수 있다.

이에 따라 전압 레귤레이터(100)의 이상 여부를 판단하는 전압 레벨 검출기(200)의 상태를 진단할 수 있는바, 잠재적인 결함(latent fault) 상황을 미연에 방지할 수 있다.

한편 도 1에서 전압 레귤레이터(100) 및 전압 레벨 검출기(200)가 하나의 전원 관리 장치(10) 내부에 구비된 것으로 도시되었으나 이에 제한되지 않는다. 예를 들어 전압 레귤레이터(100)는 전력 관리 회로(power management integrated circuit, PMIC)에 포함되고 전압 레벨 검출기(200)는 전력 관리 회로에 연결되어 전원을 수신하는 장치에 포함될 수 있다.

도 2는 본 개시의 예시적인 실시예에 따른 전압 레벨 검출기를 나타내는 블록도이다.

도 2를 참조하면, 전압 레벨 검출기(200)는 전압 분배기(210), 제1 및 제2 스위치(220, 240), 제1 및 제2 비교기(231, 232) 및 판단 회로(250)를 포함할 수 있다.

전압 분배기(210)는 출력 전압(Vreg)을 수신하고, 출력 전압(Vreg)의 크기에 비례하는 복수의 분배 전압들(Vdiv1, Vdiv2)을 생성할 수 있다. 예를 들어 전압 분배기(210)는 제1 및 제2 분배 전압(Vdiv1, Vdiv2)을 생성할 수 있고, 제1 분배 전압(Vdiv1)의 크기는 제2 분배 전압(Vdiv2)의 크기보다 큰 값일 수 있다. 도 3을 참조하여 후술되는 바와 같이, 전압 분배기(210)는 직렬 연결되는 복수의 저항들을 포함할 수 있다.

제1 스위치(220)는 2개의 입력 단자(S11, S12) 및 2개의 출력 단자(S13, S14)를 포함할 수 있다. 제1 스위치(220)는 클락 신호(CLK)를 수신하고, 클락 신호(CLK)의 제어에 의해 입력 단자들(S11, S12)과 출력 단자들(S13, S14)의 연결 경로를 전환할 수 있다. 한 실시예로서, 제1 스위치(220)는 제1 로직 레벨의 클락 신호(CLK)에 의해 제1 입력 단자(S11)와 제2 출력 단자(S14)를 연결하고, 제2 입력 단자(S12)와 제1 출력 단자(S13)를 연결할 수 있다. 그리고 제2 로직 레벨의 클락 신호(CLK)에 의해 제1 입력 단자(S11)와 제1 출력 단자(S13)를 연결하고, 제2 입력 단자(S12)와 제2 출력 단자(S14)를 연결할 수 있다. 클락 신호(CLK)가 토글링함에 따라 제1 스위치(220) 내부의 연결 경로는 주기적으로 전환될 수 있다.

제1 스위치(220)의 입력 단자들(S11, S12)은 전압 분배기(210)의 출력 단자와 연결되고, 제1 스위치(220)의 출력 단자들(S13, S14)은 제1 및 제2 비교기(231, 232)와 연결될 수 있다. 제1 스위치(220)의 제1 출력 단자(S13)는 제1 비교기(231)의 비반전(+) 입력 단자와 연결될 수 있고, 제1 스위치(220)의 제2 출력 단자(S14)는 제2 비교기(232)의 비반전(+) 입력 단자와 연결될 수 있다.

제1 비교기(231)는 제1 스위치(220)의 제1 출력 단자(S13)의 전압 및 레퍼런스 전압(Vref)을 수신하고 제1 비교 신호(sig1)를 생성할 수 있다. 제1 비교기(231)의 반전(-) 입력 단자를 통해 레퍼런스 전압(Vref)을 수신할 수 있다. 레퍼런스 전압(Vref)에 대한 자세한 내용은 도 6을 통해 후술한다. 제1 비교기(231)는 비반전(+) 입력 단자를 통해 수신하는 전압이 레퍼런스 전압(Vref)보다 크면 제1 로직 레벨의 제1 비교 신호(sig1)를 생성하고, 작으면 제2 로직 레벨의 제1 비교 신호(sig1)를 생성할 수 있다. 예를 들어 제1 로직 레벨은 로직 하이 레벨이고, 제2 로직 레벨은 로직 로우 레벨일 수 있다.

제2 비교기(232)는 제1 스위치(220)의 제2 출력 단자(S14)의 전압 및 레퍼런스 전압(Vref)을 수신하고 제2 비교 신호(sig2)를 생성할 수 있다. 제2 비교기(232)의 반전(-) 입력 단자를 통해 레퍼런스 전압(Vref)을 수신할 수 있다. 제2 비교기(232)는 비반전(+) 입력 단자를 통해 수신하는 전압이 레퍼런스 전압(Vref)보다 크면 제1 로직 레벨의 제2 비교 신호(sig2)를 생성하고, 작으면 제2 로직 레벨의 제2 비교 신호(sig2)를 생성할 수 있다. 예를 들어 제1 로직 레벨은 로직 하이 레벨이고, 제2 로직 레벨은 로직 로우 레벨일 수 있다. 한편 제1 및 제2 비교기(231, 232)는 비교 회로라고 통칭될 수 있다.

레퍼런스 전압(Vref)은 일정한 값일 수 있으며, 제1 스위치(220)의 출력 단자들(S13, S14)을 통해 제1 및 제2 비교기(231, 232)로 제공되는 신호들이 바뀜에 따라 제1 및 제2 비교 신호(sig1, sig2)의 로직 레벨이 바뀔 수 있다. 한편, 제1 및 제2 비교기(231, 232)가 정상적으로 동작하지 않는 경우, 제1 및 제2 비교기(231, 232)로 입력되는 신호가 바뀜에도 불구하고 항상 같은 레벨의 제1 및 제2 비교 신호(sig1, sig2)를 출력할 수 있다(stuck). 따라서 전압 레벨 검출기(200)는 스턱된 제1 및 제2 비교 신호(sig1, sig2)를 기초로 제1 및 제2 비교기(231, 232)의 이상 상태를 검출할 수 있다.

제2 스위치(240)는 제1 스위치(220)와 유사하게, 2개의 입력 단자(S21, S22) 및 2개의 출력 단자(S23, S24)를 포함할 수 있다. 제2 스위치(240)는 클락 신호(CLK)를 수신하고, 클락 신호(CLK)의 제어에 의해 입력 단자들(S21, S22)과 출력 단자들(S23, S24)의 연결 경로를 전환할 수 있다. 한 실시예로서, 제2 스위치(240)는 제1 로직 레벨의 클락 신호(CLK)에 의해 제1 입력 단자(S21)와 제2 출력 단자(S24)를 연결하고, 제2 입력 단자(S22)와 제1 출력 단자(S23)를 연결할 수 있다. 그리고 제2 로직 레벨의 클락 신호(CLK)에 의해 제1 입력 단자(S21)와 제1 출력 단자(S23)를 연결하고, 제2 입력 단자(S22)와 제2 출력 단자(S24)를 연결할 수 있다. 클락 신호(CLK)가 토글링함에 따라 제2 스위치(240) 내부의 연결 경로는 주기적으로 전환될 수 있다.

제2 스위치(240)의 입력 단자들(S21, S22)은 제1 비교기(231)의 출력 단자 및 제2 비교기(232)의 출력 단자와 연결될 수 있다. 그리고 제2 스위치(240)의 출력 단자들(S23, S24)은 판단 회로(250)의 입력 단자들(D1, D2)과 연결될 수 있다. 제2 스위치(240)의 제1 출력 단자(S23)는 판단 회로(250)의 제1 입력 단자(D1)와 연결될 수 있고, 제2 출력 단자(S24)는 판단 회로(250)의 제2 입력 단자(D2)와 연결될 수 있다. 한편, 제1 스위치(220) 및 제2 스위치(240)를 통칭하여 스위치 회로로 지칭할 수도 있다.

판단 회로(250)는 도 7을 통해 후술되는 바와 같이, 복수의 로직 게이트들을 포함할 수 있다. 판단 회로(250)는 제2 스위치(240)의 출력 단자들(S23, S24)을 통해 제1 및 제2 비교 신호(sig1, sig2)를 수신할 수 있고, 제1 및 제2 비교 신호(sig1, sig2)를 기초로 결과 신호(sigR)를 생성할 수 있다. 결과 신호(sigR)는 전압 레벨 검출기(200)의 구성 요소들의 이상 여부를 나타낼 수 있다. 결과 신호(sigR)의 로직 레벨은 클락 신호(CLK)의 토글링에 따라 바뀔 수 있다.

한 실시예로서, 클락 신호(CLK)의 토글링에도 불구하고 결과 신호(sigR)가 제1 로직 레벨(예를 들어, 로직 하이)을 유지하는 경우, 결과 신호(sigR)는 전압 레벨 검출기(200)가 정상 상태임을 나타낼 수 있다. 구체적으로 제1 및 제2 비교기(231, 232)가 정상 상태임을 나타낼 수 있다.

한 실시예로서, 클락 신호(CLK)의 토글링에 따라 결과 신호(sigR)의 로직 레벨이 바뀌는 경우, 결과 신호(sigR)는 전압 레벨 검출기(200)가 이상 상태임을 나타낼 수 있다. 구체적으로, 제1 비교기(231) 및/또는 제2 비교기(232)가 이상 상태임을 나타낼 수 있다.

도 3은 본 개시의 예시적인 실시예에 따른 전압 분배기를 나타내는 로도이다.

도 3을 참조하면, 전압 분배기(210)는 복수의 저항들을 포함할 수 있다. 제1 내지 제3 저항(R1~R3)은 출력 전압(Vreg)에 연결된 노드와 접지 노드 사이에 직렬 연결될 수 있다. 제1 분배 전압(Vdiv1)의 크기와 제2 분배 전압(Vdiv2)의 크기는 다음과 같다.

수학식 1을 참조하면, 제1 분배 전압(Vdiv1)과 제2 분배 전압(Vdiv2)은 출력 전압(Vreg)에 비례할 수 있다. 그리고 제1 분배 전압(Vdiv1)의 크기는 제2 분배 전압(Vdiv2)의 크기보다 클 수 있다.

도 4는 본 개시의 예시적인 실시예에 따른 판단 회로를 나타내는 로직 다이어그램이다.

도 4를 참조하면, 판단 회로(250)는 복수의 로직 게이트들을 포함할 수 있다. 예를 들어 인버터(inv) 및 AND 게이트(and)를 포함할 수 있다. 인버터(inv)는 판단 회로(250)의 제2 입력 단자(D2)로 수신되는 신호를 반전할 수 있다. AND 게이트(and)는 판단 회로(250)의 제1 입력 단자(D1)로 수신되는 신호 및 인버터(inv)를 통해 반전된 신호의 논리곱(AND)을 수행하여 결과 신호(sigR)를 생성할 수 있다. 즉

에 따라 결과 신호(sigR)가 생성될 수 있다.

도 5는 본 개시의 예시적인 실시예에 따른 레퍼런스 전압을 나타내는 설명도이다.

도 5를 참조하면, 전압 레벨 검출기(200)는 출력 전압(Vreg)을 그대로 이용하지 않고, 출력 전압(Vreg)을 기초로 한 제1 및 제2 분배 전압(Vdiv1, Vdiv2)을 이용하여 출력 전압(Vreg)이 정상 범위에 있는지 판단할 수 있다.

즉, 제1 및 제2 분배 전압(Vdiv1, Vdiv2)을 통해 출력 전압(Vreg)이 정상 범위의 하한 전압(V1)과 상한 전압(V2)에 도달하는 지점을 검출할 수 있다. 예를 들어 제1 분배 전압(Vdiv1)을 이용하여 출력 전압(Vreg)이 하한 전압(V1)에 도달하는 지점을 검출하고, 제2 분배 전압(Vdiv2)을 이용하여 출력 전압(Vreg)이 상한 전압(V2)에 도달하는 지점을 검출할 수 있다.

한 실시예로서, 출력 전압(Vreg)이 하한 전압(V1)에 도달할 때, 제1 분배 전압(Vdiv1)이 레퍼런스 전압(Vref)에 도달하도록 레퍼런스 전압(Vref)을 설정할 수 있다. 그리고 출력 전압(Vreg)이 상한 전압(V2)에 도달할 때, 제2 분배 전압(Vdiv2)이 레퍼런스 전압(Vref)에 도달하도록 레퍼런스 전압(Vref)을 설정할 수 있다.

한편, 하나의 레퍼런스 전압(Vref) 값을 이용하여 하한 전압(V1)에 도달하는 경우와 상한 전압(V2)에 도달하는 경우를 모두 감지하므로, 수학식 2와 같이 도 3의 제2 저항 및 제3 저항의 비율이 결정될 수 있다.

수학식 2를 참조하면, 출력 전압(Vreg)의 정상 범위의 하한 전압(V1)과 상한 전압(V2)을 기초로 전압 분배기(210)를 설계할 수 있다.

도 6 및 도 7는 본 개시의 예시적인 실시예에 따른 전압 레벨 검출기의 동작을 나타내는 예시도이고, 도 8은 본 개시의 예시적인 실시예에 따른 전압 레벨 검출기의 신호들을 나타내는 타이밍도이다. 클락 신호(CLK)는 제1 로직 레벨(예를 들어, 로직 하이)을 갖는 제1 구간(p1)과 제2 로직 레벨(예를 들어, 로직 로우)을 갖는 제2 구간(p2)을 포함할 수 있다. 전술한 바와 같이 클락 신호(CLK)가 토글링함에 따라 제1 스위치(220)의 내부 연결 관계 및 제2 스위치(240)의 내부 연결 관계가 바뀔 수 있다. 도 6은 제1 구간(p1)에서의 전압 레벨 검출기(200)에 대응되고, 도 7은 제2 구간(p2)에서의 전압 레벨 검출기(200)에 대응될 수 있다. 도 8의 타이밍도는 전압 레귤레이터(100) 및 전압 레벨 검출기(200)가 정상 상태로 동작하는 경우를 도시한 것이다.

도 6 및 도 8을 함께 참조하면, 제1 구간(p1)에서 제1 스위치(220)는 제1 입력 단자(S11)와 제2 출력 단자(S14)를 연결하고, 제2 입력 단자(S12)와 제1 출력 단자(S13)를 연결할 수 있다. 또한 제2 스위치(240)는 제1 입력 단자(S21)와 제2 출력 단자(S24)를 연결하고, 제2 입력 단자(S22)와 제1 출력 단자(S23)를 연결할 수 있다.

전압 분배기(210)는 출력 전압(Vreg)을 수신하고, 제1 및 제2 분배 전압(Vdiv1, Vdiv2)을 생성할 수 있다. 이때 전압 레귤레이터(100)가 정상이므로, 출력 전압(Vreg)은 정상 범위 내에 속할 수 있다.

제1 스위치(220)는 제1 입력 단자(S11)를 통해 제1 분배 전압(Vdiv1)을 수신하고, 제2 입력 단자(S12)를 통해 제2 분배 전압(Vdiv2)을 수신할 수 있다. 그리고 제1 출력 단자(S13)를 통해 제2 분배 전압(Vdiv2)을 제1 비교기(231)로 제공하고, 제2 출력 단자(S14)를 통해 제1 분배 전압(Vdiv1)을 제2 비교기(232)로 제공할 수 있다.

제1 분배 전압(Vdiv1)이 레퍼런스 전압(Vref)보다 크므로, 제2 비교기(232)는 로직 하이의 제2 비교 신호(sig2)를 생성할 수 있다. 제2 분배 전압(Vdiv2)이 레퍼런스 전압(Vref)보다 작으므로, 제1 비교기(231)는 로직 로우의 제1 비교 신호(sig1)를 생성할 수 있다.

제2 스위치(240)는 제1 입력 단자(S21)를 통해 제1 비교 신호(sig1)를 수신하고, 제2 입력 단자(S22)를 통해 제2 비교 신호(sig2)를 수신할 수 있다. 그리고 제1 출력 단자(S23)를 통해 제2 비교 신호(sig2)를 판단 회로(250)의 제1 입력 단자(D1)로 제공하고, 제2 출력 단자(S24)를 통해 제1 비교 신호(sig1)를 판단 회로(250)의 제2 입력 단자(D2)로 제공할 수 있다.

판단 회로(250)는 도 4에서 전술한 논리 연산을 수행함으로서, 로직 하이의 결과 신호(sigR)를 생성할 수 있다.

도 7 및 도 8을 함께 참조하면, 제2 구간(p2)에서 제1 스위치(220)는 제1 입력 단자(S11)와 제1 출력 단자(S13)를 연결하고, 제2 입력 단자(S12)와 제2 출력 단자(S14)를 연결할 수 있다. 또한 제2 스위치(240)는 제1 입력 단자(S21)와 제1 출력 단자(S23)를 연결하고, 제2 입력 단자(S22)와 제2 출력 단자(S24)를 연결할 수 있다.

제1 스위치(220)는 제1 입력 단자(S11)를 통해 제1 분배 전압(Vdiv1)을 수신하고, 제2 입력 단자(S12)를 통해 제2 분배 전압(Vdiv2)을 수신할 수 있다. 그리고 제1 출력 단자(S13)를 통해 제1 분배 전압(Vdiv1)을 제1 비교기(231)로 제공하고, 제2 출력 단자(S14)를 통해 제2 분배 전압(Vdiv2)을 제2 비교기(232)로 제공할 수 있다.

제1 분배 전압(Vdiv1)이 레퍼런스 전압(Vref)보다 크므로, 제1 비교기(231)는 로직 하이의 제1 비교 신호(sig1)를 생성할 수 있다. 제2 분배 전압(Vdiv2)이 레퍼런스 전압(Vref)보다 작으므로, 제2 비교기(232)는 로직 로우의 제2 비교 신호(sig2)를 생성할 수 있다.

제2 스위치(240)는 제1 입력 단자(S21)를 통해 제1 비교 신호(sig1)를 수신하고, 제2 입력 단자(S22)를 통해 제2 비교 신호(sig2)를 수신할 수 있다. 그리고 제1 출력 단자(S23)를 통해 제1 비교 신호(sig1)를 판단 회로(250)의 제1 입력 단자(D1)로 제공하고, 제2 출력 단자(S24)를 통해 제2 비교 신호(sig2)를 판단 회로(250)의 제2 입력 단자(D2)로 제공할 수 있다.

제1 스위치(220)는 제1 및 제2 비교기(231, 232)로 입력되는 신호들을 변경하면서 각 비교기가 정상적으로 동작하는지 확인하는 역할을 수행하고, 제2 스위치(240)는 정상 범위에 속하는 출력 전압(Vreg)에 대해, 판단 회로(250)가 항상 로직 하이의 결과 신호(sigR)를 생성하도록 신호들을 배열하는 역할을 수행할 수 있다.

도 9는 본 개시의 예시적인 실시예에 따른 신호와 전압 레벨 검출기의 상태의 관계를 나타내는 테이블이다.

도 9를 참조하면, 전압 레귤레이터(100)가 정상임에 따라 출력 전압(Vreg)이 정상 범위에 속하고, 제1 비교기(231) 및 제2 비교기(232)가 정상 상태인 경우 클락 신호(CLK)의 토글링에 무관하게 결과 신호(sigR)는 로직 하이를 유지할 수 있다.

출력 전압(Vreg)이 하한 전압(V1) 미만(또는 이하)인 경우, 클락 신호(CLK)의 토글링에 무관하게 제1 분배 전압(Vdiv1) 및 제2 분배 전압(Vdiv2)이 레퍼런스 전압(Vref)보다 작으므로, 제1 및 제2 비교기(231, 232)는 로직 로우의 제1 및 제2 비교 신호(sig1, sig2)를 생성할 수 있다. 이에 따라 결과 신호(sigR)는 (0)*(0)' = 0으로서 로직 로우일 수 있다.

출력 전압(Vreg)이 상한 전압(V2)을 초과(또는 이상)하는 경우, 클락 신호(CLK)의 토글링에 무관하게 제1 분배 전압(Vdiv1) 및 제2 분배 전압(Vdiv2)이 레퍼런스 전압(Vref)보다 크므로, 제1 및 제2 비교기(231, 232)는 로직 하이의 제1 및 제2 비교 신호(sig1, sig2)를 생성할 수 있다. 이에 따라 결과 신호(sigR)는 (1)*(1)'= 0으로서 로직 로우일 수 있다.

한 실시예에 따르면 전압 레귤레이터(100)는 정상이나, 제1 비교기(231)에 이상이 있을 수 있다. 예를 들어 제1 비교기(231)는 언제나 로직 하이의 제1 비교 신호(sig1)를 생성할 수 있다. 이에 따라 제1 구간(p1)에서 판단 회로(250)의 제2 입력 단자(D2)는 로직 하이의 제1 비교 신호(sig1)를 수신할 수 있다. 이에 따라 제1 구간(p1)에서 결과 신호(sigR)는 (1)*(1)'= 0으로서 로직 로우일 수 있다. 제2 구간(p2)에서 판단 회로(250)의 제1 입력 단자(D1)는 로직 하이의 제1 비교 신호(sig1)를 수신할 수 있다. 이에 따라 제2 구간(p2)에서 결과 신호(sigR)는 (1)*(0)' = 1으로서 로직 하이일 수 있다. 출력 전압(Vreg)이 하한 전압(V1) 미만(또는 이하)인 경우, 제1 구간(p1) 및 제2 구간(p2)에서 제1 및 제2 비교 신호(sig1, sig2)는 모두 로직 로우이어야 하나, 제1 비교기(231)에 이상이 있는바 제1 비교 신호(sig1)가 언제나 로직 하이, 제2 비교 신호(sig2)는 로직 로우일 수 있다. 이에 따라 결과 신호(sigR)는 제1 구간(p1)에서 로직 로우, 제2 구간(p2)에서 로직 하이일 수 있다. 출력 전압(Vreg)이 상한 전압(V2) 초과(또는 이상)인 경우, 제1 구간(p1) 및 제2 구간(p2)에서 제1 및 제2 비교 신호(sig1, sig2)는 모두 로직 하이일 수 있다. 이에 따라 결과 신호(sigR)는 제1 및 제2 구간(p1, p2)에서 로직 로우일 수 있다.

한 실시예에 따르면 제1 비교기(231)는 언제나 로직 로우의 제1 비교 신호(sig1)를 생성할 수 있다. 이에 따라 제1 구간(p1)에서 판단 회로(250)의 제2 입력 단자(D2)는 로직 로우의 제1 비교 신호(sig1)를 수신할 수 있다. 이에 따라 제1 구간(p1)에서 결과 신호(sigR)는 (1)*(0)' = 1으로서 로직 하이일 수 있다. 제2 구간(p2)에서 판단 회로(250)의 제1 입력 단자(D1)는 로직 로우의 제1 비교 신호(sig1)를 수신할 수 있다. 이에 따라 제1 구간(p1)에서 결과 신호(sigR)는 (0)*(0)' = 0으로서 로직 로우일 수 있다. 출력 전압(Vreg)이 하한 전압(V1) 미만(또는 이하)인 경우, 제1 구간(p1) 및 제2 구간(p2)에서 제1 및 제2 비교 신호(sig1, sig2)는 모두 로직 로우일 수 있다. 이에 따라 결과 신호(sigR)는 제1 및 제2 구간(p1, p2)에서 로직 로우일 수 있다. 출력 전압(Vreg)이 상한 전압(V2) 초과(또는 이상)인 경우, 제1 구간(p1) 및 제2 구간(p2)에서 제1 및 제2 비교 신호(sig1, sig2)는 모두 로직 하이이어야 하나, 제1 비교기(231)에 이상이 있는바 제1 비교 신호(sig1)가 언제나 로직 로우, 제2 비교 신호(sig2)는 로직 하이일 수 있다. 이에 따라 결과 신호(sigR)는 제1 구간(p1)에서 로직 하이, 제2 구간(p2)에서 로직 로우일 수 있다.

마찬가지로, 제2 비교기(232)가 언제나 로직 하이 또는 로직 로우의 제2 비교 신호(sig2)를 생성할 수 있다. 이에 따라 제1 구간(p1) 및 제2 구간(p2) 각각에서 판단 회로(250)의 제1 및 제2 입력 단자(D1, D2)에 입력되는 신호는 도 9와 같을 수 있다. 전술한 바와 유사한 과정을 통해 도 9와 같은 결과 신호(sigR)를 획득할 수 있다.

본 개시의 실시예에 따르면, 전압 레벨 검출기(200)는 클락 신호(CLK)의 토글링에 따라 결과 신호(sigR)의 로직 레벨이 바뀌는 것을 기초로 전압 레벨 검출기(200)의 정상 여부를 판단할 수 있다. 구체적으로 결과 신호(sigR)가 클락 신호(CLK)에 따라 토글되는 경우 제1 비교기(231) 및/또는 제2 비교기(232)에 이상이 발생한 것으로 판단할 수 있다. 이에 따라 별도의 안전 로직을 구비하지 않고도 전압 레벨 검출기(200)의 상태를 진단할 수 있다.

도 10은 본 개시의 예시적인 실시예에 따른 전압 레벨 검출기를 나타내는 블록도이고, 도 11은 본 개시의 예시적인 실시예에 따른 전압 분배기를 나타내는 회로도이다.

도 10을 참조하면, 전압 레벨 검출기(200a)는 도 1 내지 도 9를 통해 전술한 전압 레벨 검출기(200)와 유사할 수 있는바, 중복되는 설명은 생략한다.

전압 레벨 검출기(200a)는 복수의 전압 분배기들(211,212)을 포함할 수 있다. 예를 들어 제1 전압 분배기(211)는 출력 전압(Vreg)을 수신하고 제1 분배 전압(Vdiv1)을 생성할 수 있다. 제2 전압 분배기(212)는 출력 전압(Vreg)을 수신하고 제2 분배 전압(Vdiv2)을 생성할 수 있다.

제1 전압 분배기(211)의 출력 단자는 제1 스위치(220)의 제1 입력 단자(S11)와 연결되고, 제2 전압 분배기(212)의 출력 단자는 제1 스위치(220)의 제2 입력 단자(S12)와 연결될 수 있다.

도 11을 참조하면, 제1 전압 분배기(211)는 제4 및 제5 저항(R4, R5)을 포함할 수 있다. 제4 및 제5 저항(R4, R5)은 출력 전압(Vreg)에 연결된 노드와 접지 노드 사이에 직렬 연결될 수 있다. 제2 전압 분배기(212)는 제6 및 제7 저항(R6, R7)을 포함할 수 있다. 제6 및 제7 저항(R6, R7)은 출력 전압(Vreg)에 연결된 노드와 접지 노드 사이에 직렬 연결될 수 있다. 제1 분배 전압(Vdiv1)의 크기와 제2 분배 전압(Vdiv2)의 크기는 수학식 3과 같다.

수학식 3을 참조하면, 제1 분배 전압(Vdiv1)과 제2 분배 전압(Vdiv2)은 출력 전압(Vreg)에 비례할 수 있다. 본 개시의 실시예에 따르면 제1 분배 전압(Vdiv1)과 제2 분배 전압(Vdiv2)의 크기를 자유롭게 조절할 수 있다.

한편, 전압 레벨 검출기(200a)는 제1 및 제2 분배 전압(Vdiv1, Vdiv2)을 생성하기 위한 전압 분배기의 구성을 제외하고 나머지 구성은 전압 레벨 검출기(200)와 동일할 수 있다. 따라서 도 1 내지 도 9를 통해 전술한 전압 레벨 검출기(200)의 동작을 수행할 수 있다.

도 12는 본 개시의 예시적인 실시예에 따른 전압 레벨 검출기를 나타내는 블록도이고, 도 13은 본 개시의 예시적인 실시예에 따른 전압 분배기를 나타내는 회로도이다.

도 12를 참조하면, 전압 레벨 검출기(200b)는 도 1 내지 도 9를 통해 전술한 전압 레벨 검출기(200) 및 도 10 및 도 11을 통해 설명한 전압 레벨 검출기(200a)와 유사할 수 있는바, 중복되는 설명은 생략한다.

전압 레벨 검출기(200b)는 외부로부터 출력되는 아날로그 전원 전압(AVDD)을 더 수신할 수 있다. 또한 전압 레벨 검출기(200b)는 아날로그 전원 전압(AVDD)을 분배하는 전원 전압 분배기(213), 제1 먹스(mux_1) 및 제2 먹스(mux_2)를 더 포함할 수 있다.

전압 레벨 검출기(200b)는 전압 레귤레이터(100)가 동작하기 이전에, 아날로그 전원 전압(AVDD)을 기초로 전압 레벨 검출 동작을 수행할 수 있다. 이를 통해 전압 레귤레이터(100)가 동작을 시작하기 이전에 전압 레벨 검출기(200b)의 동작 상태를 먼저 파악할 수 있다. 이를 본 동작에 앞선 사전 동작이라 지칭할 수 있다.

전원 전압 분배기(213)는 아날로그 전원 전압(AVDD)을 수신하고, 아날로그 전원 전압(AVDD)의 크기에 비례하는 복수의 전원 분배 전압들(AVdiv1, AVdiv2)을 생성할 수 있다. 전원 전압 분배기(213)는 도 13과 같이 제8 내지 제10 저항을 포함할 수 있다. 제8 내지 제10 저항은 아날로그 전원 전압(AVDD)에 연결된 노드와 접지 노드 사이에 직렬 연결될 수 있다.

제1 전원 분배 전압(AVdiv1)은 제1 먹스(mux_1)로 제공되고, 제2 전원 분배 전압(AVdiv2)은 제2 먹스(mux_2)로 제공될 수 있다. 제1 먹스(mux_1)는 제어 신호(CTRL_T)에 기초하여, 제1 전압 분배기(211)의 제1 분배 전압(Vdiv1) 및 전원 전압 분배기(213)의 제1 전원 분배 전압(AVdiv1)을 선택하여 출력할 수 있다. 제2 먹스(mux_2)는 제어 신호(CTRL_T)에 기초하여, 제2 전압 분배기(212)의 제2 분배 전압(Vdiv2) 및 전원 전압 분배기(213)의 제2 전원 분배 전압(AVdiv2)을 선택하여 출력할 수 있다.

제어 신호(CTRL_T)는 전압 레벨 검출기(200b)가 사전 동작 또는 본 동작을 수행하도록 제1 및 제2 먹스(mux_1, mux_2)를 제어할 수 있다. 사전 동작을 수행하는 경우, 제1 및 제2 먹스(mux_1, mux_2)는 각각 제1 전원 분배 전압(AVdiv1) 및 제2 전원 분배 전압(AVdiv2)을 출력할 수 있다. 본 동작을 수행하는 경우 제1 및 제2 먹스(mux_1, mux_2)는 각각 제1 분배 전압(Vdiv1) 및 제2 분배 전압(Vdiv2)을 출력할 수 있다. 한편, 제어 신호는 테스트 신호로 지칭될 수도 있다.

본 개시의 실시예에 따르면, 전압 레벨 검출기(200b)가 사전 동작을 수행함에 따라 전압 분배기의 이상 상태를 검출할 수 있다. 예를 들어 사전 동작에서 결과 신호(sigR)가 정상으로 출력되고, 본 동작에서 결과 신호(sigR)가 정상으로 출력되지 않는다면 전압 레귤레이터(100) 및/또는 제1 및 제2 전압 분배기(211, 212)의 이상이 발생한 것일 수 있다. 전압 레귤레이터(100)가 정상이라면, 제1 및 제2 전압 분배기(211, 212)에 이상이 발생했음을 파악할 수 있다.

도 14는 본 개시의 예시적인 실시예에 따른 시스템을 나타내는 블록도이다. 시스템(1)은, 일부 실시예들에서 시스템-온-칩(SoC)과 같이 하나의 반도체 집적회로일 수도 있고, 일부 실시예들에서 인쇄회로기판 및 이에 실장된 패키지들을 포함할 수도 있다. 도 14를 참조하면, 시스템(1)은 PMIC(20) 및 기능 블록(30)을 포함할 수 있다.

PMIC(20)는 아날로그 전원 전압(ADD)을 기초로 출력 전압(Vreg)을 생성하고, 출력 전압(Vreg)을 기능 블록(30)에 공급할 수 있다. 출력 전압(Vreg)의 크기는 기능 블록(30)에서 요구되는 성능 및 전력 소모에 따라 결정될 수 있다.

기능 블록(30)은 PMIC(20)로부터 출력되는 출력 전압(Vreg)에 의해 제공되는 전력에 기초하여 동작할 수 있다. 한 실시예로서 기능 블록(30)은 어플리케이션 프로세서(Application Processor; AP) 등과 같이 디지털 신호를 처리하는 디지털 회로일 수도 있고, 증폭기 등과 같이 아날로그 신호를 처리하는 아날로그 회로일 수도 있다. 또한, 아날로그-디지털 컨버터(Analog-to-Digital Converter; ADC) 등과 같은 혼합된 신호(mixed signal)를 처리하는 회로일 수도 있다. 시스템은 복수의 기능 블록(30)들을 포함할 수 있다.

기능 블록(30)은 전압 레벨 검출기(200c)를 포함할 수 있다. 전압 레벨 검출기(200c)는 도 1 내지 도 9를 통해 전술한 전압 레벨 검출기(200), 도 10 및 도 11을 통해 설명한 전압 레벨 검출기(200a) 및 도 12 및 도 13을 통해 설명한 전압 레벨 검출기(200b)와 유사할 수 있다. 한 실시예로서, 전압 레벨 검출기(200c)는 결과 신호(sigR)를 기능 블록(30)의 다른 구성 요소(미도시)에 제공할 수 있고, 구성 요소는 결과 신호(sigR)를 기초로 전압 레벨 검출기(200c) 및/또는 PMIC(20)의 이상 여부를 확인할 수 있다.

한편, 도 14에서 전압 레벨 검출기(200c)가 기능 블록(30)에 포함되는 것으로 도시되었으나 이에 제한되는 것은 아니며, 전압 레벨 검출기(200c)는 PMIC에 포함될 수도 있다.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

전압 레벨 검출기로서,
전압 레귤레이터의 출력 전압인 제1 전압을 기초로 제1 분배 전압과 제2 분배 전압을 생성하는 전압 분배기;
상기 제1 및 제2 분배 전압 중 어느 하나와 레퍼런스 전압을 비교하는 제1 비교기;
상기 제1 및 제2 분배 전압 중 나머지 하나와 상기 레퍼런스 전압을 비교하는 제2 비교기;
클락 신호의 제어에 의해, 상기 제1 및 제2 분배 전압과 상기 제1 및 제2 비교기들 간 연결 경로를 전환하는 제1 스위치;
상기 제1 비교기의 출력값인 제1 비교 신호 및 상기 제2 비교기의 출력값인 제2 비교 신호를 기초로 상기 전압 레벨 검출기의 이상 여부를 판단하고, 결과 신호를 생성하는 판단 회로; 및
상기 클락 신호의 제어에 의해, 상기 제1 비교 신호 및 상기 제2 비교 신호와 상기 판단 회로의 입력 단자들 간 연결 경로를 전환하는 제2 스위치;
를 포함하는 것을 특징으로 하는 전압 레벨 검출기.
제1항에 있어서,
상기 레퍼런스 전압은,
상기 제1 전압의 정상 범위를 검출하기 위해,
상기 정상 범위의 하한 전압 및 상한 전압을 기초로 결정된 전압인 것을 특징으로 하는 전압 레벨 검출기.
제2항에 있어서,
상기 제1 분배 전압이 상기 레퍼런스 전압에 도달하는 경우, 상기 제1 전압은 상기 하한 전압에 도달하는 것에 대응되고,
상기 제2 분배 전압이 상기 레퍼런스 전압에 도달하는 경우, 상기 제1 전압은 상기 상한 전압에 도달하는 것에 대응되는 것을 특징으로 하는 전압 레벨 검출기.
제1항에 있어서,
상기 전압 분배기는,
상기 제1 전압에 연결된 노드와 접지 노드 사이에 직렬로 연결된 제1 저항, 제2 저항 및 제3 저항을 포함하고,
상기 제1 및 제2 저항 사이의 노드에서 상기 제1 분배 전압을 출력하고,
상기 제2 저항 및 상기 제3 저항 사이의 노드에서 상기 제2 분배 전압을 출력하는 것을 특징으로 하는 전압 레벨 검출기.
제1항에 있어서,
상기 전압 분배기는,
상기 제1 전압에 연결된 노드와 접지 노드 사이에 직렬로 연결된 제1 및 제2 저항을 포함하고, 상기 제1 및 제2 저항 사이의 노드에서 상기 제1 분배 전압을 출력하는 제1 전압 분배기; 및
상기 제1 전압에 연결된 노드와 접지 노드 사이에 직렬로 연결된 제3 및 제4 저항을 포함하고, 상기 제3 및 제4 저항 사이의 노드에서 상기 제2 분배 전압을 출력하는 제2 전압 분배기;
를 포함하는 것을 특징으로 하는 전압 레벨 검출기.
제1항에 있어서,
상기 판단 회로의 입력 단자들은 제1 및 제2 입력 단자를 포함하고,
상기 제1 입력 단자로 입력되는 신호의 로직 하이 레벨 및 상기 제2 입력 단자로 입력되는 신호의 로직 로우 레벨에 기초하여 상기 전압 레벨 검출기를 정상으로 판단하는 것을 특징으로 하는 전압 레벨 검출기.
제6항에 있어서,
상기 판단 회로는
상기 제2 입력 단자로 입력되는 신호를 반전하고, 반전된 신호와 상기 제1 입력 단자로 입력되는 신호의 논리곱(AND)을 수행하는 것을 특징으로 하는 전압 레벨 검출기.
제6항에 있어서,
상기 판단 회로는,
상기 제1 입력 단자로 입력되는 신호의 로직 하이 레벨 및 상기 제2 입력 단자로 입력되는 신호의 로직 로우 레벨에 기초하여 상기 제1 및 제2 비교기를 정상으로 판단하는 것을 특징으로 하는 전압 레벨 검출기.
제1항에 있어서,
외부로부터 수신되는 제2 전압을 기초로, 제1 전원 분배 전압 및 제2 전원 분배 전압을 생성하는 전원 전압 분배기;
테스트 신호에 기초하여 상기 제1 분배 전압 및 상기 제1 전원 분배 전압 중 어느 하나를 선택하여 상기 제1 스위치로 출력하는 제1 먹스; 및
상기 테스트 신호에 기초하여 상기 제2 분배 전압 및 상기 제2 전원 분배 전압 중 어느 하나를 선택하여 상기 제1 스위치로 출력하는 제2 먹스;
를 더 포함하고,
상기 제1 스위치는 상기 클락 신호의 제어에 의해, 상기 제1 및 제2 먹스의 출력 단자들과 상기 제1 및 제2 비교기들 간 연결 경로를 전환하는 것을 특징으로 하는 전압 레벨 검출기.
제9항에 있어서,
상기 테스트 신호는,
상기 전압 레귤레이터의 동작이 시작되기 이전에 상기 제1 먹스에 의해 상기 제1 전원 분배 전압이 출력되고, 상기 제2 먹스에 의해 상기 제2 전원 분배 전압이 출력되도록 하는 것을 특징으로 하는 전압 레벨 검출기.
전압 레벨 검출기로서,
전압 레귤레이터의 출력 전압인 제1 전압을 수신하고, 상기 제1 전압을 기초로 제1 및 제2 분배 전압을 생성하는 전압 분배기;
상기 제1 및 제2 분배 전압을 각각 수신하는 제1 및 제2 입력 단자 및 클락 신호의 제어에 의해 상기 제1 및 제2 분배 전압을 각각 출력하는 제1 및 제2 출력 단자를 포함하는 제1 스위치;
상기 제1 스위치의 상기 제1 및 제2 출력 단자 중 하나와 연결되고, 레퍼런스 전압을 수신하고 제1 비교 신호를 출력하는 제1 비교기;
상기 제1 스위치의 상기 제1 및 제2 출력 단자 중 다른 하나와 연결되고, 상기 레퍼런스 전압을 수신하고 제2 비교 신호를 출력하는 제2 비교기;
상기 제1 및 제2 비교 신호를 각각 수신하는 제3 및 제4 입력 단자 및 상기 클락 신호의 제어에 의해 상기 제1 및 제2 비교 신호를 각각 출력하는 제3 및 제4 출력 단자를 포함하는 제2 스위치; 및
상기 제1 및 제2 비교 신호를 수신하고, 상기 전압 레벨 검출기의 이상 여부를 나타내는 결과 신호를 출력하는 판단 회로;
를 포함하는 것을 특징으로 하는 전압 레벨 검출기.
제11항에 있어서,
상기 제1 입력 단자 및 상기 제2 입력 단자는 각각 상기 제1 및 제2 분배 전압을 수신하고,
상기 제3 입력 단자 및 상기 제4 입력 단자는 각각 상기 제1 및 제2 비교 신호를 수신하는 것을 특징으로 하는 전압 레벨 검출기.
제12항에 있어서,
상기 클락 신호가 제1 로직 레벨인 경우,
상기 제1 스위치는, 상기 제1 입력 단자와 제2 출력 단자를 연결하고, 상기 제2 입력 단자와 제1 출력 단자를 연결하고,
상기 제2 스위치는, 상기 제3 입력 단자와 제4 출력 단자를 연결하고, 상기 제4 입력 단자와 제3 출력 단자를 연결하는 것을 특징으로 하는 전압 레벨 검출기.
제13항에 있어서,
상기 클락 신호가 상기 제1 로직 레벨과 다른 제2 로직 레벨인 경우,
상기 제1 스위치는, 상기 제1 입력 단자와 상기 제1 출력 단자를 연결하고, 상기 제2 입력 단자와 상기 제2 출력 단자를 연결하고,
상기 제2 스위치는, 상기 제3 입력 단자와 상기 제3 출력 단자를 연결하고, 상기 제4 입력 단자와 상기 제4 출력 단자를 연결하는 것을 특징으로 하는 전압 레벨 검출기.
제11항에 있어서,
상기 판단 회로는 제5 및 제6 입력 단자를 포함하고,
상기 제5 입력 단자를 통해 로직 하이 레벨의 신호를 수신하고, 상기 제6 입력 단자를 통해 로직 로우 레벨의 신호를 수신하는 경우, 상기 결과 신호는 상기 전압 레벨 검출기의 정상 상태를 나타내는 것을 특징으로 하는 전압 레벨 검출기.
제11항에 있어서,
상기 제1 전압이 정상 범위에 속하고, 상기 결과 신호가 상기 클락 신호의 토글링에 따라 변화하는 경우, 상기 결과 신호는 상기 전압 레벨 검출기의 이상 상태를 나타내는 것을 특징으로 하는 전압 레벨 검출기.
제11항에 있어서,
상기 제1 및 제2 분배 전압은 상기 제1 전압과 비례하고,
상기 제1 분배 전압의 크기는 상기 제2 분배 전압의 크기보다 큰 것을 특징으로 하는 전압 레벨 검출기.
제11항에 있어서,
상기 전압 분배기는
상기 제1 및 제2 분배 전압을 생성하는 제1 전압 분배기; 및
외부로부터 출력되는 제2 전압을 기초로, 상기 제2 전압과 비례하는 상기 제1 및 제2 전원 분배 전압을 생성하는 제2 전압 분배기;를 포함하고,
상기 전압 레벨 검출기는,
상기 제1 분배 전압 및 상기 제1 전원 분배 전압을 수신하고, 테스트 신호의 제어에 의해, 상기 제1 분배 전압 및 상기 제1 전원 분배 전압 중 어느 하나를 상기 제1 스위치로 출력하는 제1 먹스; 및
상기 제2 분배 전압 및 상기 제2 전원 분배 전압을 수신하고, 상기 테스트 신호의 제어에 의해, 상기 제1 분배 전압 및 상기 제1 전원 분배 전압 중 나머지 하나를 상기 제1 스위치로 출력하는 제2 먹스;
를 더 포함하는 것을 특징으로 하는 전압 레벨 검출기.
전압 레벨 검출기로서,
외부로부터 수신한 제1 전압과 비례하는 제1 및 제2 분배 전압을 생성하는 전압 분배 회로;
상기 제1 및 제2 분배 전압과 레퍼런스 전압을 각각 비교하여 제1 및 2 비교 신호를 출력하는 비교 회로;
상기 제1 및 제2 비교 신호를 기초로, 결과 신호를 생성하는 판단 회로; 및
클락 신호의 제어에 의해, 상기 전압 분배 회로의 출력 단자들과 상기 비교 회로의 입력 단자들의 연결 경로를 전환하고, 상기 비교 회로의 출력 단자들과 상기 판단 회로의 입력 단자들의 연결 경로를 전환하는 스위치 회로;
를 포함하는 것을 특징으로 하는 전압 레벨 검출기.
제19항에 있어서,
상기 스위치 회로의 연결 경로 전환에 따라, 상기 결과 신호가 토글링됨으로서 상기 비교 회로의 이상 상태를 나타내는 것을 특징으로 하는 전압 레벨 검출기.