WO2023210295A1 - 測定システム - Google Patents

測定システム Download PDF

Info

Publication number
WO2023210295A1
WO2023210295A1 PCT/JP2023/014266 JP2023014266W WO2023210295A1 WO 2023210295 A1 WO2023210295 A1 WO 2023210295A1 JP 2023014266 W JP2023014266 W JP 2023014266W WO 2023210295 A1 WO2023210295 A1 WO 2023210295A1
Authority
WO
WIPO (PCT)
Prior art keywords
measurement
circuit
path
measurement path
reference signal
Prior art date
Application number
PCT/JP2023/014266
Other languages
English (en)
French (fr)
Inventor
良介 森
卓也 石井
Original Assignee
ヌヴォトンテクノロジージャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヌヴォトンテクノロジージャパン株式会社 filed Critical ヌヴォトンテクノロジージャパン株式会社
Publication of WO2023210295A1 publication Critical patent/WO2023210295A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof

Definitions

  • the present disclosure relates to a measurement system.
  • the voltage detection device disclosed in Patent Document 1 includes two voltage detection means for selectively detecting the voltage of each battery cell of an assembled battery, a first mode for detecting the voltage of different battery cells, and a first mode for detecting the voltage of different battery cells. , and a second mode for detecting the cell voltage of the same battery cell. In the second mode, if a difference occurs in the measurement results, it is determined that some kind of failure has occurred in one of the voltage detection means.
  • Patent Document 1 has a problem in that measurement data of the object to be measured cannot be obtained if a power supply or the like commonly used for the two measurement paths has a failure.
  • the present disclosure provides a measurement system that can acquire measurement data of an object to be measured more reliably than before.
  • a measurement system includes n (n is an integer of 4 or more) measurement paths that output measurement data obtained by measuring one or more objects to be measured, and a measurement path that is referenced by the n measurement paths.
  • n is an integer of 4 or more
  • m is an integer of 2 or more
  • reference signal generation circuits that output reference signals, each of which outputs the reference signal to two or more measurement paths among the n measurement paths
  • a signal generation circuit and k (k is an integer of 2 or more) path abnormality determinations, each of which compares the measurement data output from two of the n measurement paths to determine the presence or absence of an abnormality.
  • k is an integer of 2 or more path abnormality determinations, each of which compares the measurement data output from two of the n measurement paths to determine the presence or absence of an abnormality.
  • processing circuit into which the measurement data output from each of the n measurement routes and the determination results output from each of the k route abnormality determination circuits are input.
  • measurement data of the object to be measured can be acquired more reliably than in the past.
  • FIG. 1A is a block diagram showing a first example of the circuit configuration of the measurement system according to the first embodiment.
  • FIG. 1B is a block diagram showing a second example of the circuit configuration of the measurement system according to the first embodiment.
  • FIG. 1C is a block diagram showing a third example of the circuit configuration of the measurement system according to the first embodiment.
  • FIG. 2A is a block diagram showing a first example of the circuit configuration of the measurement system according to the second embodiment.
  • FIG. 2B is a block diagram showing a second example of the circuit configuration of the measurement system according to the second embodiment.
  • FIG. 2C is a block diagram showing a third example of the circuit configuration of the measurement system according to the second embodiment.
  • FIG. 3 is a block diagram showing the circuit configuration of the measurement system according to the third embodiment.
  • FIG. 1A is a block diagram showing a first example of the circuit configuration of the measurement system according to the second embodiment.
  • FIG. 2B is a block diagram showing a second example of the circuit configuration of the
  • FIG. 4 is a block diagram showing a generalized circuit configuration of the measurement system according to the third embodiment.
  • FIG. 5A is a block diagram showing a circuit configuration of a measurement system according to Embodiment 4.
  • FIG. 5B is a diagram showing a logic value table in the measurement system of FIG. 5A.
  • FIG. 6A is a block diagram showing a circuit configuration of a measurement system according to Embodiment 5.
  • FIG. 6B is a diagram showing a logic value table in the measurement system of FIG. 6A.
  • FIG. 7A is a block diagram showing a first example of another circuit configuration of the measurement system according to the fifth embodiment.
  • FIG. 7B is a logical value table in the measurement system of FIG.
  • FIG. 7A is a diagram showing the relationship between the output (“H” or “L” signal) of each determination circuit and a failure location.
  • FIG. 8A is a block diagram showing a second example of another circuit configuration of the measurement system according to the fifth embodiment.
  • FIG. 8B is a logical value table in the measurement system of FIG. 8A, and is a diagram showing the relationship between the output (“H” or “L” signal) of each determination circuit and a failure location.
  • FIG. 9A is a block diagram showing a first example of a circuit configuration of a measurement system according to a comparative example.
  • FIG. 9B is a block diagram showing a second example of the circuit configuration of the measurement system according to the comparative example.
  • FIG. 9C is a block diagram showing a third example of the circuit configuration of the measurement system according to the comparative example.
  • FIG. 9A is a block diagram showing a first example of a circuit configuration of a measurement system according to a comparative example.
  • FIG. 9A shows measurement paths 11 and 12 for a circuit that supplies power from the battery 1 to the load circuit 2, through which the supplied current is detected/measured by the resistor 10 and transmitted to the processing circuit 5A.
  • the measurement system includes measurement paths 11 and 12, a determination circuit 14, a band gap reference (hereinafter abbreviated as BGR) circuit 41, and a processing circuit 5A.
  • the measurement path 11 includes an amplifier 110 and an analog-to-digital converter (hereinafter abbreviated as an AD converter) 111
  • the measurement path 12 includes an amplifier 120 and an AD converter 121.
  • the voltage across the resistor 10 is amplified by the amplifier 110, and the output of the amplifier 110 is converted to digital data by the AD converter 111 and output.
  • the voltage across the resistor 10 is amplified by an amplifier 120, and the output of the amplifier 120 is converted into digital data by an AD converter 121 and output.
  • the outputs of the measurement paths 11 and 12 are compared in the determination circuit 14, and if the difference is within a predetermined value, it is determined that there is no abnormality, and the determination circuit 14 outputs "L" to the processing circuit 5A. If the difference exceeds a predetermined value, it is determined that one of the measurement paths 11 and 12 is abnormal, and "H” is output from the determination circuit 14 to the processing circuit 5A. Therefore, if there is a failure in either of the measurement paths 11 and 12, the determination circuit 14 determines the failure, and the processing circuit 5A can issue a warning as the input measurement data is unreliable.
  • “L” indicates a low level signal (for example, 0V)
  • "H” indicates a high level signal (for example, 5V), but the present invention is not limited thereto.
  • the reference voltage necessary for determining the level of measurement data in each AD converter 111 and 121 is generated by the BGR circuit 41.
  • the BGR circuit 41 fails, the outputs of the measurement paths 11 and 12 also become abnormal values, but there is no difference between them, and the determination circuit 14 cannot determine the failure.
  • the reference voltage is an example of a reference signal.
  • FIG. 9B is a block diagram showing a second example of the circuit configuration of the measurement system according to the comparative example.
  • the measurement system according to the second example includes a BGR circuit 42 that generates the same reference voltage as the BGR circuit 41, and each reference voltage outputted by the BGR circuits 41 and 42.
  • the configuration includes an additional determination circuit 44 that compares the values and outputs the presence or absence of an abnormality.
  • the processing circuit 5B further receives the output from the determination circuit 44.
  • the processing circuit 5B has a processing function according to the output from the determination circuit 44 in addition to the processing circuit 5A.
  • the determination circuit 14 determines the failure, and if there is a failure in either of the BGR circuits 41 and 42, the determination circuit 44 determines the failure, and the processing circuit 5B A warning can be issued as the input measurement data is unreliable.
  • each BGR circuit 41 and 42 outputs a signal corresponding to a reference voltage generated and output internally to the determination circuit 44, and the determination circuit 44 determines whether there is an abnormality by comparing the corresponding signals. I don't mind. This also applies to subsequent embodiments and drawings.
  • FIG. 9C is a block diagram showing a third example of the circuit configuration of the measurement system according to the comparative example.
  • the measurement system according to the third example has a configuration in which a BGR circuit 42 is added to the measurement system shown in FIG. 9A, and the reference voltage of the BGR circuit 41 is referred to by the AD converter 111.
  • the reference voltage of the BGR circuit 42 is configured to be referred to by the AD converter 121. That is, this is a solution by including the BGR circuit 41 in the measurement path 11 and the BGR circuit 42 in the measurement path 12, thereby eliminating the reference signal commonly used in each measurement path 11 and 12.
  • the processing circuit 5C has the same function as the processing circuit 5A. Note that being referred to means being used when processing (for example, AD conversion processing) is performed in a processing unit (for example, AD converter 111, etc.).
  • this method has a problem in that the circuit scale increases when there are multiple objects to be measured, measurement paths, or reference signals or multiple types of reference signals.
  • the measurement paths 11 and 12 may have the same measurement purpose or may have different measurement purposes. For example, when the measurement paths 11 and 12 have the same measurement purpose, the measurement accuracy can be improved by averaging them in the processing circuits 5A to 5C.
  • the measurement path 11 is used to calculate and store the power consumption of the load circuit 2 from the supplied current
  • the measurement path 12 is used to protect the battery 1 from an abnormal state of the load circuit 2. used for overcurrent detection.
  • the measurement paths 11 and 12 detect/measure the current supplied to the same load circuit 2, but since the measurement purposes are different, the required accuracy, processing speed, etc. may be different.
  • the purpose of measurement is not limited to current detection, overcurrent detection, etc., and may be generalized and referred to as measurement purpose A, measurement purpose B, etc. in the following description.
  • each figure is not necessarily strictly illustrated.
  • substantially the same configurations are denoted by the same reference numerals, and overlapping explanations may be omitted or simplified.
  • connection of each component means an electrical connection, not only when two components are directly connected, but also when another component is inserted between two components. This also includes cases where two components are indirectly connected in a state.
  • FIG. 1A is a block diagram showing a first example of a circuit configuration of a measurement system according to this embodiment.
  • FIG. 1A shows measurement paths 11A, 12A, 11B and a measurement path 12B through which the current supplied from the battery 1 to the load circuit 2 is detected/measured by a resistor 10 and transmitted to the processing circuit 5D.
  • the resistor 10 is an example of a first object to be measured, and has a function of converting the current supplied to the load circuit 2 into voltage.
  • the measurement system includes measurement paths 11A, 12A, 11B, and 12B, BGR circuits 41 and 42, determination circuits 14A, 14B, and 44, and a processing circuit. 5D.
  • a plurality of measurement paths including the measurement paths 11A, 12A, 11B, and 12B are also referred to as measurement paths 11A, etc.
  • a plurality of AD converters including the AD converters 111A, 121A, 111B, and 121B are referred to as an AD converter. Also written as 111A etc.
  • the measurement system includes four measurement paths 11, etc. (an example of n measurement paths), two BGR circuits 41 and 42 (an example of m reference signal generation circuits), and determination circuits 14A and 14B (an example of k measurement paths). It can also be said to include a route abnormality determination circuit (an example) and a processing circuit 5D.
  • the number of measurement paths included in the measurement system is not particularly limited as long as it is 4 or more (n is an integer of 4 or more), and the number of BGR circuits is not particularly limited as long as it is 2 or more (m is an integer of 2 or more).
  • the number of determination circuits is not particularly limited as long as it is 2 or more (k is an integer of 2 or more).
  • measurement paths 11A and 12A will be described as being used for measurement purpose A, and the measurement paths 11B and 12B will be used for measurement purpose B, but the relationship between the measurement paths and measurement purposes is not limited to this.
  • Each of the measurement paths 11A, etc. detects/measures current with a resistor 10 and transmits the current to the processing circuit 5D.
  • the measurement path 11A includes an amplifier 110A and an AD converter 111A.
  • the voltage across the resistor 10 is amplified by the amplifier 110A, and the output of the amplifier 110A is converted into digital data by the AD converter 111A and output to the processing circuit 5D.
  • the measurement path 11A is an example of a first measurement path.
  • the measurement path 12A includes an amplifier 120A and an AD converter 121A.
  • the voltage across the resistor 10 is amplified by the amplifier 120A, and the output of the amplifier 120A is converted into digital data by the AD converter 121A and output to the processing circuit 5D.
  • the measurement path 12A is an example of a second measurement path.
  • the measurement path 11B includes an amplifier 110B and an AD converter 111B.
  • the voltage across the resistor 10 is amplified by the amplifier 110B, and the output of the amplifier 110B is converted into digital data by the AD converter 111B and output to the processing circuit 5D.
  • the measurement path 11B is an example of a third measurement path.
  • the measurement path 12B includes an amplifier 120B and an AD converter 121B.
  • the voltage across the resistor 10 is amplified by the amplifier 120B, and the output of the amplifier 120B is converted into digital data by the AD converter 121B and output to the processing circuit 5D.
  • the measurement path 12B is an example of a fourth measurement path.
  • the AD converter 111A and the like may be, for example, an AD converter using a delta-sigma method, an AD converter using a SAR (Successive Approximation Register) method, or an AD converter using another method. It may be a vessel.
  • Each of the AD converters 111A and the like converts an input voltage into digital data of the same number of bits, for example, but the invention is not limited to this. Furthermore, the time periods during which the AD converters 111A and the like perform AD conversion may be the same or different. Generally, when an AD converter takes a long time to perform AD conversion, a more accurate value can be obtained. Therefore, the time to perform AD conversion is appropriately determined depending on the measurement purpose of the measurement path.
  • the determination circuit 14A is connected between the measurement paths 11A and 12A and the processing circuit 5D, and is based on the output of the measurement path 11A (digital value of measurement data) and the output of the measurement path 12A. Determine whether there is any abnormality. For example, the determination circuit 14A compares the measurement data output from the measurement paths 11A and 12A, and determines whether or not there is an abnormality in the measurement paths 11A and 12A.
  • the determination circuit 14A is an example of a route abnormality determination circuit (first route abnormality determination circuit).
  • the determination circuit 14B is connected between the measurement paths 11B and 12B and the processing circuit 5D, and is based on the output of the measurement path 11B (digital value of measurement data) and the output of the measurement path 12B. Determine whether there is any abnormality. For example, the determination circuit 14B compares the measurement data output from the measurement paths 11B and 12B, and determines whether or not there is an abnormality in the measurement paths 11B and 12B.
  • the determination circuit 14B is an example of a route abnormality determination circuit (second route abnormality determination circuit).
  • the determination circuits 14A and 14B determine that there is no abnormality if the difference in the measured data is within a predetermined value, and determine that there is an abnormality if the difference in the measured data is greater than the predetermined value.
  • L'' is output to the processing circuit 5D.
  • the determination circuits 14A and 14B determine whether the difference in the measurement data is within a predetermined value based on, for example, whether or not the upper predetermined bits (for example, the upper 8 bits) match. Alternatively, it may be determined whether the difference between the numerical values indicated by the 10 bits is within a predetermined value.
  • the determination circuit 14A uses calculated data obtained by calculating a plurality of digital data output from the AD converter with the shorter time and the AD conversion with the longer time.
  • the data may be compared with one piece of digital data output from the device.
  • the calculated data is an average value of a plurality of digital data, but may also be a median value, a mode value, etc. The same applies to the determination circuit 14B.
  • the BGR circuit 41 is connected to the AD converters 111A and 121A and the determination circuit 44, and outputs reference signals used in the measurement paths 11A and 12A, respectively.
  • the BGR circuit 41 is an example of a first reference signal generation circuit.
  • the BGR circuit 42 is connected to the AD converters 111B and 121B and the determination circuit 44, and outputs reference signals used in the measurement paths 11B and 12B, respectively.
  • the BGR circuit 42 is an example of a second reference signal generation circuit.
  • the reference voltage necessary for determining the level of measurement data in the AD converter 111A etc. is generated by the BGR circuits 41 and 42
  • the reference voltage output from the BGR circuit 41 is referred to by the AD converter 111A and 121A
  • the BGR The reference voltage output by the circuit 42 is referred to by AD converters 111B and 121B. Note that the reference voltage supplied by the BGR circuit 42 and the reference voltage supplied by the BGR circuit 41 are the same voltage.
  • the determination circuit 44 is connected between the BGR circuits 41 and 42 and the processing circuit 5D, and based on the output (reference signal) of the BGR circuit 41 and the output (reference signal) of the BGR circuit 42, It is determined whether any of the circuits 42 has a failure.
  • the determination circuit 44 determines that there is no abnormality if the difference in reference voltage is within a predetermined value, determines that there is an abnormality if the difference in measured data is greater than the predetermined value, and outputs the determination result (“H” or “ L'') is output to the processing circuit 5D.
  • the determination circuit 44 is an example of a circuit abnormality determination section (circuit abnormality determination circuit).
  • the determination circuit 14A compares the outputs of the measurement paths 11A and 12A, and if the difference is within a predetermined value, it is determined that there is no abnormality. "L" is output from the determination circuit 14A to the processing circuit 5D, but if the difference exceeds a predetermined value and it is determined that one of the measurement paths 11A and 12A is abnormal, an "H” is output from the determination circuit 14A to the processing circuit 5D. Output.
  • the respective outputs of the measurement paths 11B and 12B are compared by the determination circuit 14B, and the determination circuit 14B outputs the presence or absence of an abnormality to the processing circuit 5D.
  • each reference voltage outputted by the BGR circuits 41 and 42 is compared in a determination circuit 44, and the determination circuit 44 outputs the presence or absence of an abnormality to the processing circuit 5D.
  • the determination circuit 14A determines the failure
  • the determination circuit 14B determines the failure
  • the determination circuit 44 can determine the failure.
  • the processing circuit 5D issues a warning that the current measurement data of the measurement paths 11A and 12A are unreliable when the determination circuit 14A determines a failure
  • the processing circuit 5D warns that the reference voltage supplied to each circuit or measurement system is abnormal even if the other determination circuits 14A and 14B do not determine a failure. , it is possible to take measures such as stopping the operation of the load circuit 2.
  • measurement of measurement data can be continued through the measurement paths 11B and 12B, and even if the determination circuit 14B determines a failure, the measurement Measurement data can be continued through the paths 11A and 12A.
  • FIG. 1B is a block diagram showing a second example of the circuit configuration of the measurement system according to the present embodiment.
  • the measurement system shown in FIG. 1B is a simplified version of the determination circuit 44 of the measurement system shown in FIG. 1A.
  • the difference between the measurement system shown in FIG. 1B and the measurement system shown in FIG. 1A is that the reference voltage output by the BGR circuit 41 is referenced by the AD converter 111A of the measurement path 11A and the AD converter 111B of the measurement path 11B, and the BGR circuit 42 is referenced by the AD converter 121A of the measurement path 12A and the AD converter 121B of the measurement path 12B.
  • the determination circuit 44A can be simplified.
  • the determination circuit 44A can be realized by, for example, an AND circuit.
  • the output of the determination circuit 14A and the output of the determination circuit 14B are input to the determination circuit 44A.
  • the determination circuit 44A is connected to the determination circuits 14A and 14B and the processing circuit 5D, and is connected to the output (“H” or “L”) of the determination circuit 14A and the output (“H” or “L”) of the determination circuit 14B. Based on this, it is determined whether either of the BGR circuits 41 and 42 is abnormal. When the outputs of the determination circuits 14A and 14B are both "H”, the determination circuit 44A outputs "H” indicating that one of the BGR circuits 41 and 42 is abnormal to the processing circuit 5D, and the determination circuit 14A When at least one of the outputs of 14B and 14B is "L", "L” is output to the processing circuit 5D.
  • the determination circuit 44A is an example of a circuit abnormality determination section.
  • the measurement paths 11A and 12A are measurement paths for the same measurement purpose, but the measurement path 11A refers to the reference voltage from the BGR circuit 41, and the measurement path 12A refers to the reference voltage from the BGR circuit 42.
  • the determination circuits 14A and 14B determine the failure, and the determination circuits 44A and 14B determine the failure.
  • "H" is output to each of the processing circuits 5D. Therefore, the determination circuit 44A outputs "H" to the processing circuit 5D.
  • the determination circuits 14A and 14B simultaneously determine failure only when an abnormality occurs in one of the BGR circuits 41 and 42. That is, the determination circuit 44A has a simpler configuration than the determination circuit 44 shown in FIG. 1A, and has the same function as the determination circuit 44.
  • AD converter 111A etc. refers to the reference voltage of which BGR circuit 41 and 42 is not limited to the connection shown in FIG. 1B.
  • AD converters on different measurement paths that handle measurement data for the same measurement purpose may be connected so as to refer to reference voltages of different BGR circuits.
  • FIG. 1C is a block diagram showing a third example of the circuit configuration of the measurement system according to the present embodiment.
  • FIG. 1C shows other connections between the AD converter and the BGR circuit, and is an example of a circuit configuration of a measurement system in which the integrated circuit 100 includes the measurement path 11A, etc. excluding the resistor 10, and the processing circuit 5D.
  • the integrated circuit 100 is formed by integrating the terminal pair 101, the terminal pair 102, the measurement path 11A, etc., the determination circuits 15, 16, and 45, and the processing circuit 5D.
  • the measurement system shown in FIG. 1C includes a terminal pair 101 (an example of a first terminal pair) connected to measurement paths 11A and 11B, and a terminal pair 102 (an example of a second terminal pair) connected to measurement paths 12A and 12B. (an example of a terminal pair).
  • This connection assumes that a separate object to be measured is connected to each of the two terminal pairs 101 and 102, and is a connection for each terminal pair 101 and 102 to support both measurement purposes A and B. .
  • the reference voltage output by the BGR circuit 41 is referenced by the AD converter 111A of the measurement path 11A and the AD converter 121B of the measurement path 12B, and the reference voltage output by the BGR circuit 42 is referred to by the AD converter 111A of the measurement path 11B. 111B and the AD converter 121A of the measurement path 12A. Further, each output of the measurement paths 11A and 11B is compared in the determination circuit 15, and if the difference is within a predetermined value, it is determined that there is no abnormality, and the determination circuit 15 outputs "L" to the processing circuit 5D.
  • the difference exceeds a predetermined value, it is determined that one of the measurement paths 11A and 11B is abnormal, and "H" is output from the determination circuit 15 to the processing circuit 5D.
  • the outputs of the measurement paths 12A and 12B are compared by the determination circuit 16, and the determination circuit 16 outputs the presence or absence of an abnormality to the processing circuit 5D.
  • the output of the determination circuit 15 and the output of the determination circuit 16 are input to the determination circuit 45 .
  • the AD converters of two measurement paths for the same measurement purpose are connected so as to refer to the reference voltages of different BGR circuits, so that the determination circuit 45 can be simplified as in FIG. 1B.
  • the determination circuit 45 can be simplified as in FIG. 1B.
  • the measurement data output from the measurement paths 11A and 12A may be used for measurement purpose A
  • the measurement data output from measurement paths 11B and 12B may be used for measurement purpose B
  • the terminal pairs 101 and 102 may be connected to different devices under test. That is, the measurement paths 11A and 11B and the measurement paths 12A and 12B may measure different objects to be measured.
  • each of the measurement paths 11A and 11B and each of the measurement paths 12A and 12B are used for different measurement purposes, and the measurement paths for the same measurement purpose (for example, the measurement paths 11A and 12A and the measurement paths 11B and 12B), a reference signal is supplied from a mutually different BGR circuit (BGR circuit 41 or 42).
  • FIG. 2A is a block diagram showing a first example of the circuit configuration of the measurement system according to the present embodiment.
  • resistors 10 and 20 are included as one or more objects to be measured.
  • the measurement paths 11 and 12 shown in FIG. 2A may have the same configuration as the measurement paths 11A and 12A shown in FIG. 1A, and the measurement paths 21 and 22 may have the same configuration as the measurement paths 11B and 12B shown in FIG. 1A. It may be.
  • the determination circuits 14 and 24 may have the same configuration as the determination circuits 14A and 14B shown in FIG. 1A. Therefore, a detailed explanation of the measurement path 11 and the like and the determination circuits 14 and 24 will be omitted.
  • FIG. 2A shows a path for supplying power from the battery 1 to two load circuits 2 and 3, and a path for detecting/measuring each supplied current and transmitting it to the processing circuit 5.
  • a resistor 10 is connected to detect the current supplied to the load circuit 2, and the voltage across the resistor 10 is transmitted to measurement paths 11 and 12.
  • the voltage across the resistor 10 is amplified by the amplifier 110, and the output of the amplifier 110 is converted to digital data by the AD converter 111 and output.
  • the voltage across the resistor 10 is amplified by an amplifier 120, and the output of the amplifier 120 is converted into digital data by an AD converter 121 and output.
  • the resistor 20 is an example of a second object to be measured, and converts the current supplied to the load circuit 3 into a voltage, and the voltage across the resistor 20 is transmitted to the measurement paths 21 and 22.
  • the voltage across the resistor 20 is amplified by an amplifier 210, and the output of the amplifier 210 is converted into digital data by an AD converter 211 and output.
  • the voltage across the resistor 20 is amplified by an amplifier 220, and the output of the amplifier 220 is converted into digital data by an AD converter 221 and output.
  • the measurement path 11 and the measurement path 12 may be the same type of measurement or may be different types of measurement.
  • the processing circuit 5 takes the average of both, thereby improving the measurement accuracy.
  • the measurement path 11 is used to calculate and store the power consumption of the load circuit 2 from the supplied current
  • the measurement path 12 is used to protect the battery 1 from an abnormal state of the load circuit 2.
  • the measurement paths 11 and 12 detect/measure the current supplied to the same load circuit 2, but because they are used for different purposes, the required accuracy, processing speed, etc. are different. This also applies to the measurement paths 21 and 22, or the subsequent embodiments and drawings. Note that the same type of measurement means that the measurement purpose is the same, and the different type of measurement means that the measurement purpose is different.
  • Reference voltages necessary for determining the level of measurement data in each AD converter 111 etc. are generated by BGR circuits 41 and 42, the reference voltage output from BGR circuit 41 is referred to by AD converters 111 and 121, and BGR circuit 42 is generated by BGR circuits 41 and 42.
  • the output reference voltage is referred to by AD converters 211 and 221.
  • the BGR circuits 41 and 42 output reference signals used in measurement paths for different objects under test.
  • the outputs of the measurement paths 11 and 12 are compared in the determination circuit 14, and if the difference is within a predetermined value, it is determined that there is no abnormality, and the determination circuit 14 outputs "L" to the processing circuit 5. If the difference exceeds a predetermined value, it is determined that one or both of the measurement paths 11 and 12 is abnormal, and the determination circuit 14 outputs "H" to the processing circuit 5. Similarly, the outputs of the measurement paths 21 and 22 are compared by the determination circuit 24, and the determination circuit 24 outputs the presence or absence of an abnormality to the processing circuit 5. Further, the reference voltages output by the BGR circuits 41 and 42 are compared by a determination circuit 44, and the determination circuit 44 outputs the presence or absence of an abnormality to the processing circuit 5.
  • the determination circuit 14 determines the failure, and if there is an abnormality in the measurement path 21 or the measurement path 22, the determination circuit 24 determines the failure. be able to. In addition, if there is an abnormality in the BGR circuit 41 or 42, the determination circuit 14 and the determination circuit 24 cannot detect it, but the determination circuit 44 can determine the failure.
  • the processing circuit 5 can issue a warning that the current supplied to the load circuit 2 cannot be detected/measured correctly, and can take measures such as stopping the operation of the load circuit 2, for example.
  • the processing circuit 5 can take measures such as warning that the current supplied to the load circuit 3 cannot be detected/measured correctly and stopping the operation of the load circuit 3.
  • the processing circuit 5 warns that the reference voltage supplied to each circuit or measurement system is abnormal even if the other determination circuits 14 and 24 do not determine a failure. , measures can be taken such as stopping the operation of all loaded circuits.
  • FIG. 2B is a block diagram showing a second example of the circuit configuration of the measurement system according to this embodiment.
  • the measurement system shown in FIG. 2B is a simplified version of the determination circuit 44 of the measurement system shown in FIG. 2A.
  • the measurement system shown in FIG. 2B is different from the measurement system shown in FIG. 2A because the reference voltage output by the BGR circuit 41 is referenced by the AD converter 111 of the measurement path 11 and the AD converter 211 of the measurement path 21, and the BGR circuit 42 is referenced by the AD converter 121 of the measurement path 12 and the AD converter 221 of the measurement path 22.
  • the determination circuit 44A is an AND circuit similar to the measurement system shown in FIG. 1B, and the output of the determination circuit 14 and the output of the determination circuit 24 are inputted thereto.
  • the BGR circuit 41 supplies a reference voltage to the AD converters 111 and 211.
  • the BGR circuit 41 supplies a common reference voltage to the measurement paths 11 and 21, which are different objects to be measured but have the same measurement purpose.
  • BGR circuit 42 supplies reference voltage to AD converters 121 and 221.
  • the BGR circuit 42 supplies a common reference voltage to the measurement paths 12 and 22, which are different objects to be measured but have the same measurement purpose.
  • measurement paths 11 and 12 are measurement paths for measuring the same object under test, but measurement path 11 refers to the reference voltage from BGR circuit 41, and measurement path 12 refers to the reference voltage from BGR circuit 42. refer.
  • measurement path 11 refers to the reference voltage from BGR circuit 41
  • measurement path 12 refers to the reference voltage from BGR circuit 42. refer.
  • the judgment circuits 14 and 24 will judge the failure at the same time when an abnormality occurs in one of the BGR circuits 41 and 42. That is, the determination circuit 44A has a simpler configuration than the determination circuit 44 shown in FIG. 2A, and can function similarly to the determination circuit 44.
  • AD converter 111 etc. refers to which reference voltage of which BGR circuit 41 and 42 is not limited to the connection shown in FIG. 2B.
  • AD converters on different measurement paths that handle measurement data of the same DUT may be connected so as to refer to reference voltages of different BGR circuits.
  • FIG. 2C is a block diagram showing a third example of the circuit configuration of the measurement system according to this embodiment.
  • FIG. 2C shows another example of the connection of the AD converter and the BGR circuit.
  • the measurement system shown in FIG. 2C is different from the measurement system shown in FIG. 2B because the reference voltage output by the BGR circuit 41 is referenced by the AD converter 111 of the measurement path 11 and the AD converter 221 of the measurement path 22, and the BGR circuit 42 is referenced by the AD converter 121 of the measurement path 12 and the AD converter 211 of the measurement path 21.
  • the BGR circuit 41 supplies a reference voltage to the AD converters 111 and 221.
  • the BGR circuit 41 supplies a common reference voltage to the measurement paths 11 and 22, which have different objects under test and different measurement purposes.
  • BGR circuit 42 supplies reference voltage to AD converters 121 and 211.
  • the BGR circuit 42 supplies a common reference voltage to the measurement paths 12 and 21, which have different objects under test and different measurement purposes.
  • FIG. 2C the AD converters of the two measurement paths of the same object under test are connected so as to refer to the reference voltages of different BGR circuits, so the determination circuit 44A can be simplified as in FIG. 2B. Further, the configuration shown in FIG. 2C corresponds to the configuration in FIG. 1C in which AD converters of two measurement paths for the same measurement purpose are connected to refer to reference voltages of different BGR circuits.
  • the digital data output from the AD converter in the measurement path is often subjected to processing such as arithmetic processing in a post-signal processing circuit and latching processing to a register that can be accessed from the outside.
  • a sequencer circuit may be used in the measurement system to adjust AD conversion output timing, various processing timings, and the like.
  • the sequencer circuit generates various trigger signals in accordance with the counter value of a counter synchronized with an internal system clock.
  • the AD converter, post-signal processing circuit, etc. refer to these various trigger signals and perform appropriate output, processing, etc.
  • the post-signal processing circuit is a processing circuit different from the processing circuit 5 connected between the AD converter and the processing circuit (for example, the processing circuit 5 shown in FIG. 3).
  • Various trigger signals are examples of reference signals.
  • the post-signal processing circuit will also be referred to as a post-signal processing section.
  • FIG. 3 is a block diagram showing the circuit configuration of the measurement system according to this embodiment.
  • the measurement system shown in FIG. 3 is different from the measurement system shown in FIG. 2C in that each AD converter 111, etc. and each post-signal processing unit 112, etc. generate various necessary trigger signals (hereinafter also referred to as reference signals).
  • the difference is that sequencer circuits 51 and 52 are provided. Note that in FIG. 3, illustration of the battery 1 and load circuits 2 and 3 is omitted for convenience.
  • the measurement path 11 includes an amplifier 110, an AD converter 111, and a post-signal processing section 112.
  • Post-signal processing section 112 is connected between AD converter 111 and processing circuit 5.
  • the voltage across the resistor 10 is amplified by the amplifier 110
  • the output of the amplifier 110 is converted to digital data by the AD converter 111 and output
  • the output of the AD converter 111 is output by the post-signal processing section 112 . It is subjected to predetermined processing and output to the processing circuit 5.
  • the measurement path 12 includes an amplifier 120, an AD converter 121, and a post-signal processing section 122.
  • Post-signal processing section 122 is connected between AD converter 121 and processing circuit 5.
  • the voltage across the resistor 10 is amplified by the amplifier 120
  • the output of the amplifier 120 is converted to digital data by the AD converter 121 and output
  • the output of the AD converter 121 is output by the post-signal processing section 122 . It is subjected to predetermined processing and output to the processing circuit 5.
  • the measurement path 21 includes an amplifier 210, an AD converter 211, and a post-signal processing section 212.
  • Post-signal processing section 212 is connected between AD converter 211 and processing circuit 5.
  • the voltage across the resistor 20 is amplified by the amplifier 210
  • the output of the amplifier 210 is converted to digital data by the AD converter 211 and output
  • the output of the AD converter 211 is output by the post-signal processing section 212 . It is subjected to predetermined processing and output to the processing circuit 5.
  • the measurement path 22 includes an amplifier 220, an AD converter 221, and a post-signal processing section 222.
  • Post-signal processing section 222 is connected between AD converter 221 and processing circuit 5.
  • the voltage across the resistor 20 is amplified by the amplifier 220
  • the output of the amplifier 220 is converted to digital data by the AD converter 221 and output
  • the output of the AD converter 221 is output by the post-signal processing section 222 . It is subjected to predetermined processing and output to the processing circuit 5.
  • predetermined processes in the post-signal processing unit 112 and the like may be the same process or may be different processes.
  • the reference signal output by the sequencer circuit 51 is referenced by at least one of the AD converters 111 and 221 and the post-signal processing units 112 and 222, and in the example of FIG. 3, both of them.
  • the reference signal output by the sequencer circuit 51 is a reference signal different from the reference signal output by the BGR circuit 41.
  • the reference signal output by the sequencer circuit 52 is referenced by at least one of the AD converters 121 and 211 and the post-signal processing units 122 and 212, and in the example of FIG. 3, both of them.
  • the reference signal output by the sequencer circuit 52 is a reference signal different from the reference signal output by the BGR circuit 42.
  • the measurement system may include determination circuits for the sequencer circuits 51 and 52, which correspond to determination circuits for the BGR circuits 41 and 42.
  • the determination circuits of the sequencer circuits 51 and 52 directly check that the timings of the various trigger signals described above match, and indirectly that the counter values of the counters inside the sequencer circuits 51 and 52 match. good.
  • the sequencer circuits 51 and 52 are an example of m reference signal generation circuits.
  • the sequencer circuit 51 is an example of a third reference signal generation circuit
  • the sequencer circuit 52 is an example of a fourth reference signal generation circuit.
  • the configuration of FIG. 3 refers to reference voltages from different BGR circuits 41 and 42 and reference signals from different sequencer circuits 51 and 52 (for example, See also trigger signal).
  • measurement paths 11 and 12 are measurement paths for measuring the same object to be measured.
  • the measurement path 11 receives reference signals from the BGR circuit 41 and the sequencer circuit 51
  • the measurement path 12 receives reference signals from the BGR circuit 42 and the sequencer circuit 52.
  • the determination circuit 44A outputs “H” to the processing circuit 5. Unless it is assumed that two failures occur at the same time, the determination circuits 14 and 24 will determine failure at the same time when an abnormality occurs in the BGR circuits 41 and 42 or the sequencer circuits 51 and 52.
  • the determination circuit 44A is connected between the determination circuits 14 and 24 and the processing circuit 5, and determines whether the BGR circuits 41 and 42 or the sequencer circuits 51 and 52 are connected based on the output of the determination circuit 14 and the output of the determination circuit 24. It functions as a determination circuit that determines abnormality.
  • FIG. 4 is a block diagram showing the circuit configuration when the measurement system according to this embodiment is generalized. Note that, in order to avoid complication of the drawings, the determination circuits 14, 24, and 44A are incorporated in the processing circuit 5E, and are not shown.
  • Two reference signal generation circuits (41 and 42, 51 and 52, . . . n1 and n2) that generate signals are provided. By referring to the reference signals from different reference signal generation circuits in each measurement path, it is possible to determine the failure of the reference signal generation circuit from the output of the determination circuit of each measurement path.
  • the object to be measured will be generalized and expressed as a block as shown in FIG.
  • a block called a BGR circuit and an output called a reference signal are collectively expressed.
  • Embodiment 4 and the like described above describe a measurement system that performs failure determination by providing two reference signal generation circuits (for example, BGR circuits 41 and 42) and two measurement paths connected to each object under test.
  • the number of reference signal generation circuits may be three, and the number of measurement paths connected to the object under test may be three. Thereby, it is possible to realize a measurement system that can identify a failure location including the reference signal generation circuit.
  • FIG. 5A is a block diagram showing the circuit configuration of the measurement system according to this embodiment.
  • the measurement system includes measurement paths 11, 12, and 13 for measuring/processing the resistance 10, measurement paths 21, 22, and 23 for measuring/processing the resistance 20, and a BGR. It includes circuits 41, 42, and 43, determination circuits 14, 15, 24, 25, 45, and 46, and a processing circuit 6. Reference signals necessary for measurement/processing in each measurement path 11 etc. are generated by BGR circuits 41 and 42, and the reference signal outputted by BGR circuit 41 is referred to by measurement paths 11, 12 and 13, and output by BGR circuit 42. Reference signals are referenced in the measurement paths 21, 22 and 23. Further, the reference signal output by the BGR circuit 43 is not referenced by any measurement path such as the measurement path 11.
  • the BGR circuit 43 is configured to be able to output the reference signal output from the BGR circuit 41 and the reference signal output from the BGR circuit 42, and outputs the reference signal used for failure determination of the BGR circuits 41 and 42.
  • the BGR circuit 43 is an example of a fifth reference signal generation circuit.
  • the measurement path 13 is an example of the fifth measurement path, and the measurement path 23 is an example of the sixth measurement path.
  • the determination circuit 14 is an example of a first route abnormality determination circuit
  • the determination circuit 15 is an example of a third route abnormality determination circuit
  • the determination circuit 24 is an example of a second route abnormality determination circuit
  • the determination circuit 25 is an example of a fourth route abnormality determination circuit.
  • the measurement paths 11, 12, and 13 are connected between the resistor 10 and the processing circuit 6, and the measurement paths 21, 22, and 23 are connected between the resistor 20 and the processing circuit 6.
  • the judgment circuit 14 is connected between the measurement paths 11 and 12 and the processing circuit 6, and receives the outputs of the measurement paths 11 and 12, and the judgment circuit 15 is connected between the measurement paths 12 and 13 and the processing circuit 6. The outputs of measurement paths 12 and 13 are inputted.
  • the judgment circuit 24 is connected between the measurement paths 21 and 22 and the processing circuit 6, and receives the outputs of the measurement paths 21 and 22, and the judgment circuit 25 is connected between the measurement paths 22 and 23 and the processing circuit 6. The outputs of the measurement paths 22 and 23 are inputted.
  • the determination circuit 45 is connected between the BGR circuits 41 and 43 and the processing circuit 6, and receives the outputs of the BGR circuits 41 and 43, and the determination circuit 46 is connected between the BGR circuits 42 and 43 and the processing circuit 6. , and the outputs of the BGR circuits 42 and 43 are inputted thereto.
  • the BGR circuit 41 outputs a reference signal used in the measurement paths 11, 12, and 13, and the BGR circuit 42 outputs a reference signal used in the measurement paths 21, 22, and 23.
  • the determination circuit 14 compares the respective outputs of the measurement paths 11 and 12, and if the difference is within a predetermined value, it is determined that there is no abnormality, and the determination circuit 14 outputs "L" to the processing circuit 6 (V14 shown in FIG. 5A). ) is output, but if the difference exceeds a predetermined value, it is determined that one of the measurement paths 11 and 12 is abnormal, and the determination circuit 14 outputs "H" (V14 shown in FIG. 5A) to the processing circuit 6. Output. Similarly, each output of the measurement path 12 and the measurement path 13 is compared in the determination circuit 15, and the determination circuit 15 outputs the presence or absence of an abnormality to the processing circuit 6 (V15 shown in FIG. 5A).
  • the respective outputs of the measurement paths 21 and 22 are compared in the determination circuit 24, and the determination circuit 24 outputs the presence or absence of an abnormality (V24 shown in FIG. 5A) to the processing circuit 6.
  • the respective outputs of the measurement paths 22 and 23 are compared by the determination circuit 25, and the determination circuit 25 outputs the presence or absence of an abnormality (V25 shown in FIG. 5A) to the processing circuit 6.
  • the determination circuit 14 determines whether or not there is an abnormality in the measurement paths 11 and 12 based on the outputs of the measurement paths 11 and 12, and the determination circuit 15 determines whether or not there is an abnormality in the measurement paths 11 and 12 based on the outputs of the measurement paths 12 and 13. The presence or absence of an abnormality in the measurement paths 12 and 13 is determined. Further, the determination circuit 24 determines whether or not there is an abnormality in the measurement paths 21 and 22 based on the outputs of the measurement paths 21 and 22, and the determination circuit 25 determines whether or not there is an abnormality in the measurement paths 21 and 22 based on the outputs of the measurement paths 22 and 23. It is determined whether there is an abnormality in the routes 22 and 23. The output of the measurement path 12 is input to each of the determination circuits 14 and 15, and the output of the measurement path 22 is input to each of the determination circuits 24 and 25.
  • each reference voltage outputted by the BGR circuits 41 and 43 is compared in a determination circuit 45, and the presence or absence of an abnormality in the BGR circuit 41 is output.
  • the determination circuit 45 determines whether the BGR circuit 41 is abnormal based on the output of the BGR circuit 41 and the output of the BGR circuit 43.
  • each reference voltage outputted by the BGR circuits 42 and 43 is compared by a determination circuit 46, and the presence or absence of an abnormality in the BGR circuit 42 is outputted.
  • the determination circuit 46 determines whether the BGR circuit 42 is abnormal based on the output of the BGR circuit 42 and the output of the BGR circuit 43.
  • the reference voltage output by the BGR circuit 43 is compared by each of determination circuits 45 and 46, and the presence or absence of an abnormality is output.
  • the processing circuit 6 determines whether the BGR circuit 43 is abnormal based on the output of the determination circuit 45 and the output of the determination circuit 46 .
  • each determination circuit 14 From the output of each determination circuit 14, etc., it is possible to identify the presence or absence of a failure and the location of the failure as described below. If all the circuits are normal, all the determination circuits 14 and the like output "L". If the measurement path 11 is out of order, only the determination circuit 14 outputs "H", and if the measurement path 12 is out of order, the determination circuits 14 and 15 output "H", and the measurement path 13 If there is a failure, only the determination circuit 15 outputs "H”. Similarly, when the measurement path 21 is out of order, only the judgment circuit 24 outputs “H”, and when the measurement path 22 is out of order, the judgment circuits 24 and 25 output “H”, and the measurement If the path 23 is out of order, only the determination circuit 25 outputs "H".
  • FIG. 5B is a diagram showing a logic value table in the measurement system of FIG. 5A.
  • the logical value table shows the relationship between the output (“H” or “L” signal) of each determination circuit 14 etc. and the failure location. Note that V14, V15, V24, V25, V45, and V46 shown in FIG. show.
  • the failure location in the logical value table is written as "BGR circuit 41 (measurement paths 11, 12, 13)".
  • the BGR circuit 42 is out of order, the measurement data output by the measurement paths 21, 22, and 23 is unreliable.
  • the processing circuit 6 determines the failure of the measurement path and identifies the failed measurement path based on the logical value table, it issues a warning that detection/measurement cannot be performed correctly on the specified measurement path, and notifies the higher-level system. Take action.
  • the processing circuit 6 determines the failure of the BGR circuit and identifies the failed BGR circuit, the processing circuit 6 supplies the signal to the failed BGR circuit and the measurement system to which it is connected, even if other determination circuits do not determine the failure. Takes measures such as warning that the reference signal received is abnormal and notifying the higher-level system.
  • measurement paths 11 and 21 have the same measurement purpose (measurement purpose A)
  • measurement paths 12 and 22 have the same measurement purpose (measurement purpose B)
  • measurement paths 13 and 23 have the same measurement purpose (measurement purpose B).
  • the same measurement purpose (measurement purpose C) if the BGR circuit 41 fails, the measurement of the resistor 10 cannot be performed, but the measurement of the resistor 20 can be continued, and if the BGR circuit 42 fails, the measurement of the resistor 20 cannot be performed. However, measurements on the resistance 10 can be continued. In other words, the measurement system shown in FIG. 5A can continue measurement even if one of the BGR circuits 41 and 42 fails.
  • FIG. 6A is a block diagram showing the circuit configuration of the measurement system according to this embodiment.
  • the measurement system shown in FIG. 6A is a simplified version of the determination circuit of the measurement system shown in FIG. 5A.
  • the measurement system shown in FIG. 6A is different from the measurement system shown in FIG.
  • the reference signal output from the BGR circuit 43 is referenced by the measurement paths 13 and 23, and the determination circuits 45 and 46 are simplified.
  • the measurement system according to this embodiment does not include the determination circuits 45 and 46 shown in FIG. 5A.
  • the BGR circuit 43 is an example of a third or fifth reference signal generation circuit.
  • the determination circuits 14 and 24 output "H"
  • the BGR circuit 41 When the BGR circuit 43 is out of order, the judgment circuits 14, 15, 24 and the judgment circuit 25 output "H", and when the BGR circuit 43 is out of order, the judgment circuits 15 and 25 output "H”. .
  • FIG. 6B is a diagram showing a logic value table in the measurement system of FIG. 6A.
  • the logical value table shows the relationship between the output (“H” or “L” signal) of each determination circuit and the failure location.
  • the processing circuit 6A determines the failure of the measurement path and identifies the failed measurement path based on the logical value table, it issues a warning that the specified measurement path cannot be correctly detected/measured, and notifies the higher-level system. Take action.
  • the processing circuit 6A determines the failure of the BGR circuit and identifies the failed BGR circuit, the processing circuit 6A supplies power to the failed BGR circuit and the measurement system to which it is connected, even if other determination circuits do not determine the failure. Takes measures such as warning that the reference signal received is abnormal and notifying the higher-level system.
  • each measurement path 11 etc. refers to a reference signal from a different BGR circuit, and it is possible to determine the failure of the BGR circuit from the output of the determination circuit 14 etc. of each measurement path 11 etc.
  • the measurement system shown in FIG. 6A not only has fewer determination circuits than the fourth embodiment, but also prevents the measurement path for the same object from being wiped out even if the BGR circuit fails. can.
  • FIG. 7A is a block diagram showing a first example of another circuit configuration of the measurement system according to the present embodiment.
  • the measurement system shown in FIG. 7A is a modification of the measurement system shown in FIG. 6A into a system corresponding to one object to be measured (resistance 10). Accordingly, the symbols were changed, and the measurement paths 11, 12, 13, 21, 22, and 23 shown in FIG. 6A were changed to measurement paths 11A, 12A, 13A, 11B, 12B, and 13B. Note that the measurement path 11 and the like and the measurement path 11A and the like have the same configuration and function, for example.
  • the reference signal output by the BGR circuit 41 is referenced by the measurement paths 11A and 11B
  • the reference signal output by the BGR circuit 42 is referenced by the measurement paths 12A and 12B
  • the reference signal output by the BGR circuit 43 is referenced by the measurement paths 13A and 13B.
  • BGR circuit 41 is connected to measurement paths 11A and 11B
  • BGR circuit 42 is connected to measurement paths 12A and 12B
  • BGR circuit 43 is connected to measurement paths 13A and 13B.
  • the determination circuit 14A compares the outputs of the measurement paths 11A and 12A, and if the difference exceeds a predetermined value, it is determined that one of the measurement paths 11A and 12A is abnormal, and the determination circuit 14A sends an "H" signal to the processing circuit 6B. ” is output. Similarly, the outputs of the measurement paths 12A and 13A are compared by a determination circuit 15A, and the determination circuit 15A outputs the presence or absence of an abnormality to the processing circuit 6B. The respective outputs of the measurement paths 11B and 12B are compared by a determination circuit 14B, and the determination circuit 14B outputs the presence or absence of an abnormality to the processing circuit 6B.
  • the respective outputs of the measurement paths 12B and 13B are compared by a determination circuit 15B, and the determination circuit 15B outputs the presence or absence of an abnormality to the processing circuit 6B.
  • the outputs of each measurement path and each determination circuit are input to the processing circuit 6B.
  • measurement path 11A, measurement path 12A, and measurement path 13A are used for measurement purpose A
  • measurement path 11B, measurement path 12B, and measurement path 13B are used for measurement purpose B.
  • FIG. 7B is a logical value table in the measurement system of FIG. 7A, and shows the relationship between the output (“H” or “L” signal) of each determination circuit and the failure location.
  • the operation of the measurement system having such a configuration is the same as that shown in FIG. 6A except that the symbols of each part are different, and the processing circuit 6B performs failure determination and the location where the failure has been identified in the upper system based on the logical value table of FIG. 7B. and the measurement can be continued with the normal BGR circuit and measurement path for both measurement purposes A and B.
  • the measurement system has fewer determination circuits, can identify a failure location, and furthermore can prevent the measurement path from being wiped out.
  • the measurement system imposes two types of measurement purposes on one object to be measured, and provides three measurement paths for each measurement purpose, but if there is a failure in one place, the same method as normal Measurement is possible.
  • FIG. 8A is a block diagram showing a second example of another circuit configuration of the measurement system according to the present embodiment.
  • FIG. 8A is a circuit block diagram of a measurement system according to yet another example in which there is one object to be measured.
  • the measurement purpose corresponds to three types, and the measurement system has measurement paths 11A and 12A for measurement purpose A, measurement paths 11B and 12B for measurement purpose B, and measurement purpose C. measurement paths 11C and 12C.
  • the reference signal output by the BGR circuit 41 is referenced by the measurement paths 11A and 12B
  • the reference signal output by the BGR circuit 42 is referenced by the measurement paths 11B and 12C
  • the reference signal output by the BGR circuit 43 is referenced by the measurement paths 11C and 12A.
  • BGR circuit 41 is connected to measurement paths 11A and 12B
  • BGR circuit 42 is connected to measurement paths 11B and 12C
  • BGR circuit 43 is connected to measurement paths 11C and 12A.
  • the measurement path 11A is an example of the first measurement path
  • the measurement path 11B is an example of the second measurement path
  • the measurement path 11C is an example of the third measurement path
  • the measurement path 12A is an example of the second measurement path.
  • the measurement path 12B is an example of the fifth measurement path
  • the measurement path 12C is an example of the sixth measurement path.
  • the determination circuit 16A is an example of a first route abnormality determination circuit, and has the same function as the determination circuit 14A shown in FIG. 7A.
  • the determination circuit 17A is an example of a second route abnormality determination circuit, and has the same function as the determination circuit 15A shown in FIG. 7A.
  • the determination circuit 16B is an example of a third route abnormality determination circuit, and has the same function as the determination circuit 14B shown in FIG. 7A.
  • the determination circuit 17B is an example of a fourth route abnormality determination circuit, and has the same function as the determination circuit 15B shown in FIG. 7A.
  • the respective outputs of the measurement paths 11A and 11B are compared in the judgment circuit 16A, and if the difference exceeds a predetermined value, it is judged that one of the measurement paths 11A and 11B is abnormal, and the judgment circuit 16A sends "H" to the processing circuit 6C. ” is output.
  • the outputs of the measurement paths 11B and 11C are compared by a determination circuit 17A, and the determination circuit 17A outputs the presence or absence of an abnormality to the processing circuit 6C.
  • the respective outputs of the measurement paths 12A and 12B are compared by a determination circuit 16B, and the determination circuit 16B outputs the presence or absence of an abnormality to the processing circuit 6C.
  • the respective outputs of the measurement paths 12B and 12C are compared by a determination circuit 17B, and the determination circuit 17B outputs the presence or absence of an abnormality to the processing circuit 6C.
  • the outputs of each measurement path and each determination circuit are input to the processing circuit 6C.
  • FIG. 8B is a logical value table in the measurement system of FIG. 8A, and is a diagram showing the relationship between the output (“H” or “L” signal) of each determination circuit and a failure location.
  • the processing circuit 6C Based on the logical value table in FIG. 8B, the processing circuit 6C notifies the host system of the failure determination and the location where the failure has been identified, and also determines whether the measurement purpose A, measurement purpose B, and measurement purpose C are all normal. Measurements can be continued with the BGR circuit and measurement path.
  • the measurement system has fewer determination circuits, can identify a failure location, and can further prevent the measurement path from being wiped out.
  • three types of measurement purposes are assigned to one object to be measured, and two measurement paths are provided for each measurement purpose, but if there is a failure in one location, the same measurement as normal is possible. .
  • the measurement system provides three measurement paths for each object to be measured, distributes the reference signals of the three BGR circuits to each measurement path, and references the three measurement paths.
  • the configuration includes a determination circuit that selects and compares two sets. This makes it possible to identify the presence or absence of a failure and the location of the failure from the output of each determination circuit 16A and the like. Once the fault location has been identified, the measurement system can continue measurement using a normal circuit other than the fault location in the event of a fault. Furthermore, the measurement system can continue the failure determination function as in Embodiment 1 or 2, since measurement is performed using 2 paths or 2 circuits instead of 3 paths or 3 circuits.
  • a plurality of reference signal generation circuits are provided to generate a reference signal commonly used for each measurement path, and the reference signal is input to the failure determination circuit.
  • the measurement systems shown in FIGS. 6A, 7A, and 8A may be integrated circuits.
  • the measurement system includes a first terminal group including a terminal connected to measurement path 11, a terminal connected to measurement path 12, and a terminal connected to measurement path 13; It further comprises a second terminal group including a terminal to be connected, a terminal to be connected to the measurement path 22, and a terminal to be connected to the measurement path 23, and the first terminal group, the second terminal group, and the measurement path 11 to 13 and 21 to 23, determination circuits 14, 15, 24 and 25, and processing circuit 6A may be integrated circuits.
  • the measurement system includes a first terminal group including a terminal connected to the measurement path 11A, a terminal connected to the measurement path 12A, and a terminal connected to the measurement path 13A; 11B, a second terminal group including a terminal connected to measurement path 12B, and a terminal connected to measurement path 13B, the first terminal group, the second terminal group, and the measurement path 11A to 13A and 11B to 13B, determination circuits 14A, 15A, 14B and 15B, and processing circuit 6B may be integrated circuits.
  • the measurement system includes a first terminal group including a terminal connected to the measurement path 11A, a terminal connected to the measurement path 11B, and a terminal connected to the measurement path 11C; 12A, a second terminal group including a terminal connected to measurement path 12B, and a terminal connected to measurement path 12C, the first terminal group, the second terminal group, and the measurement path 11A to 11C and 12A to 12C, determination circuits 16A, 17A, 16B and 17B, and processing circuit 6C may be integrated circuits.
  • FIG. 1C shown in Embodiment 1 above shows a drawing in which the configuration of the measurement system is integrated circuit, and the structure of the measurement system in FIGS. 6A, 7A, and 8A shown in Embodiment 5 above is integrated circuit.
  • FIGS. 6A, 7A, and 8A shown in Embodiment 5 above is integrated circuit.
  • the object to be measured is a resistance that converts current to voltage, but the object to be measured is not limited to being a resistance.
  • the object to be measured may be any other electronic component as long as the object to be measured can be converted into an electrical quantity such as a voltage that can be processed as data.
  • the determination circuit outputs "H” when there is a failure and "L” when it is normal; however, it outputs "L” when there is a failure and Sometimes "H” may be output.
  • the measurement systems according to each of the above embodiments may be realized as a single device (or a single electronic component), or may be realized by a plurality of devices (or a plurality of electronic components).
  • each component included in the measurement system may be distributed to the plurality of devices (or a plurality of electronic components) in any manner.
  • the communication method between the multiple devices is not particularly limited, and may be wireless communication or wired communication. . Additionally, wireless communication and wired communication may be combined between devices.
  • each component described in each of the above embodiments may be realized as software, or typically, as an LSI that is an integrated circuit. These may be individually integrated into one chip, or may be integrated into one chip including some or all of them. Although it is referred to as an LSI here, it may also be called an IC, system LSI, super LSI, or ultra LSI depending on the degree of integration. Furthermore, if an integrated circuit technology that replaces LSI emerges due to advances in semiconductor technology or other derivative technologies, that technology may of course be used to integrate the components.
  • a system LSI is a super-multifunctional LSI manufactured by integrating multiple processing units on a single chip, and specifically includes microprocessors, ROM (Read Only Memory), RAM (Random Access Memory), etc.
  • a computer system that includes: A computer program is stored in the ROM. The system LSI achieves its functions by the microprocessor operating according to a computer program.
  • the present disclosure is useful for a measurement system for determining/diagnosing a failure of a circuit for measuring electrical quantities such as current and voltage mounted on a semiconductor device.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

測定システムは、１以上の被測定物を測定した測定データを出力するｎ（ｎは４以上の整数）個の測定経路（測定経路（１１Ａ）等）と、ｎ個の測定経路で参照される参照信号を出力するｍ（ｍは２以上の整数）個の参照信号発生回路であって、それぞれがｎ個の測定経路のうち２以上の測定経路に参照信号を出力するｍ個の参照信号発生回路（ＢＧＲ回路（４１）等）と、ｎ個の測定経路のうち２つから出力される測定データを比較して異常の有無を判定するｋ（ｋは２以上の整数）個の経路異常判定回路（判定回路（１５）等）と、ｎ個の測定経路それぞれから出力される測定データ及びｋ個の経路異常判定回路それぞれからの出力が入力される処理回路（処理回路（５Ｄ）等）とを備える。

Description

測定システム
　本開示は、測定システムに関する。
　一般的な測定回路の故障診断では、一つの被測定物に対して２つの測定経路を設けてそれらの出力を比較し、測定結果に許容誤差を越える差異を生じた場合に、測定回路に故障が発生したと診断する。例えば特許文献１に開示されている電圧検出装置は、組電池の各々の電池セルの電圧を選択的に検出する２つの電圧検出手段を備え、異なる電池セルの電圧を検出する第１のモードと、同じ電池セルのセル電圧を検出する第２のモードとを備えている。第２のモードにおいて、測定結果に差異を生じた場合には、何れかの電圧検出手段に何らかの故障が発生したと判定する。
特開２０１３－２４８００号公報
　しかしながら、特許文献１に開示されている技術では、２つの測定経路に共通に使用されている電源等に故障を生じている場合、被測定物の測定データを取得できないという課題がある。
　そこで、本開示は、被測定物の測定データを従来より確実に取得することができる測定システムを提供する。
　本開示の一態様に係る測定システムは、１以上の被測定物を測定した測定データを出力するｎ（ｎは４以上の整数）個の測定経路と、前記ｎ個の測定経路で参照される参照信号を出力するｍ（ｍは２以上の整数）個の参照信号発生回路であって、それぞれが前記ｎ個の測定経路のうち２以上の測定経路に前記参照信号を出力するｍ個の参照信号発生回路と、それぞれが前記ｎ個の測定経路のうち２つの測定経路から出力される前記測定データを比較して異常の有無を判定するｋ（ｋは２以上の整数）個の経路異常判定回路と、前記ｎ個の測定経路それぞれから出力される前記測定データ及び前記ｋ個の経路異常判定回路それぞれから出力される判定結果が入力される処理回路とを備える。
　本開示の一態様に係る測定システムによれば、被測定物の測定データを従来より確実に取得することができる。
図１Ａは、実施の形態１に係る測定システムの回路構成の第１例を示すブロック図である。 図１Ｂは、実施の形態１に係る測定システムの回路構成の第２例を示すブロック図である。 図１Ｃは、実施の形態１に係る測定システムの回路構成の第３例を示すブロック図である。 図２Ａは、実施の形態２に係る測定システムの回路構成の第１例を示すブロック図である。 図２Ｂは、実施の形態２に係る測定システムの回路構成の第２例を示すブロック図である。 図２Ｃは、実施の形態２に係る測定システムの回路構成の第３例を示すブロック図である。 図３は、実施の形態３に係る測定システムの回路構成を示すブロック図である。 図４は、実施の形態３に係る測定システムを一般化したときの回路構成を示すブロック図である。 図５Ａは、実施の形態４に係る測定システムの回路構成を示すブロック図である。 図５Ｂは、図５Ａの測定システムにおける論理値表を示す図である。 図６Ａは、実施の形態５に係る測定システムの回路構成を示すブロック図である。 図６Ｂは、図６Ａの測定システムにおける論理値表を示す図である。 図７Ａは、実施の形態５に係る測定システムの他の回路構成の第１例を示すブロック図である。 図７Ｂは、図７Ａの測定システムにおける論理値表であり、各判定回路の出力（“Ｈ”又は“Ｌ”の信号）と故障箇所との関係を示す図である。 図８Ａは、実施の形態５に係る測定システムの他の回路構成の第２例を示すブロック図である。 図８Ｂは、図８Ａの測定システムにおける論理値表であり、各判定回路の出力（“Ｈ”又は“Ｌ”の信号）と故障箇所との関係を示す図である。 図９Ａは、比較例に係る測定システムの回路構成の第１例を示すブロック図である。 図９Ｂは、比較例に係る測定システムの回路構成の第２例を示すブロック図である。 図９Ｃは、比較例に係る測定システムの回路構成の第３例を示すブロック図である。
　（本開示に至った経緯）
　本開示の説明に先立ち、本開示に至った経緯について、図９Ａ～図９Ｃを参照しながら説明する。
　まず上記課題を、図９Ａを用いて説明する。図９Ａは、比較例に係る測定システムの回路構成の第１例を示すブロック図である。図９Ａでは、バッテリ１から負荷回路２に電力供給する回路に対し、供給電流を抵抗１０で検出／測定して処理回路５Ａに伝送する測定経路１１及び１２を示している。
　図９Ａに示すように、第１例に係る測定システムは、測定経路１１及び１２と、判定回路１４と、バンドギャップリファレンス（以後、ＢＧＲと略記する）回路４１と、処理回路５Ａとを備える。また、測定経路１１は、増幅器１１０とアナログデジタル変換器（以後、ＡＤ変換器と略記する）１１１とを有し、測定経路１２は、増幅器１２０と、ＡＤ変換器１２１とを有する。
　測定経路１１において、抵抗１０の両端電圧は増幅器１１０によって増幅され、増幅器１１０の出力はＡＤ変換器１１１によってデジタルデータに変換されて出力される。測定経路１２において、抵抗１０の両端電圧は増幅器１２０によって増幅され、増幅器１２０の出力はＡＤ変換器１２１によってデジタルデータに変換されて出力される。
　測定経路１１及び１２の各出力は判定回路１４で比較され、差異が所定値内であれば異常なしであると判定されて、判定回路１４から処理回路５Ａに“Ｌ”が出力されるが、差異が所定値を越えると測定経路１１及び１２のいずれかが異常であると判定されて、判定回路１４から処理回路５Ａに“Ｈ”が出力される。従って測定経路１１及び１２のいずれかに故障があれば判定回路１４が故障判定し、処理回路５Ａは入力される測定データが信頼できないものとして警告を発することができる。なお、“Ｌ”は、Ｌｏｗレベルの信号（例えば、０Ｖ）を示しており、“Ｈ”は、Ｈｉｇｈレベルの信号（例えば、５Ｖ）を示しているが、これに限定されない。
　さて、各ＡＤ変換器１１１及び１２１において測定データのレベル判定に必要な参照電圧はＢＧＲ回路４１で生成される。ＢＧＲ回路４１が故障した場合、各測定経路１１及び１２の出力も異常値となるがそれらに差異はなく、判定回路１４では故障判定はできない。なお、参照電圧は参照信号の一例である。
　この課題を解決するには、測定経路１１及び１２に使用される電源等の参照信号も２つにし、かつ、２つの参照信号を比較する判定回路を設ければよい。この課題が解決された測定システムについて、図９Ｂを参照しながら説明する。図９Ｂは、比較例に係る測定システムの回路構成の第２例を示すブロック図である。
　図９Ｂに示すように、第２例に係る測定システムは、図９Ａに示す測定システムに、ＢＧＲ回路４１と同じ参照電圧を生成するＢＧＲ回路４２と、ＢＧＲ回路４１及び４２が出力する各参照電圧を比較して異常の有無を出力する判定回路４４とが追加された構成を有する。また、処理回路５Ｂは、処理回路５Ａと比較すると、さらに判定回路４４からの出力が入力される。処理回路５Ｂは、処理回路５Ａに加えて、判定回路４４からの出力に応じた処理機能を有する。
　このことにより、測定経路１１及び１２のいずれかに故障があれば判定回路１４が故障判定し、ＢＧＲ回路４１及び４２のいずれかに故障があれば判定回路４４が故障判定し、処理回路５Ｂは入力される測定データが信頼できないものとして警告を発することができる。
　ただし、この構成では、各測定経路１１及び１２で共通に参照される参照信号に異常があった場合に、複数個設けた測定経路１１及び１２が全滅する。つまり、図９Ｂに示す測定システムでは、参照信号に異常があった場合、測定を継続することができない。
　なお、上記及び図中では、判定回路４４においてＡＤ変換器への参照電圧が直接比較されるように表記したが、判定回路４４はＢＧＲ回路４１及び４２の差異を検出すればよいので、この構成に限定されるものではない。例えば各ＢＧＲ回路４１及び４２は、内部で生成され出力される参照電圧に相当する信号を判定回路４４に出力し、判定回路４４は、当該相当する信号を比較することで異常の有無を判定しても構わない。このことは以後の実施の形態及び図面においても同様である。
　図９Ｃは、比較例に係る測定システムの回路構成の第３例を示すブロック図である。
　図９Ｃに示すように、第３例に係る測定システムは、図９Ａに示す測定システムにＢＧＲ回路４２が追加された構成を有し、ＢＧＲ回路４１の参照電圧はＡＤ変換器１１１に参照され、ＢＧＲ回路４２の参照電圧はＡＤ変換器１２１に参照されるように構成される。即ち、ＢＧＲ回路４１を測定経路１１に含め、ＢＧＲ回路４２を測定経路１２に含めることにより、各測定経路１１及び１２で共通に使用する参照信号をなくすことによる解決方法である。なお、処理回路５Ｃは、処理回路５Ａと同じ機能を有する。なお、参照されるとは、処理部（例えば、ＡＤ変換器１１１等）における処理（例えば、ＡＤ変換処理）が行われるときに用いられること等を意味する。
　ただし、この方法は、被測定物、測定経路、または参照信号が複数個あるいは複数種類ある場合に、回路規模が大きくなる課題がある。
　ここで、測定経路１１及び１２は測定目的が同じでも構わないし、異なっても構わない。例えば測定経路１１及び１２が同じ測定目的である場合、処理回路５Ａ～５Ｃにおいて両者の平均を取ることによって測定精度を向上させることができる。一方、異なる測定目的である場合、例えば測定経路１１は供給電流から負荷回路２の消費電力を計算・記憶するために使用され、測定経路１２は負荷回路２の異常状態からバッテリ１を保護するための過電流検出に使用される。測定経路１１及び１２は、同じ負荷回路２への供給電流を検出／測定するが、測定目的が異なるので要求される精度、処理速度などが異なり得る。測定目的は電流検出、過電流検出などに限定されるものではなく、以後の説明では一般化して測定目的Ａ、測定目的Ｂなどと表記する場合がある。
　また、図９Ａに示す測定システムでは、ＢＧＲ回路４１が故障している場合、図９Ｂに示す測定システムでは、ＢＧＲ回路４１又は４２が故障している場合、被測定物の測定データを取得することができない。そこで、本願発明者らは、ＢＧＲ回路などに故障を生じている場合でも、被測定物の測定データを継続して取得することができる測定システムについて鋭意検討を行い、以下で説明する測定システムを創案した。
　以下、実施の形態等に係る測定システムについて、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略又は簡略化する場合がある。
　また、本明細書において、同じなどの要素間の関係性を示す用語、並びに、数値、及び、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度（あるいは、１０％程度）の差異をも含むことを意味する表現である。
　また、各構成要素の「接続」とは、電気的な接続を意味し、２つの構成要素が直接的に接続される場合だけでなく、２つの構成要素の間に他の構成要素を挿入した状態で２つの構成要素が間接的に接続される場合も含まれる。
　（実施の形態１）
　まず、本実施の形態に係る測定システムの第１例について、図１Ａを参照しながら説明する。図１Ａは、本実施の形態に係る測定システムの回路構成の第１例を示すブロック図である。図１Ａは、バッテリ１から負荷回路２への供給電流を抵抗１０で検出／測定して処理回路５Ｄに伝送する測定経路１１Ａ、１２Ａ、１１Ｂ及び測定経路１２Ｂを示している。抵抗１０は、第１の被測定物の一例であり、負荷回路２へ供給される電流を電圧に変換する機能を有する。
　図１Ａに示すように、本実施の形態の第１例に係る測定システムは、測定経路１１Ａ、１２Ａ、１１Ｂ及び１２Ｂと、ＢＧＲ回路４１及び４２と、判定回路１４Ａ、１４Ｂ及び４４と、処理回路５Ｄとを備える。また、以下において、測定経路１１Ａ、１２Ａ、１１Ｂ及び１２Ｂを含む複数の測定経路を測定経路１１Ａ等とも記載し、ＡＤ変換器１１１Ａ、１２１Ａ、１１１Ｂ及び１２１Ｂを含む複数のＡＤ変換器をＡＤ変換器１１１Ａ等とも記載する。
　測定システムは、４つの測定経路１１等（ｎ個の測定経路の一例）と、２つのＢＧＲ回路４１及び４２（ｍ個の参照信号発生回路の一例）と、判定回路１４Ａ及び１４Ｂ（ｋ個の経路異常判定回路の一例）と処理回路５Ｄとを備えるとも言える。なお、測定システムが備える測定経路の数は４以上（ｎは４以上の整数）であれば特に限定されず、ＢＧＲ回路の数は２以上（ｍは２以上の整数）であれば特に限定されず、判定回路の数は２以上（ｋは２以上の整数）であれば特に限定されない。
　また、測定経路１１Ａ及び１２Ａは測定目的Ａに使用され、測定経路１１Ｂ及び１２Ｂは測定目的Ｂに使用されるものとして説明するが、測定経路と測定目的との関係はこれに限定されない。
　測定経路１１Ａ等のそれぞれは、電流を抵抗１０で検出／測定して処理回路５Ｄに伝送する。
　測定経路１１Ａは、増幅器１１０Ａと、ＡＤ変換器１１１Ａとを有する。測定経路１１Ａにおいて、抵抗１０の両端電圧は増幅器１１０Ａによって増幅され、増幅器１１０Ａの出力はＡＤ変換器１１１Ａによってデジタルデータに変換されて処理回路５Ｄに出力される。測定経路１１Ａは、第１の測定経路の一例である。
　測定経路１２Ａは、増幅器１２０Ａと、ＡＤ変換器１２１Ａとを有する。測定経路１２において、抵抗１０の両端電圧は増幅器１２０Ａによって増幅され、増幅器１２０Ａの出力はＡＤ変換器１２１Ａによってデジタルデータに変換されて処理回路５Ｄに出力される。測定経路１２Ａは、第２の測定経路の一例である。
　測定経路１１Ｂは、増幅器１１０Ｂと、ＡＤ変換器１１１Ｂとを有する。測定経路１１Ｂにおいて、抵抗１０の両端電圧は増幅器１１０Ｂによって増幅され、増幅器１１０Ｂの出力はＡＤ変換器１１１Ｂによってデジタルデータに変換されて処理回路５Ｄに出力される。測定経路１１Ｂは、第３の測定経路の一例である。
　測定経路１２Ｂは、増幅器１２０Ｂと、ＡＤ変換器１２１Ｂとを有する。測定経路１２Ｂにおいて、抵抗１０の両端電圧は増幅器１２０Ｂによって増幅され、増幅器１２０Ｂの出力はＡＤ変換器１２１Ｂによってデジタルデータに変換されて処理回路５Ｄに出力される。測定経路１２Ｂは、第４の測定経路の一例である。
　ＡＤ変換器１１１Ａ等は、例えば、デルタシグマ方式のＡＤ変換器であってもよいし、ＳＡＲ（Ｓｕｃｃｅｓｓｉｖｅ　Ａｐｐｒｏｘｉｍａｔｉｏｎ　Ｒｅｇｉｓｔｅｒ：逐次変換）方式のＡＤ変換器であってもよいし、他の方式のＡＤ変換器であってもよい。
　ＡＤ変換器１１１Ａ等のそれぞれは、例えば、入力される電圧を同ｂｉｔ数のデジタルデータに変換するがこれに限定されない。また、ＡＤ変換器１１１Ａ等のそれぞれがＡＤ変換を行う時間は、互いに同じであってもよいし、互いに異なっていてもよい。一般的に、ＡＤ変換器は、ＡＤ変換の時間が長いと精度のよい値が得られるので、測定経路の測定目的に応じてＡＤ変換を行う時間が適宜決定される。
　判定回路１４Ａは、測定経路１１Ａ及び１２Ａと、処理回路５Ｄとの間に接続され、測定経路１１Ａの出力（測定データのデジタル値）及び測定経路１２Ａの出力に基づいて、当該測定経路１１Ａ及び１２Ａの異常の有無を判定する。判定回路１４Ａは、例えば、測定経路１１Ａ及び１２Ａから出力される測定データを比較して、当該測定経路１１Ａ及び１２Ａの異常の有無を判定する。判定回路１４Ａは、経路異常判定回路（第１の経路異常判定回路）の一例である。
　判定回路１４Ｂは、測定経路１１Ｂ及び１２Ｂと、処理回路５Ｄとの間に接続され、測定経路１１Ｂの出力（測定データのデジタル値）及び測定経路１２Ｂの出力に基づいて、当該測定経路１１Ｂ及び１２Ｂの異常の有無を判定する。判定回路１４Ｂは、例えば、測定経路１１Ｂ及び１２Ｂから出力される測定データを比較して、当該測定経路１１Ｂ及び１２Ｂの異常の有無を判定する。判定回路１４Ｂは、経路異常判定回路（第２の経路異常判定回路）の一例である。
　判定回路１４Ａ及び１４Ｂは、測定データの差異が所定値内であれば異常なしと判定し、測定データの差異が所定値より大きければ異常ありと判定し、判定結果（上記の“Ｈ”又は“Ｌ”）を処理回路５Ｄに出力する。判定回路１４Ａ及び１４Ｂは、測定データが１０ｂｉｔのデータである場合、例えば、上位所定ｂｉｔ（例えば、上位８ｂｉｔ）が一致しているか否かにより測定データの差異が所定値内であるか否かを判定してもよいし、１０ｂｉｔが示す数値の差異が所定値内であるか否かを判定してもよい。
　判定回路１４Ａは、ＡＤ変換器１１１Ａ及び１２１ＡにおけるＡＤ変換の時間が異なる場合、時間が短い方のＡＤ変換器から出力された複数のデジタルデータを演算した演算データと、時間が長い方のＡＤ変換器から出力された１つのデジタルデータとを比較してもよい。演算データは、複数のデジタルデータの平均値であるが、中央値、最頻値などであってもよい。判定回路１４Ｂにおいても同様である。
　ＢＧＲ回路４１は、ＡＤ変換器１１１Ａ及び１２１Ａ並びに判定回路４４に接続されており、測定経路１１Ａ及び１２Ａで使用される参照信号をそれぞれに出力する。ＢＧＲ回路４１は、第１の参照信号発生回路の一例である。
　ＢＧＲ回路４２は、ＡＤ変換器１１１Ｂ及び１２１Ｂ並びに判定回路４４に接続されており、測定経路１１Ｂ及び１２Ｂで使用される参照信号をそれぞれに出力する。ＢＧＲ回路４２は、第２の参照信号発生回路の一例である。
　このように、ＡＤ変換器１１１Ａ等において測定データのレベル判定に必要な参照電圧はＢＧＲ回路４１及び４２で生成され、ＢＧＲ回路４１が出力する参照電圧はＡＤ変換器１１１Ａ及び１２１Ａで参照され、ＢＧＲ回路４２が出力する参照電圧はＡＤ変換器１１１Ｂ及び１２１Ｂで参照される。なお、ＢＧＲ回路４２が供給する参照電圧と、ＢＧＲ回路４１が供給する参照電圧とは、同じ電圧である。
　判定回路４４は、ＢＧＲ回路４１及び４２と処理回路５Ｄとの間に接続され、ＢＧＲ回路４１の出力（参照信号）及びＢＧＲ回路４２の出力（参照信号）に基づいて、当該ＢＧＲ回路４１及びＢＧＲ回路４２のいずれかの故障の有無を判定する。判定回路４４は、参照電圧の差異が所定値内であれば異常なしであると判定し、測定データの差異が所定値より大きければ異常ありと判定し、判定結果（上記の“Ｈ”又は“Ｌ”）を処理回路５Ｄに出力する。判定回路４４は、回路異常判定部（回路異常判定回路）の一例である。
　本実施の形態の第１例に係る測定システムでは、測定経路１１Ａ及び１２Ａの各出力は判定回路１４Ａで比較され、差異が所定値内であれば異常なしであると判定されると判定回路１４Ａから処理回路５Ｄに“Ｌ”が出力されるが、差異が所定値を越えると測定経路１１Ａ及び１２Ａのいずれかが異常であると判定されると判定回路１４Ａから処理回路５Ｄに“Ｈ”が出力される。同様に測定経路１１Ｂ及び１２Ｂの各出力は判定回路１４Ｂで比較され、判定回路１４Ｂから処理回路５Ｄに異常の有無が出力される。さらにＢＧＲ回路４１及び４２が出力する各参照電圧は判定回路４４で比較され、判定回路４４から処理回路５Ｄに異常の有無が出力される。
　以上のような構成により、測定経路１１Ａもしくは測定経路１２Ａに異常がある場合には判定回路１４Ａが故障判定し、測定経路１１Ｂもしくは測定経路１２Ｂに異常がある場合には判定回路１４Ｂが故障判定し、ＢＧＲ回路４１もしくはＢＧＲ回路４２に異常がある場合には判定回路４４によって故障判定することができる。処理回路５Ｄは、判定回路１４Ａが故障判定した場合、測定経路１１Ａ及び１２Ａの電流測定のデータが信頼できないといった警告を発し、同様に判定回路１４Ｂが故障判定した場合、測定経路１１Ｂ及び１２Ｂの過電流検出のデータが信頼できないといった警告を発する。そして処理回路５Ｄは、判定回路４４が故障判定した場合、他の判定回路１４Ａ及び１４Ｂが故障判定していなくても、各回路又は測定系に供給される参照電圧が異常であることを警告し、負荷回路２の動作を停止するといった措置を講ずることができる。
　また、測定システムでは、判定回路１４Ａが故障判定した場合であっても、測定経路１１Ｂ、１２Ｂにより測定データの測定を継続することができ、判定回路１４Ｂが故障判定した場合であっても、測定経路１１Ａ、１２Ａにより測定データの測定を継続することができる。
　次に、本実施の形態に係る測定システムの第２例について、図１Ｂを参照しながら説明する。図１Ｂは、本実施の形態に係る測定システムの回路構成の第２例を示すブロック図である。
　図１Ｂに示す測定システムは、図１Ａに示す測定システムの判定回路４４を簡素化したものである。図１Ｂに示す測定システムが図１Ａに示す測定システムと異なる点は、ＢＧＲ回路４１が出力する参照電圧が測定経路１１ＡのＡＤ変換器１１１Ａ及び測定経路１１ＢのＡＤ変換器１１１Ｂで参照され、ＢＧＲ回路４２が出力する参照電圧が測定経路１２ＡのＡＤ変換器１２１Ａ及び測定経路１２ＢのＡＤ変換器１２１Ｂで参照される点である。これにより、判定回路４４Ａを簡素化することができる。判定回路４４Ａは、例えば、ＡＮＤ回路により実現することができる。また、判定回路４４Ａには、判定回路１４Ａの出力及び判定回路１４Ｂの出力が入力される。
　判定回路４４Ａは、判定回路１４Ａ及び１４Ｂ並びに処理回路５Ｄに接続されており、判定回路１４Ａの出力（“Ｈ”又は“Ｌ”）及び判定回路１４Ｂの出力（“Ｈ”又は“Ｌ”）に基づいて、ＢＧＲ回路４１及び４２のいずれかが異常であるか否かを判定する。判定回路４４Ａは、判定回路１４Ａ及び１４Ｂの出力がともに“Ｈ”である場合、ＢＧＲ回路４１及び４２のいずれかが異常であることを示す“Ｈ”を処理回路５Ｄに出力し、判定回路１４Ａ及び１４Ｂの出力の少なくとも一方が“Ｌ”である場合、“Ｌ”を処理回路５Ｄに出力する。判定回路４４Ａは、回路異常判定部の一例である。
　以上のように図１Ｂの構成では、同じ測定目的の２つの測定経路において、異なるＢＧＲ回路からの参照電圧を参照する。例えば、測定経路１１Ａ及び１２Ａは同じ測定目的の測定経路であるが、測定経路１１ＡはＢＧＲ回路４１からの参照電圧を参照し、測定経路１２ＡはＢＧＲ回路４２からの参照電圧を参照する。ＢＧＲ回路に異常が発生した場合、測定経路で異なる参照電圧が参照されるために、出力される測定データに差異が発生し、判定回路１４Ａ及び１４Ｂの両方が故障判定して、判定回路４４Ａ及び処理回路５Ｄのそれぞれに“Ｈ”を出力する。このため、判定回路４４Ａは、処理回路５Ｄに“Ｈ”を出力する。同時に２か所の故障を想定しないのであれば、判定回路１４Ａ及び１４Ｂが同時に故障判定するのは、ＢＧＲ回路４１及び４２の一方に異常が発生した場合のみである。即ち、判定回路４４Ａは、図１Ａに示す判定回路４４より簡易な構成で、当該判定回路４４と同様のはたらき（機能）を有する。
　なお、判定回路４４の簡素化という効果を得るために、どのＡＤ変換器１１１Ａ等がどのＢＧＲ回路４１及び４２の参照電圧を参照するかは、図１Ｂの接続に限定されない。同じ測定目的の測定データを扱う異なる測定経路のＡＤ変換器が、異なるＢＧＲ回路の参照電圧を参照するように接続されていればよい。
　次に、本実施の形態に係る測定システムの第３例について、図１Ｃを参照しながら説明する。図１Ｃは、本実施の形態に係る測定システムの回路構成の第３例を示すブロック図である。図１Ｃは、ＡＤ変換器及びＢＧＲ回路の接続の他を示しており、抵抗１０を除いた測定経路１１Ａ等から処理回路５Ｄまでを集積回路１００に含めた測定システムの回路構成の一例である。
　集積回路１００は、端子対１０１と、端子対１０２と、測定経路１１Ａ等と、判定回路１５、１６及び４５と、処理回路５Ｄとが集積回路化されることで形成される。
　図１Ｃに示す実施の形態では測定経路が４経路あるので、被測定物である抵抗１０の両端電圧が印加される端子対１０１及び１０２を設け、端子対１０１には測定経路１１Ａ及び１１Ｂが接続され、端子対１０２には測定経路１２Ａ及び１２Ｂが接続される。言い換えると、図１Ｃに示す測定システムは、測定経路１１Ａ及び１１Ｂに接続される端子対１０１（第１の端子対の一例）と、測定経路１２Ａ及び１２Ｂに接続される端子対１０２（第２の端子対の一例）とを備える。この接続は、２つの端子対１０１及び１０２のそれぞれに別個の被測定物が接続されることも想定し、各端子対１０１及び１０２で測定目的Ａ及びＢの両方に対応するための接続である。
　図１Ｃにおいて、ＢＧＲ回路４１が出力する参照電圧が測定経路１１ＡのＡＤ変換器１１１Ａ及び測定経路１２ＢのＡＤ変換器１２１Ｂで参照され、ＢＧＲ回路４２が出力する参照電圧が測定経路１１ＢのＡＤ変換器１１１Ｂ及び測定経路１２ＡのＡＤ変換器１２１Ａで参照される。また、測定経路１１Ａ及１１Ｂの各出力が判定回路１５で比較され、差異が所定値内であれば異常なしと判定されて、判定回路１５から処理回路５Ｄに“Ｌ”が出力されるが、差異が所定値を越えると測定経路１１Ａ及び１１Ｂのいずれかが異常であると判定されて、判定回路１５から処理回路５Ｄに“Ｈ”が出力される。同様に測定経路１２Ａ及び１２Ｂの各出力は判定回路１６で比較され、判定回路１６から処理回路５Ｄに異常の有無が出力される。判定回路４５には判定回路１５の出力及び判定回路１６の出力が入力される。
　以上のように構成することにより、同じ測定目的の２つの測定経路のＡＤ変換器が、異なるＢＧＲ回路の参照電圧を参照するように接続されるので、図１Ｂと同様に判定回路４５の簡素化という効果に加え、２つの測定目的を有する端子対を２組有する集積回路を構成できる。
　なお、測定経路１１Ａ及び１２Ａから出力される測定データが測定目的Ａに使用され、測定経路１１Ｂ及び１２Ｂから出力される測定データが測定目的Ｂに使用されてもよい。また、端子対１０１及び１０２はそれぞれ、異なる被測定物に接続されていてもよい。つまり、測定経路１１Ａ及び１１Ｂと、測定経路１２Ａ及び１２Ｂとは、異なる被測定物を測定してもよい。この場合、測定経路１１Ａ及び１１Ｂのそれぞれと、測定経路１２Ａ及び１２Ｂのそれぞれとは、異なる測定目的に用いられ、同じ測定目的の測定経路（例えば、測定経路１１Ａ及び１２Ａ、並びに、測定経路１１Ｂ及び１２Ｂ）には、互いに異なるＢＧＲ回路（ＢＧＲ回路４１又は４２）から参照信号が供給される。
　（実施の形態２）
　実施の形態１では１つの被測定物の測定データを得るための測定システムについて説明したが、測定対象となる被測定物の数は複数であってもよい。以下では、２つの被測定物の測定データを得ることができる測定システムについて、図２Ａ～図２Ｃを参照しながら説明する。図２Ａは、本実施の形態に係る測定システムの回路構成の第１例を示すブロック図である。本実施の形態では、１以上の被測定物として、抵抗１０及び２０が含まれる。なお、図２Ａに示す測定経路１１及び１２は図１Ａに示す測定経路１１Ａ及び１２Ａと同様の構成であってもよく、測定経路２１及び２２は図１Ａに示す測定経路１１Ｂ及び１２Ｂと同様の構成であってもよい。また、判定回路１４及び２４は、図１Ａに示す判定回路１４Ａ及び１４Ｂと同様の構成であってもよい。そのため、測定経路１１等並びに判定回路１４及び２４についての詳細な説明を省略する。
　図２Ａでは、バッテリ１から２つの負荷回路２及び３に電力供給する経路と、各供給電流を検出／測定して処理回路５に伝送する経路とを示す。
　抵抗１０は負荷回路２へ供給される電流を検出するように接続され、抵抗１０の両端電圧は測定経路１１及び１２へ伝送される。
　測定経路１１において、抵抗１０の両端電圧は増幅器１１０によって増幅され、増幅器１１０の出力はＡＤ変換器１１１によってデジタルデータに変換されて出力される。測定経路１２において、抵抗１０の両端電圧は増幅器１２０によって増幅され、増幅器１２０の出力はＡＤ変換器１２１によってデジタルデータに変換されて出力される。
　抵抗２０は第２の被測定物の一例であり、負荷回路３へ供給される電流を電圧に変換し、抵抗２０の両端電圧は測定経路２１及び２２へ伝送される。測定経路２１において、抵抗２０の両端電圧は増幅器２１０によって増幅され、増幅器２１０の出力はＡＤ変換器２１１によってデジタルデータに変換されて出力される。測定経路２２において、抵抗２０の両端電圧は増幅器２２０によって増幅され、増幅器２２０の出力はＡＤ変換器２２１によってデジタルデータに変換されて出力される。
　ここで、測定経路１１と測定経路１２とは同種の測定でも構わないし、異種の測定でも構わない。測定経路１１と測定経路１２とが同種の測定である場合、処理回路５において両者の平均を取ることによって測定精度を向上させることができる。一方、異種の測定では、例えば測定経路１１は供給電流から負荷回路２の消費電力を計算・記憶するために使用し、測定経路１２は負荷回路２の異常状態からバッテリ１を保護するための過電流検出に使用することができる。測定経路１１及び１２は同じ負荷回路２への供給電流を検出／測定するが、使用目的が異なるので要求される精度、処理速度などが異なる。このことは測定経路２１及び２２、または以後の実施の形態及び図面においても同様である。なお、同種の測定とは、測定目的が同じであることを意味し、異種の測定とは、測定目的が異なることを意味する。
　各ＡＤ変換器１１１等において測定データのレベル判定に必要な参照電圧はＢＧＲ回路４１及び４２で生成され、ＢＧＲ回路４１が出力する参照電圧はＡＤ変換器１１１及び１２１で参照され、ＢＧＲ回路４２が出力する参照電圧はＡＤ変換器２１１及び２２１で参照される。ＢＧＲ回路４１及び４２は、互いに被測定物が異なる測定経路で使用される参照信号を出力する。
　測定経路１１及び１２の各出力は判定回路１４で比較され、差異が所定値内であれば異常なしであると判定されて、判定回路１４から処理回路５に“Ｌ”が出力されるが、差異が所定値を越えると測定経路１１及び１２のいずれかまたは両方が異常であると判定されて判定回路１４から処理回路５に“Ｈ”が出力される。同様に測定経路２１及び２２の各出力は判定回路２４で比較され、判定回路２４から処理回路５に異常の有無が出力される。さらにＢＧＲ回路４１及び４２が出力する各参照電圧は判定回路４４で比較され、判定回路４４から処理回路５に異常の有無が出力される。
　以上のような構成により、測定経路１１または測定経路１２に異常がある場合には判定回路１４が故障判定し、測定経路２１または測定経路２２に異常がある場合には判定回路２４が故障判定することができる。加えて、ＢＧＲ回路４１またはＢＧＲ回路４２に異常がある場合には、判定回路１４及び判定回路２４では検出できないが、判定回路４４によって故障判定することができる。
　処理回路５は、判定回路１４が故障判定した場合、負荷回路２への供給電流が正しく検出／測定できないことを警告し、例えば負荷回路２の動作を停止するといった措置を講ずることができる。同様に処理回路５は、判定回路２４が故障判定した場合、負荷回路３への供給電流が正しく検出／測定できないことを警告し、負荷回路３の動作を停止するといった措置を講ずることができる。そして処理回路５は、判定回路４４が故障判定した場合、他の判定回路１４及び２４が故障判定していなくても、各回路又は測定系に供給される参照電圧が異常であることを警告し、全負荷回路の動作を停止するといった措置を講ずることができる。
　次に、本実施の形態に係る測定システムの第２例について、図２Ｂを参照しながら説明する。図２Ｂは、本実施の形態に係る測定システムの回路構成の第２例を示すブロック図である。
　図２Ｂに示す測定システムは、図２Ａに示す測定システムの判定回路４４を簡素化したものである。図２Ｂに示す測定システムが図２Ａに示す測定システムと異なるのは、ＢＧＲ回路４１が出力する参照電圧が測定経路１１のＡＤ変換器１１１及び測定経路２１のＡＤ変換器２１１で参照され、ＢＧＲ回路４２が出力する参照電圧が測定経路１２のＡＤ変換器１２１及び測定経路２２のＡＤ変換器２２１で参照される点である。また、判定回路４４Ａは、図１Ｂに示す測定システムと同様、ＡＮＤ回路であり、判定回路１４の出力及び判定回路２４の出力が入力される。
　ＢＧＲ回路４１は、ＡＤ変換器１１１及び２１１に参照電圧を供給する。ＢＧＲ回路４１は、被測定物は異なるが測定目的が同じである測定経路１１及び２１に共通の参照電圧を供給する。ＢＧＲ回路４２は、ＡＤ変換器１２１及び２２１に参照電圧を供給する。ＢＧＲ回路４２は、被測定物は異なるが測定目的が同じである測定経路１２及び２２に共通の参照電圧を供給する。
　以上のように図２Ｂの構成では、同じ被測定物を測定する２つの測定経路において、異なるＢＧＲ回路からの参照電圧を参照する。例えば、測定経路１１及び１２は同じ被測定物を測定するための測定経路であるが、測定経路１１はＢＧＲ回路４１からの参照電圧を参照し、測定経路１２はＢＧＲ回路４２からの参照電圧を参照する。ＢＧＲ回路に異常が発生した場合、測定経路で異なる参照電圧が参照されるために、出力される測定データに差異が発生し、判定回路１４及び２４の両方が故障判定して、判定回路４４Ａ及び処理回路５に“Ｈ”を出力する。このため、判定回路４４Ａは“Ｈ”を処理回路５に出力する。同時に２か所の故障を想定しないのであれば、判定回路１４及び２４が同時に故障判定するのは、ＢＧＲ回路４１及び４２の一方に異常が発生した場合である。即ち、判定回路４４Ａは図２Ａに示す判定回路４４より簡易な構成で、当該判定回路４４と同様のはたらきをすることができる。
　なお、判定回路４４Ａの簡素化という効果に関しては、どのＡＤ変換器１１１等がどのＢＧＲ回路４１及び４２の参照電圧を参照するかは図２Ｂの接続に限定されない。同じ被測定物の測定データを扱う異なる測定経路のＡＤ変換器が、異なるＢＧＲ回路の参照電圧を参照するように接続されればよい。
　次に、本実施の形態に係る測定システムの第３例について、図２Ｃを参照しながら説明する。図２Ｃは、本実施の形態に係る測定システムの回路構成の第３例を示すブロック図である。図２Ｃは、ＡＤ変換器及びＢＧＲ回路の接続の他の例を示す。
　図２Ｃに示す測定システムが図２Ｂに示す測定システムと異なるのは、ＢＧＲ回路４１が出力する参照電圧が測定経路１１のＡＤ変換器１１１及び測定経路２２のＡＤ変換器２２１で参照され、ＢＧＲ回路４２が出力する参照電圧が測定経路１２のＡＤ変換器１２１及び測定経路２１のＡＤ変換器２１１で参照される点である。
　ＢＧＲ回路４１は、ＡＤ変換器１１１及び２２１に参照電圧を供給する。ＢＧＲ回路４１は、被測定物及び測定目的が異なる測定経路１１及び２２に共通の参照電圧を供給する。ＢＧＲ回路４２は、ＡＤ変換器１２１及び２１１に参照電圧を供給する。ＢＧＲ回路４２は、被測定物及び測定目的が異なる測定経路１２及び２１に共通の参照電圧を供給する。
　図２Ｃにおいても、同じ被測定物の２つの測定経路のＡＤ変換器が、異なるＢＧＲ回路の参照電圧を参照するように接続されるので、図２Ｂと同様に判定回路４４Ａの簡素化ができる。さらに、図２Ｃに示す構成は、同じ測定目的の２つの測定経路のＡＤ変換器が、異なるＢＧＲ回路の参照電圧を参照するように接続される図１Ｃの構成に対応している。
　（実施の形態３）
　測定経路内のＡＤ変換器から出力されたデジタルデータに対して、後置信号処理回路での演算処理、外部からアクセスできるレジスタへのラッチ処理などといった処理がなされることが多い。その際に、ＡＤ変換出力タイミング、各種処理タイミングなどの調整ために、測定システムにシーケンサ回路が用いられることがある。シーケンサ回路はその内部にあるシステムクロックに同期されたカウンタのカウンタ値に合わせて各種トリガ信号を生成する。ＡＤ変換器、後置信号処理回路などは、これら各種トリガ信号を参照して適切な出力、処理などを行う。なお、後置信号処理回路は、ＡＤ変換器と処理回路（例えば、図３に示す処理回路５）との間に接続される処理回路５とは異なる処理回路である。各種トリガ信号は、参照信号の一例である。以降では、後置信号処理回路を後置信号処理部とも記載する。
　図３は、本実施の形態に係る測定システムの回路構成を示すブロック図である。図３に示す測定システムが図２Ｃに示す測定システムと異なるのは、各ＡＤ変換器１１１等及び各後置信号処理部１１２等において必要な各種トリガ信号（以後、参照信号とも記載する）を生成するシーケンサ回路５１及び５２が設けられている点である。なお、図３では、便宜上、バッテリ１並びに負荷回路２及び３の図示を省略している。
　測定経路１１は、増幅器１１０と、ＡＤ変換器１１１と、後置信号処理部１１２とを有する。後置信号処理部１１２は、ＡＤ変換器１１１と処理回路５との間に接続される。測定経路１１において、抵抗１０の両端電圧は増幅器１１０によって増幅され、増幅器１１０の出力はＡＤ変換器１１１によってデジタルデータに変換されて出力され、ＡＤ変換器１１１の出力は後置信号処理部１１２によって所定の処理が施されて処理回路５に出力される。
　測定経路１２は、増幅器１２０と、ＡＤ変換器１２１と、後置信号処理部１２２とを有する。後置信号処理部１２２は、ＡＤ変換器１２１と処理回路５との間に接続される。測定経路１２において、抵抗１０の両端電圧は増幅器１２０によって増幅され、増幅器１２０の出力はＡＤ変換器１２１によってデジタルデータに変換されて出力され、ＡＤ変換器１２１の出力は後置信号処理部１２２によって所定の処理が施されて処理回路５に出力される。
　測定経路２１は、増幅器２１０と、ＡＤ変換器２１１と、後置信号処理部２１２とを有する。後置信号処理部２１２は、ＡＤ変換器２１１と処理回路５との間に接続される。測定経路２１において、抵抗２０の両端電圧は増幅器２１０によって増幅され、増幅器２１０の出力はＡＤ変換器２１１によってデジタルデータに変換されて出力され、ＡＤ変換器２１１の出力は後置信号処理部２１２によって所定の処理が施されて処理回路５に出力される。
　測定経路２２は、増幅器２２０と、ＡＤ変換器２２１と、後置信号処理部２２２とを有する。後置信号処理部２２２は、ＡＤ変換器２２１と処理回路５との間に接続される。測定経路２２において、抵抗２０の両端電圧は増幅器２２０によって増幅され、増幅器２２０の出力はＡＤ変換器２２１によってデジタルデータに変換されて出力され、ＡＤ変換器２２１の出力は後置信号処理部２２２によって所定の処理が施されて処理回路５に出力される。
　なお、後置信号処理部１１２等における所定の処理は、同一の処理であってもよいし、互いに異なる処理であってもよい。
　シーケンサ回路５１が出力する参照信号は、ＡＤ変換器１１１及び２２１並びに後置信号処理部１１２及び２２２の少なくとも一方、図３の例ではその両方で参照される。シーケンサ回路５１が出力する参照信号は、ＢＧＲ回路４１が出力する参照信号とは異なる参照信号である。
　シーケンサ回路５２が出力する参照信号は、ＡＤ変換器１２１及び２１１並びに後置信号処理部１２２及び２１２の少なくとも一方、図３の例ではその両方で参照される。シーケンサ回路５２が出力する参照信号は、ＢＧＲ回路４２が出力する参照信号とは異なる参照信号である。
　なお、本実施の形態では省略したが、測定システムは、ＢＧＲ回路４１及び４２の判定回路に相当するシーケンサ回路５１及び５２の判定回路を備えてもよい。シーケンサ回路５１及び５２の判定回路は、直接的に上記の各種トリガ信号のタイミングが一致すること及び間接的にシーケンサ回路５１及び５２内部のカウンタのカウンタ値が一致することの少なくとも一方を確認すればよい。
　シーケンサ回路５１及び５２は、ｍ個の参照信号発生回路の一例である。本実施の形態において、シーケンサ回路５１は、第３の参照信号発生回路の一例であり、シーケンサ回路５２は、第４の参照信号発生回路の一例である。
　以上のように図３の構成は、同じ被測定物を測定する２つの測定経路において、異なるＢＧＲ回路４１及び４２からの参照電圧を参照するとともに異なるシーケンサ回路５１及び５２からの参照信号（例えば、トリガ信号）も参照する。例えば、測定経路１１及び１２は同じ被測定物を測定するための測定経路である。測定経路１１はＢＧＲ回路４１及びシーケンサ回路５１から参照信号の供給を受け、測定経路１２はＢＧＲ回路４２及びシーケンサ回路５２から参照信号の供給を受ける。
　ＢＧＲ回路４１及び４２又はシーケンサ回路５１及び５２に異常が発生した場合、測定経路で異なる参照電圧もしくは参照信号が参照されるために、出力される測定データに差異が発生し、判定回路１４及び２４の両方が故障判定して判定回路４４Ａに“Ｈ”を出力する。このため、判定回路４４Ａは、処理回路５に“Ｈ”を出力する。同時に２か所の故障を想定しないのであれば、判定回路１４及び２４が同時に故障判定するのは、ＢＧＲ回路４１及び４２又はシーケンサ回路５１及び５２に異常が発生した場合である。即ち、判定回路４４Ａは、判定回路１４及び２４と処理回路５との間に接続され、判定回路１４の出力及び判定回路２４の出力に基づいて、ＢＧＲ回路４１及び４２又はシーケンサ回路５１及び５２の異常を判定する判定回路として機能する。
　図４は、本実施の形態に係る測定システムを一般化したときの回路構成を示すブロック図である。なお、図面の煩雑化を避けるため、判定回路１４、２４及び４４Ａは処理回路５Ｅに組み込んでおり、図示を省略している。
　抵抗１０を測定／処理する２つの測定経路１１及び１２と、抵抗２０を測定／処理する２つの測定経路２１及び２２とにおいて、一つ以上の参照信号が使用される場合、同じもしくは同種の参照信号を生成する２つの参照信号発生回路（４１と４２、５１と５２、…ｎ１とｎ２）が設けられる。各測定経路が異なる参照信号発生回路からの参照信号を参照することにより、各測定経路の判定回路の出力から参照信号発生回路の故障判定が可能となる。
　以後の実施の形態及び図面では、図４のように被測定物をブロックで一般化して表記し、参照信号発生回路（例えばＢＧＲ回路、シーケンサ回路）とそれらの出力は参照信号発生回路の一例であるＢＧＲ回路というブロックと参照信号という出力で一つにまとめて表記する。
　（実施の形態４）
　上記の実施の形態２等では、２つの参照信号発生回路（例えば、ＢＧＲ回路４１、４２）と、被測定物それぞれに接続される２つの測定経路とを設けることによって故障判定を行う測定システムについて説明したが、参照信号発生回路を３つにして被測定物に接続される測定経路をそれぞれ３つにしてもよい。これにより、参照信号発生回路を含む故障箇所の特定が可能となる測定システムを実現することができる。
　図５Ａは、本実施の形態に係る測定システムの回路構成を示すブロック図である。
　図５Ａに示すように、本実施の形態に係る測定システムは、抵抗１０を測定／処理する測定経路１１、１２及び１３と、抵抗２０を測定／処理する測定経路２１、２２及び２３と、ＢＧＲ回路４１、４２及び４３と、判定回路１４、１５、２４、２５、４５及び４６と、処理回路６とを備える。各測定経路１１等における測定／処理に必要な参照信号は、ＢＧＲ回路４１及び４２で生成され、ＢＧＲ回路４１が出力する参照信号は測定経路１１、１２及び１３で参照され、ＢＧＲ回路４２が出力する参照信号は測定経路２１、２２及び２３で参照される。また、ＢＧＲ回路４３が出力する参照信号は、測定経路１１等のいずれの測定経路でも参照されない。ＢＧＲ回路４３は、ＢＧＲ回路４１から出力される参照信号及びＢＧＲ回路４２から出力される参照信号を出力可能に構成されており、ＢＧＲ回路４１及び４２の故障判定に用いる参照信号を出力する。本実施の形態において、ＢＧＲ回路４３は、第５の参照信号発生回路の一例である。
　測定経路１３は第５の測定経路の一例であり、測定経路２３は第６の測定経路の一例である。また、判定回路１４は第１の経路異常判定回路の一例であり、判定回路１５は第３の経路異常判定回路の一例であり、判定回路２４は第２の経路異常判定回路の一例であり、判定回路２５は第４の経路異常判定回路の一例である。
　測定経路１１、１２及び１３は、抵抗１０と処理回路６との間に接続され、測定経路２１、２２及び２３は、抵抗２０と処理回路６との間に接続される。また、判定回路１４は、測定経路１１及び１２と処理回路６との間に接続され、測定経路１１及び１２それぞれの出力が入力され、判定回路１５は、測定経路１２及び１３と処理回路６との間に接続され、測定経路１２及び１３それぞれの出力が入力される。また、判定回路２４は、測定経路２１及び２２と処理回路６との間に接続され、測定経路２１及び２２それぞれの出力が入力され、判定回路２５は、測定経路２２及び２３と処理回路６との間に接続され、測定経路２２及び２３それぞれの出力が入力される。
　判定回路４５は、ＢＧＲ回路４１及び４３と処理回路６との間に接続され、ＢＧＲ回路４１及び４３それぞれの出力が入力され、判定回路４６は、ＢＧＲ回路４２及び４３と処理回路６との間に接続され、ＢＧＲ回路４２及び４３それぞれの出力が入力される。
　ＢＧＲ回路４１は、測定経路１１、１２及び１３で使用される参照信号を出力し、ＢＧＲ回路４２は、測定経路２１、２２及び２３で使用される参照信号を出力する。
　測定経路１１及び１２の各出力は判定回路１４で比較され、差異が所定値内であれば異常なしであると判定されて、判定回路１４から処理回路６に“Ｌ”（図５Ａに示すＶ１４）が出力されるが、差異が所定値を越えると測定経路１１及び１２のいずれかが異常であると判定されて、判定回路１４から処理回路６に“Ｈ”（図５Ａに示すＶ１４）が出力される。同様に測定経路１２及び測定経路１３の各出力は判定回路１５で比較され、判定回路１５から処理回路６に異常の有無（図５Ａに示すＶ１５）が出力される。測定経路２１及び２２の各出力は判定回路２４で比較され、判定回路２４から処理回路６に異常の有無（図５Ａに示すＶ２４）が出力される。測定経路２２及び２３の各出力は判定回路２５で比較され、判定回路２５から処理回路６に異常の有無（図５Ａに示すＶ２５）が出力される。
　このように、判定回路１４は、測定経路１１及び１２の出力に基づいて、当該測定経路１１及び１２の異常の有無を判定し、判定回路１５は、測定経路１２及び１３の出力に基づいて、当該測定経路１２及び１３の異常の有無を判定する。また、判定回路２４は、測定経路２１及び２２の出力に基づいて、当該測定経路２１及び２２の異常の有無を判定し、判定回路２５は、測定経路２２及び２３の出力に基づいて、当該測定経路２２及び２３の異常の有無を判定する。測定経路１２の出力は、判定回路１４及び１５のそれぞれに入力され、測定経路２２の出力は、判定回路２４及び２５のそれぞれに入力される。
　さらにＢＧＲ回路４１及び４３が出力する各参照電圧は判定回路４５で比較され、ＢＧＲ回路４１の異常の有無が出力される。言い換えると、判定回路４５は、ＢＧＲ回路４１の出力及びＢＧＲ回路４３の出力に基づいて、ＢＧＲ回路４１の異常を判定する。また、ＢＧＲ回路４２及び４３が出力する各参照電圧は判定回路４６で比較され、ＢＧＲ回路４２の異常の有無が出力される。言い換えると、判定回路４６は、ＢＧＲ回路４２の出力及びＢＧＲ回路４３の出力に基づいて、ＢＧＲ回路４２の異常を判定する。ＢＧＲ回路４３が出力する参照電圧は、判定回路４５及び４６のそれぞれで比較され、異常の有無が出力される。処理回路６は、判定回路４５の出力及び判定回路４６の出力に基づいて、ＢＧＲ回路４３の異常を判定する。
　そして、各測定経路及び各判定回路の出力は処理回路６に入力される。
　各判定回路１４等の出力から以下のように故障の有無と故障箇所の特定とが可能となる。全ての回路が正常であれば全ての判定回路１４等は“Ｌ”を出力する。測定経路１１が故障している場合には判定回路１４のみが“Ｈ”を出力し、測定経路１２が故障している場合には判定回路１４及び１５が“Ｈ”を出力し、測定経路１３が故障している場合には判定回路１５のみが“Ｈ”を出力する。同様に測定経路２１が故障している場合には判定回路２４のみが“Ｈ”を出力し、測定経路２２が故障している場合には判定回路２４及び２５が“Ｈ”を出力し、測定経路２３が故障している場合には判定回路２５のみが“Ｈ”を出力する。また、ＢＧＲ回路４１が故障している場合には判定回路４５のみが“Ｈ”を出力し、ＢＧＲ回路４２が故障している場合には判定回路４６のみが“Ｈ”を出力し、ＢＧＲ回路４３が故障している場合は判定回路４５及び４６が“Ｈ”を出力する。
　図５Ｂは、図５Ａの測定システムにおける論理値表を示す図である。論理値表は、各判定回路１４等の出力（“Ｈ”又は“Ｌ”の信号）と故障箇所との関係を示す。なお、図５Ｂに示すＶ１４、Ｖ１５、Ｖ２４、Ｖ２５、Ｖ４５及びＶ４６のそれぞれは、判定回路１４、１５、２４、２５、４５及び４６のそれぞれの出力（“Ｈ”又は“Ｌ”の信号）を示す。
　例えば、ＢＧＲ回路４１が故障している場合、測定／処理に参照される参照信号が異常であることから、測定経路１１と測定経路１２と測定経路１３とが出力する測定データは信頼できない。そのため論理値表の故障箇所には「ＢＧＲ回路４１（測定経路１１、１２、１３）」と表記している。同様に、ＢＧＲ回路４２が故障している場合、測定経路２１と測定経路２２と測定経路２３とが出力する測定データは信頼できない。
　処理回路６は、上記論理値表に基づき、測定経路の故障判定及びその故障した測定経路を特定した場合、特定された測定経路で正しく検出／測定できないことを警告し、上位システムに通知するといった措置を講ずる。また、処理回路６は、ＢＧＲ回路の故障判定及びその故障したＢＧＲ回路を特定した場合、他の判定回路が故障判定していなくても、故障したＢＧＲ回路とその接続先である測定系に供給される参照信号が異常であることを警告し、上位システムに通知するといった措置を講ずる。
　また、図５Ａに示す測定システムにおいて、測定経路１１及び２１が同じ測定目的（測定目的Ａ）であり、測定経路１２及び２２が同じ測定目的（測定目的Ｂ）であり、測定経路１３及び２３が同じ測定目的（測定目的Ｃ）である場合、ＢＧＲ回路４１が故障すると抵抗１０に対する測定を行うことはできないが、抵抗２０に対する測定を継続することができ、ＢＧＲ回路４２が故障すると抵抗２０に対する測定を行うことはできないが、抵抗１０に対する測定を継続することができる。つまり、図５Ａに示す測定システムは、ＢＧＲ回路４１及び４２の一方が故障した場合であっても、測定を継続することができる。
　また、図５Ａに示す測定システムでは、測定経路１１、１２及び１３のうち１つの測定経路が故障判定された場合であっても、残りの測定経路において抵抗１０に対する測定を継続することができる。測定経路２１、２２及び２３においても同様である。
　（実施の形態５）
　図６Ａは、本実施の形態に係る測定システムの回路構成を示すブロック図である。図６Ａに示す測定システムは、図５Ａに示す測定システムの判定回路を簡素化したものである。
　図６Ａに示す測定システムが図５Ａに示す測定システムと異なるのは、ＢＧＲ回路４１が出力する参照信号が測定経路１１及び２１で参照され、ＢＧＲ回路４２が出力する参照信号が測定経路１２及び２２で参照され、ＢＧＲ回路４３が出力する参照信号が測定経路１３及び２３で参照され、判定回路４５及び４６が簡素化される点である。本実施の形態に係る測定システムは、図５Ａに示す判定回路４５、４６を備えていない。また、ＢＧＲ回路４３は、第３又は第５の参照信号発生回路の一例である。
　このような構成では、各判定回路１４等の出力から以下のように故障の有無と故障箇所の特定とが可能となる。全ての回路が正常であれば全ての判定回路１４等は“Ｌ”を出力する。測定経路１１が故障している場合には判定回路１４のみが“Ｈ”を出力し、測定経路１２が故障している場合には判定回路１４及び１５が“Ｈ”を出力し、測定経路１３が故障している場合には判定回路１５のみが“Ｈ”を出力する。同様に測定経路２１が故障している場合には判定回路２４のみが“Ｈ”を出力し、測定経路２２が故障している場合には判定回路２４及び２５が“Ｈ”を出力し、測定経路２３が故障している場合には判定回路２５のみが“Ｈ”を出力する。さらに、ＢＧＲ回路４１が故障している場合にはその参照信号を参照している測定経路１１及び２１の出力が異常となるので、判定回路１４及び２４が“Ｈ”を出力し、ＢＧＲ回路４２が故障している場合には判定回路１４、１５、２４及び判定回路２５が“Ｈ”を出力し、ＢＧＲ回路４３が故障している場合には判定回路１５及び２５が“Ｈ”を出力する。
　なお、処理回路６Ａには、ＢＧＲ回路４１～４３が出力する参照信号は、入力されない。
　図６Ｂは、図６Ａの測定システムにおける論理値表を示す図である。論理値表は、各判定回路の出力（“Ｈ”又は“Ｌ”の信号）と故障箇所との関係を示す。
　処理回路６Ａは、上記論理値表に基づき、測定経路の故障判定及びその故障した測定経路を特定した場合、特定された測定経路で正しく検出／測定できないことを警告し、上位システムに通知するといった措置を講ずる。また、処理回路６Ａは、ＢＧＲ回路の故障判定及びその故障したＢＧＲ回路を特定した場合、他の判定回路が故障判定していなくても、故障したＢＧＲ回路とその接続先である測定系に供給される参照信号が異常であることを警告し、上位システムに通知するといった措置を講ずる。
　本実施の形態では、各測定経路１１等が異なるＢＧＲ回路からの参照信号を参照し、各測定経路１１等の判定回路１４等の出力からＢＧＲ回路の故障判定を可能とする。このことにより、図６Ａに示す測定システムは、実施の形態４に比べて判定回路が少ないだけでなく、ＢＧＲ回路が故障しても同じ被測定物に対する測定経路が全滅することを抑制することができる。
　次に、本実施の形態に係る測定システムの他の例について、図７Ａ及び図７Ｂを参照しながら説明する。図７Ａは、本実施の形態に係る測定システムの他の回路構成の第１例を示すブロック図である。図７Ａに示す測定システムは、図６Ａに示す測定システムを１つの被測定物（抵抗１０）に対応するシステムに変更したものである。これに伴い符号を変更し、図６Ａに示す測定経路１１、１２、１３、２１、２２及び２３を、測定経路１１Ａ、１２Ａ、１３Ａ、１１Ｂ、１２Ｂ及び１３Ｂとした。なお、測定経路１１等と、測定経路１１Ａ等とは、例えば、構成及び機能が同一である。
　ＢＧＲ回路４１が出力する参照信号は測定経路１１Ａ及び１１Ｂで参照され、ＢＧＲ回路４２が出力する参照信号は測定経路１２Ａ及び１２Ｂで参照され、ＢＧＲ回路４３が出力する参照信号は測定経路１３Ａ及び１３Ｂで参照される。言い換えると、ＢＧＲ回路４１は、測定経路１１Ａ及び１１Ｂに接続され、ＢＧＲ回路４２は、測定経路１２Ａ及び１２Ｂに接続され、ＢＧＲ回路４３は、測定経路１３Ａ及び１３Ｂに接続される。
　測定経路１１Ａ及び１２Ａの各出力は判定回路１４Ａで比較され、差異が所定値を越えると測定経路１１Ａ及び１２Ａのいずれかが異常であると判定されて、判定回路１４Ａから処理回路６Ｂに“Ｈ”が出力される。同様に測定経路１２Ａ及び１３Ａの各出力は判定回路１５Ａで比較され、判定回路１５Ａから処理回路６Ｂに異常の有無が出力される。測定経路１１Ｂ及び１２Ｂの各出力は判定回路１４Ｂで比較され、判定回路１４Ｂから処理回路６Ｂに異常の有無が出力される。測定経路１２Ｂ及び１３Ｂの各出力は判定回路１５Ｂで比較され、判定回路１５Ｂから処理回路６Ｂに異常の有無が出力される。各測定経路及び各判定回路の出力は処理回路６Ｂに入力される。
　例えば、測定経路１１Ａと測定経路１２Ａと測定経路１３Ａとは、測定目的Ａに使用され、測定経路１１Ｂと測定経路１２Ｂと測定経路１３Ｂとは測定目的Ｂに使用される。
　図７Ｂは、図７Ａの測定システムにおける論理値表であり、各判定回路の出力（“Ｈ”又は“Ｌ”の信号）と故障箇所との関係を示す。
　このような構成の測定システムにおける動作は各部の符号が異なるだけで図６Ａと同様であり、処理回路６Ｂは、図７Ｂの論理値表に基づき、故障判定及びその故障を特定した箇所を上位システムに通知するとともに、測定目的Ａ及びＢの両方に対して正常なＢＧＲ回路及び測定経路によって測定を継続することができる。
　図７Ａに示す実施の形態においても、測定システムは、判定回路が少なく、故障箇所を特定し、さらに測定経路が全滅することを抑制することができる。また、測定システムは、被測定物１つに対して２種類の測定目的を課し、各測定目的に３つの測定経路をほどこしているが、１か所の故障であれば通常時と同様の測定が可能である。
　次に、本実施の形態に係る測定システムの他の例について、図８Ａ及び図８Ｂを参照しながら説明する。図８Ａは、本実施の形態に係る測定システムの他の回路構成の第２例を示すブロック図である。
　図８Ａは、被測定物が一つのさらに別の例に係る測定システムの回路ブロック図である。図７Ａと異なるのは、測定目的が３種類に対応している点であり、測定システムは、測定目的Ａの測定経路１１Ａ及び１２Ａと、測定目的Ｂの測定経路１１Ｂ及び１２Ｂと、測定目的Ｃの測定経路１１Ｃ及び１２Ｃとを備える。ＢＧＲ回路４１が出力する参照信号は測定経路１１Ａ及び１２Ｂで参照され、ＢＧＲ回路４２が出力する参照信号は測定経路１１Ｂ及び１２Ｃで参照され、ＢＧＲ回路４３が出力する参照信号は測定経路１１Ｃ及び１２Ａで参照される。言い換えると、ＢＧＲ回路４１は、測定経路１１Ａ及び１２Ｂに接続され、ＢＧＲ回路４２は、測定経路１１Ｂ及び１２Ｃに接続され、ＢＧＲ回路４３は、測定経路１１Ｃ及び１２Ａに接続される。
　図８Ａにおいては、測定経路１１Ａが第１の測定経路の一例であり、測定経路１１Ｂが第２の測定経路の一例であり、測定経路１１Ｃが第３の測定経路の一例であり、測定経路１２Ａが第４の測定経路の一例であり、測定経路１２Ｂが第５の測定経路の一例であり、測定経路１２Ｃが第６の測定経路の一例である。
　判定回路１６Ａは、第１の経路異常判定回路の一例であり、図７Ａに示す判定回路１４Ａと同様の機能を有する。判定回路１７Ａは、第２の経路異常判定回路の一例であり、図７Ａに示す判定回路１５Ａと同様の機能を有する。判定回路１６Ｂは、第３の経路異常判定回路の一例であり、図７Ａに示す判定回路１４Ｂと同様の機能を有する。判定回路１７Ｂは、第４の経路異常判定回路の一例であり、図７Ａに示す判定回路１５Ｂと同様の機能を有する。
　測定経路１１Ａ及び１１Ｂの各出力は判定回路１６Ａで比較され、差異が所定値を越えると測定経路１１Ａ及び１１Ｂのいずれかが異常であると判定されて、判定回路１６Ａから処理回路６Ｃに“Ｈ”が出力される。同様に測定経路１１Ｂ及び１１Ｃの各出力は判定回路１７Ａで比較され、判定回路１７Ａから処理回路６Ｃに異常の有無が出力される。測定経路１２Ａ及び１２Ｂの各出力は判定回路１６Ｂで比較され、判定回路１６Ｂから処理回路６Ｃに異常の有無が出力される。測定経路１２Ｂ及び１２Ｃの各出力は判定回路１７Ｂで比較され、判定回路１７Ｂから処理回路６Ｃに異常の有無が出力される。各測定経路及び各判定回路の出力は処理回路６Ｃに入力される。
　このような構成では、各判定回路１６Ａ等の出力から以下のように故障の有無及び故障箇所の特定が可能となる。全ての回路が正常であれば全ての判定回路１６Ａ等は“Ｌ”を出力する。測定経路１１Ａが故障している場合には判定回路１６Ａのみが“Ｈ”を出力し、測定経路１１Ｂが故障している場合には判定回路１６Ａ及び１７Ａが“Ｈ”を出力し、測定経路１１Ｃが故障している場合には判定回路１７Ａのみが“Ｈ”を出力する。同様に測定経路１２Ａが故障している場合には判定回路１６Ｂのみが“Ｈ”を出力し、測定経路１２Ｂが故障している場合には判定回路１６Ｂ及び１７Ｂが“Ｈ”を出力し、測定経路１２Ｃが故障している場合には判定回路１７Ｂのみが“Ｈ”を出力する。
　次にＢＧＲ回路４１が故障している場合にはその参照信号を参照している測定経路１１Ａ及び１２Ｂの出力が異常となるので、判定回路１６Ａ、１６Ｂ及び１７Ｂが“Ｈ”を出力し、ＢＧＲ回路４２が故障している場合には判定回路１６Ａ、１７Ａ及び１７Ｂが“Ｈ”を出力し、ＢＧＲ回路４３が故障している場合には判定回路１７Ａ及び１６Ｂが“Ｈ”を出力する。
　図８Ｂは、図８Ａの測定システムにおける論理値表であり、各判定回路の出力（“Ｈ”又は“Ｌ”の信号）と故障箇所との関係を示す図である。
　処理回路６Ｃは、図８Ｂの論理値表に基づき、故障判定及びその故障を特定した箇所を上位システムに通知するとともに、測定目的Ａと測定目的Ｂと測定目的Ｃとの全てに対して正常なＢＧＲ回路及び測定経路によって測定を継続することができる。
　図８Ａに示す実施の形態においても、測定システムは、判定回路が少なく、故障箇所を特定し、さらに測定経路が全滅することを抑制することができる。また被測定物１つに対して３種類の測定目的を課し、各測定目的に２つの測定経路をほどこしているが、１か所の故障であれば通常時と同様の測定が可能である。
　以上のように、本実施の形態に係る測定システムは、被測定物のそれぞれに３つの測定経路を設け、３つのＢＧＲ回路の参照信号を各測定経路に振り分けて参照し、３つの測定経路から２組を選択して比較する判定回路を設ける構成を有する。これにより、各判定回路１６Ａ等の出力から故障の有無及び故障箇所の特定が可能となる。測定システムは、故障箇所が特定できると、故障時には故障箇所を除いた正常回路による測定を継続できる。測定システムは、さらには、３経路もしくは３回路が２経路もしくは２回路での測定になるので、実施の形態１又は２のように故障判定の機能を継続することができる。
　換言してまとめると、故障判定のために複数の測定経路を有する測定システムにおいて、各測定経路に共通に使用される参照信号を生成する参照信号発生回路を複数備え、故障判定回路に入力される各測定経路が異なる参照信号発生回路からの参照信号を参照することにより、故障判定を確実且つ簡素化することができる。
　なお、図６Ａ、図７Ａ及び図８Ａに示す測定システムは、集積回路化されていてもよい。例えば、図６Ａの場合、測定システムは、測定経路１１に接続される端子、測定経路１２に接続される端子及び測定経路１３に接続される端子を含む第１の端子群と、測定経路２１に接続される端子、測定経路２２に接続される端子及び測定経路２３に接続される端子を含む第２の端子群とをさらに備え、第１の端子群、第２の端子群、測定経路１１～１３及び２１～２３、判定回路１４、１５、２４及び２５、並びに、処理回路６Ａは、集積回路化されていてもよい。
　また、例えば、図７Ａの場合、測定システムは、測定経路１１Ａに接続される端子、測定経路１２Ａに接続される端子及び測定経路１３Ａに接続される端子を含む第１の端子群と、測定経路１１Ｂに接続される端子、測定経路１２Ｂに接続される端子及び測定経路１３Ｂに接続される端子を含む第２の端子群とをさらに備え、第１の端子群、第２の端子群、測定経路１１Ａ～１３Ａ及び１１Ｂ～１３Ｂ、判定回路１４Ａ、１５Ａ、１４Ｂ及び１５Ｂ、並びに、処理回路６Ｂは、集積回路化されていてもよい。
　また、例えば、図８Ａの場合、測定システムは、測定経路１１Ａに接続される端子、測定経路１１Ｂに接続される端子及び測定経路１１Ｃに接続される端子を含む第１の端子群と、測定経路１２Ａに接続される端子、測定経路１２Ｂに接続される端子及び測定経路１２Ｃに接続される端子を含む第２の端子群とをさらに備え、第１の端子群、第２の端子群、測定経路１１Ａ～１１Ｃ及び１２Ａ～１２Ｃ、判定回路１６Ａ、１７Ａ、１６Ｂ及び１７Ｂ、並びに、処理回路６Ｃは、集積回路化されていてもよい。
　（その他の実施の形態）
　以上、本開示の１つまたは複数の態様に係る測定システムについて、各実施の形態に基づいて説明したが、本開示は、この各実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の１つまたは複数の態様の範囲内に含まれてもよい。
　例えば、上記実施の形態１に示す図１Ｃにおいて測定システムの構成が集積回路化された図面を示し、上記実施の形態５に示す図６Ａ、図７Ａ及び図８Ａの測定システムの構成が集積回路化されていてもよいことを説明したが、他の実施の形態又は他の図に示す測定システムの構成においても集積回路化されてもよい。
　また、上記各実施の形態では、被測定物が測定対象である電流を電圧に変換する抵抗である例について説明したが、被測定物は抵抗であることに限定されない。被測定物は、測定対象をデータ処理可能な電圧等の電気量に変換できるものであれば他の電子部品であってもよい。
　また、上記各実施の形態では、判定回路は、故障のときには“Ｈ”を出力し、正常のときには“Ｌ”を出力する例を説明したが、故障のときには“Ｌ”を出力し、正常のときには“Ｈ”を出力してもよい。
　また、上記各実施の形態に係る測定システムは、単一の装置（又は単一の電子部品）として実現されてもよいし、複数の装置（又は複数の電子部品）により実現されてもよい。測定システムが複数の装置（又は複数の電子部品）によって実現される場合、当該測定システムが有する各構成要素は、複数の装置（又は複数の電子部品）にどのように振り分けられてもよい。測定システムが複数の装置（又は複数の電子部品）で実現される場合、当該複数の装置間の通信方法は、特に限定されず、無線通信であってもよいし、有線通信であってもよい。また、装置間では、無線通信及び有線通信が組み合わされてもよい。
　また、上記各実施の形態で説明した各構成要素は、ソフトウェアとして実現されても良いし、典型的には、集積回路であるＬＳＩとして実現されてもよい。これらは、個別に１チップ化されてもよいし、一部または全てを含むように１チップ化されてもよい。ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。更には、半導体技術の進歩または派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて構成要素の集積化を行ってもよい。
　システムＬＳＩは、複数の処理部を１個のチップ上に集積して製造された超多機能ＬＳＩであり、具体的には、マイクロプロセッサ、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などを含んで構成されるコンピュータシステムである。ＲＯＭには、コンピュータプログラムが記憶されている。マイクロプロセッサが、コンピュータプログラムに従って動作することにより、システムＬＳＩは、その機能を達成する。
　本開示は、半導体装置に搭載される電流、電圧などの電気量の測定回路の故障判定／診断するための測定システムに有用である。
　１　　バッテリ
　２、３　　負荷回路
　５、５Ａ、５Ｂ、５Ｃ、５Ｄ、５Ｅ、６、６Ａ、６Ｂ、６Ｃ　　処理回路
　１０　　抵抗（被測定物、第１の被測定物）
　１１、１１Ａ、１１Ｂ、１１Ｃ、１２、１２Ａ、１２Ｂ、１２Ｃ、１３、１３Ａ、１３Ｂ、２１、２２、２３　　測定経路
　１４、１４Ａ、１４Ｂ、１５、１５Ａ、１５Ｂ、１６、１６Ａ、１６Ｂ、１７Ａ、１７Ｂ、２４、２５　　判定回路（経路異常判定回路）
　２０　　抵抗（被測定物、第２の被測定物）
　４１、４２、４３　　ＢＧＲ回路（参照信号発生回路）
　４４、４４Ａ、４５、４６　　判定回路（回路異常判定回路）
　５１、５２　　シーケンサ回路（参照信号発生回路）
　１００　　集積回路
　１０１、１０２　　端子対
　１１０、１１０Ａ、１１０Ｂ、１２０、１２０Ａ、１２０Ｂ、２１０、２２０　　増幅器
　１１１、１１１Ａ、１１１Ｂ、１２１、１２１Ａ、１２１Ｂ、２１１、２２１　　ＡＤ変換器
　１１２、１２２、２１２、２２２　　後置信号処理部

Claims (17)

  1. 　１以上の被測定物を測定した測定データを出力するｎ（ｎは４以上の整数）個の測定経路と、
    　前記ｎ個の測定経路で参照される参照信号を出力するｍ（ｍは２以上の整数）個の参照信号発生回路であって、それぞれが前記ｎ個の測定経路のうち２以上の測定経路に前記参照信号を出力するｍ個の参照信号発生回路と、
    　それぞれが前記ｎ個の測定経路のうち２つの測定経路から出力される前記測定データを比較して異常の有無を判定するｋ（ｋは２以上の整数）個の経路異常判定回路と、
    　前記ｎ個の測定経路それぞれから出力される前記測定データ及び前記ｋ個の経路異常判定回路それぞれから出力される判定結果が入力される処理回路とを備える
    　測定システム。
  2. 　前記１以上の被測定物は、第１の被測定物及び第２の被測定物を含み、
    　前記ｎ個の測定経路は、
    　前記第１の被測定物を測定した測定データを出力する第１の測定経路及び第２の測定経路と、
    　前記第１の被測定物又は前記第２の被測定物を測定した測定データを出力する第３の測定経路及び第４の測定経路とを有し、
    　前記ｍ個の参照信号発生回路は、
    　前記第１の測定経路及び前記第３の測定経路で使用される参照信号を出力する第１の参照信号発生回路と、
    　前記第２の測定経路及び前記第４の測定経路で使用される参照信号を出力する第２の参照信号発生回路とを有し、
    　前記ｋ個の経路異常判定回路は、
    　前記第１の測定経路の出力及び前記第２の測定経路の出力に基づいて、前記第１の測定経路及び前記第２の測定経路の異常の有無を判定する第１の経路異常判定回路と、
    　前記第３の測定経路の出力及び前記第４の測定経路の出力に基づいて、前記第３の測定経路及び前記第４の測定経路の異常の有無を判定する第２の経路異常判定回路とを有する
    　請求項１に記載の測定システム。
  3. 　前記第１の経路異常判定回路の出力及び前記第２の経路異常判定回路の出力に基づいて、前記第１の参照信号発生回路及び前記第２の参照信号発生回路のいずれかが異常であると判定する回路異常判定部をさらに備える
    　請求項２に記載の測定システム。
  4. 　前記ｍ個の参照信号発生回路は、さらに、
    　前記第１の測定経路及び前記第３の測定経路で使用され、前記第１の参照信号発生回路が出力する参照信号と異なる参照信号を出力する第３の参照信号発生回路と、
    　前記第２の測定経路及び前記第４の測定経路で使用され、前記第２の参照信号発生回路が出力する参照信号と異なる参照信号を出力する第４の参照信号発生回路とを有する
    　請求項２又は３に記載の測定システム。
  5. 　前記ｎ個の測定経路は、さらに
    　前記第１の被測定物を測定した測定データを出力する第５の測定経路と、
    　前記第１の被測定物又は前記第２の被測定物を測定した測定データを出力する第６の測定経路とを有し、
    　前記ｋ個の経路異常判定回路は、さらに
    　前記第２の測定経路の出力及び前記第５の測定経路の出力に基づいて、前記第２の測定経路及び前記第５の測定経路の異常の有無を判定する第３の経路異常判定回路と、
    　前記第４の測定経路の出力及び前記第６の測定経路の出力に基づいて、前記第４の測定経路及び前記第６の測定経路の異常の有無を判定する第４の経路異常判定回路とを有する
    　請求項２～４のいずれか１項に記載の測定システム。
  6. 　前記第５の測定経路及び前記第６の測定経路で使用される参照信号を出力する第５の参照信号発生回路をさらに備える
    　請求項５に記載の測定システム。
  7. 　前記処理回路は、前記第１の経路異常判定回路及び前記第３の経路異常判定回路のみが異常判定した場合、前記第１の参照信号発生回路が異常であると判定し、前記第１の経路異常判定回路、前記第２の経路異常判定回路、前記第３の経路異常判定回路及び前記第４の経路異常判定回路が異常判定した場合、前記第２の参照信号発生回路が異常であると判定し、前記第２の経路異常判定回路及び前記第４の経路異常判定回路のみが異常判定した場合、前記第５の参照信号発生回路が異常であると判定する
    　請求項６に記載の測定システム。
  8. 　前記第１の参照信号発生回路は、さらに前記第５の測定経路で使用される参照信号を出力し、
    　前記第２の参照信号発生回路は、さらに前記第６の測定経路で使用される参照信号を出力し、
    　前記第１の参照信号発生回路が出力する参照信号及び前記第２の参照信号発生回路が出力する参照信号を出力する第５の参照信号発生回路をさらに備え、
    　前記測定システムは、さらに、
    　前記第１の参照信号発生回路の出力及び前記第５の参照信号発生回路の出力に基づいて、前記第１の参照信号発生回路及び前記第５の参照信号発生回路の異常を判定する第１の回路異常判定回路と、
    　前記第２の参照信号発生回路の出力及び前記第５の参照信号発生回路の出力に基づいて、前記第２の参照信号発生回路及び前記第５の参照信号発生回路の異常を判定する第２の回路異常判定回路とをさらに備える
    　請求項５に記載の測定システム。
  9. 　前記１以上の被測定物は、第１の被測定物及び第２の被測定物を含み、
    　前記ｎ個の測定経路は、さらに
    　前記第１の被測定物を測定した測定データを出力する第１の測定経路、第２の測定経路及び第３の測定経路と、
    　前記第１の被測定物又は前記第２の被測定物を測定した測定データを出力する第４の測定経路、第５の測定経路及び第６の測定経路とを有し、
    　前記ｍ個の参照信号発生回路は、
    　前記第１の測定経路及び前記第５の測定経路で使用される参照信号を出力する第１の参照信号発生回路と、
    　前記第２の測定経路及び前記第６の測定経路で使用される参照信号を出力する第２の参照信号発生回路と、
    　前記第３の測定経路及び前記第４の測定経路で使用される参照信号を出力する第３の参照信号発生回路とを有し、
    　前記ｋ個の経路異常判定回路は、
    　前記第１の測定経路の出力及び前記第２の測定経路の出力に基づいて、前記第１の測定経路及び前記第２の測定経路の異常の有無を判定する第１の経路異常判定回路と、
    　前記第２の測定経路の出力及び前記第３の測定経路の出力に基づいて、前記第２の測定経路及び前記第３の測定経路の異常の有無を判定する第２の経路異常判定回路と、
    　前記第４の測定経路の出力及び前記第５の測定経路の出力に基づいて、前記第４の測定経路及び前記第５の測定経路の異常の有無を判定する第３の経路異常判定回路と、
    　前記第５の測定経路の出力及び前記第６の測定経路の出力に基づいて、前記第５の測定経路及び前記第６の測定経路の異常の有無を判定する第４の経路異常判定回路とを有する
    　請求項１に記載の測定システム。
  10. 　前記処理回路は、前記第１の経路異常判定回路、前記第３の経路異常判定回路及び前記第４の経路異常判定回路が異常判定した場合、前記第１の参照信号発生回路が異常であると判定し、前記第１の経路異常判定回路、前記第２の経路異常判定回路及び前記第４の経路異常判定回路が異常判定した場合、前記第２の参照信号発生回路が異常であると判定し、前記第２の経路異常判定回路及び前記第３の経路異常判定回路が異常判定した場合、前記第３の参照信号発生回路が異常であると判定する
    　請求項９に記載の測定システム。
  11. 　前記１以上の被測定物は、第１の被測定物及び第２の被測定物を含み、
    　前記ｎ個の測定経路は、
    　前記第１の被測定物を測定した測定データを出力する第１の測定経路及び第２の測定経路と、
    　前記第１の被測定物又は前記第２の被測定物を測定した測定データを出力する第３の測定経路及び第４の測定経路とを有し、
    　前記ｍ個の参照信号発生回路は、
    　前記第１の測定経路及び前記第２の測定経路で使用される参照信号を出力する第１の参照信号発生回路と、
    　前記第３の測定経路及び前記第４の測定経路で使用される参照信号を出力する第２の参照信号発生回路とを有し、
    　前記ｋ個の経路異常判定回路は、
    　前記第１の測定経路の出力及び前記第２の測定経路の出力に基づいて、前記第１の測定経路及び前記第２の測定経路の異常の有無を判定する第１の経路異常判定回路と、
    　前記第３の測定経路の出力及び前記第４の測定経路の出力に基づいて、前記第３の測定経路及び前記第４の測定経路の異常の有無を判定する第２の経路異常判定回路とを有する
    　請求項１に記載の測定システム。
  12. 　前記第１の参照信号発生回路の出力及び前記第２の参照信号発生回路の出力に基づいて、前記第１の参照信号発生回路及び前記第２の参照信号発生回路のいずれかが異常であると判定する回路異常判定部をさらに備える
    　請求項１１に記載の測定システム。
  13. 　前記第１の測定経路及び前記第２の測定経路に接続される第１の端子対と、
    　前記第３の測定経路及び前記第４の測定経路に接続される第２の端子対とをさらに備え、
    　前記第１の端子対、前記第２の端子対、前記第１の測定経路、前記第２の測定経路、前記第３の測定経路、前記第４の測定経路、前記第１の経路異常判定回路、前記第２の経路異常判定回路、前記回路異常判定部及び前記処理回路は、集積回路化されている
    　請求項３又は１２に記載の測定システム。
  14. 　前記第１の測定経路、前記第２の測定経路及び前記第５の測定経路に接続される第１の端子群と、
    　前記第３の測定経路、前記第４の測定経路及び前記第６の測定経路に接続される第２の端子群とをさらに備え、
    　前記第１の端子群、前記第２の端子群、前記第１の測定経路、前記第２の測定経路、前記第３の測定経路、前記第４の測定経路、前記第５の測定経路、前記第６の測定経路、前記第１の経路異常判定回路、前記第２の経路異常判定回路、前記第３の経路異常判定回路、前記第４の経路異常判定回路及び前記処理回路は、集積回路化されている
    　請求項５～７のいずれか１項に記載の測定システム。
  15. 　前記第１の測定経路、前記第２の測定経路及び前記第３の測定経路に接続される第１の端子群と、
    　前記第４の測定経路、前記第５の測定経路及び前記第６の測定経路に接続される第２の端子群とをさらに備え、
    　前記第１の端子群、前記第２の端子群、前記第１の測定経路、前記第２の測定経路、前記第３の測定経路、前記第４の測定経路、前記第５の測定経路、前記第６の測定経路、前記第１の経路異常判定回路、前記第２の経路異常判定回路、前記第３の経路異常判定回路、前記第４の経路異常判定回路及び前記処理回路は、集積回路化されている
    　請求項９又は１０に記載の測定システム。
  16. 　前記ｍ個の参照信号発生回路は、バンドギャップリファレンス回路であり、前記参照信号として参照電圧を出力する
    　請求項１～１５のいずれか１項に記載の測定システム。
  17. 　前記ｍ個の参照信号発生回路は、シーケンサ回路であり、前記参照信号としてトリガ信号を出力する
    　請求項１～１６のいずれか１項に記載の測定システム。
PCT/JP2023/014266 2022-04-28 2023-04-06 測定システム WO2023210295A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-074512 2022-04-28
JP2022074512 2022-04-28

Publications (1)

Publication Number Publication Date
WO2023210295A1 true WO2023210295A1 (ja) 2023-11-02

Family

ID=88518775

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/014266 WO2023210295A1 (ja) 2022-04-28 2023-04-06 測定システム

Country Status (1)

Country Link
WO (1) WO2023210295A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5915865A (ja) * 1982-07-16 1984-01-26 Mitsubishi Electric Corp 電圧検知器
JP2013009514A (ja) * 2011-06-24 2013-01-10 Sony Corp 監視装置、監視制御装置、電源装置、監視方法、監視制御方法、蓄電システム、電子機器、電動車両および電力システム
JP2013024800A (ja) * 2011-07-25 2013-02-04 Denso Corp 電圧検出装置
CN103311976A (zh) * 2012-03-14 2013-09-18 张兴发 电池管理装置、方法及系统
JP2015050870A (ja) * 2013-09-03 2015-03-16 株式会社マキタ バッテリパック
JP2016080364A (ja) * 2014-10-09 2016-05-16 株式会社日立超エル・エス・アイ・システムズ 半導体装置
JP2018013415A (ja) * 2016-07-21 2018-01-25 矢崎総業株式会社 電池監視システム
US20180149526A1 (en) * 2016-11-28 2018-05-31 Nxp Usa, Inc. Temperature sensor circuitry and method therefor
JP2022001987A (ja) * 2020-06-19 2022-01-06 株式会社日立製作所 保安装置、及び故障検知方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5915865A (ja) * 1982-07-16 1984-01-26 Mitsubishi Electric Corp 電圧検知器
JP2013009514A (ja) * 2011-06-24 2013-01-10 Sony Corp 監視装置、監視制御装置、電源装置、監視方法、監視制御方法、蓄電システム、電子機器、電動車両および電力システム
JP2013024800A (ja) * 2011-07-25 2013-02-04 Denso Corp 電圧検出装置
CN103311976A (zh) * 2012-03-14 2013-09-18 张兴发 电池管理装置、方法及系统
JP2015050870A (ja) * 2013-09-03 2015-03-16 株式会社マキタ バッテリパック
JP2016080364A (ja) * 2014-10-09 2016-05-16 株式会社日立超エル・エス・アイ・システムズ 半導体装置
JP2018013415A (ja) * 2016-07-21 2018-01-25 矢崎総業株式会社 電池監視システム
US20180149526A1 (en) * 2016-11-28 2018-05-31 Nxp Usa, Inc. Temperature sensor circuitry and method therefor
JP2022001987A (ja) * 2020-06-19 2022-01-06 株式会社日立製作所 保安装置、及び故障検知方法

Similar Documents

Publication Publication Date Title
US20200028219A1 (en) Fault-tolerant electronic battery sensing
US10330736B2 (en) Semiconductor device, battery monitoring system, and diagnostic method for semiconductor device
US11573134B2 (en) Semiconductor device and test method of semiconductor device
JP5183447B2 (ja) 試験装置および診断方法
US7317324B2 (en) Semiconductor integrated circuit testing device and method
US20070041425A1 (en) Temperature detector, temperature detecting method, and semiconductor device having the temperature detector
US20200001887A1 (en) Functional safety power supply framework for real-time automotive systems
US6346822B2 (en) Semiconductor integrated circuit having diagnosis function
US11422201B1 (en) Devices and methods for voltage supply monitoring
WO2023210295A1 (ja) 測定システム
US9651630B2 (en) Circuitry and method for monitoring a power supply of an electronic device
US20200341075A1 (en) Semiconductor device
EP2759936B1 (en) System and method for three input voting
JP2015522995A (ja) 複数のアナログ信号検出チャネルを有するアナログ信号入力回路
US10928434B2 (en) Averaged reference with fault monitoring
US20120286792A1 (en) Channel Verification of Multiple Channels on One Chip
KR20220161853A (ko) 상태 진단을 수행하는 전압 레벨 검출기
JP2008118583A (ja) Ａ／ｄ変換方式
US20200004305A1 (en) Data processing device
JP2021052122A (ja) 半導体集積回路装置
KR20000053622A (ko) 반도체 시험 장치
US20210333333A1 (en) Abnormal power supply voltage detection device and method for detecting abnormal power supply voltage
US11946963B2 (en) Resistance measurement for measurements from multiple devices
US11526389B2 (en) Fault check without software intervention
US20230333161A1 (en) Bias generator testing using grouped bias currents

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23796041

Country of ref document: EP

Kind code of ref document: A1