CN114023820B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114023820B
CN114023820B CN202111171113.4A CN202111171113A CN114023820B CN 114023820 B CN114023820 B CN 114023820B CN 202111171113 A CN202111171113 A CN 202111171113A CN 114023820 B CN114023820 B CN 114023820B
Authority
CN
China
Prior art keywords
layer
stress
material layer
contact hole
stress material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111171113.4A
Other languages
English (en)
Other versions
CN114023820A (zh
Inventor
沈宇桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111171113.4A priority Critical patent/CN114023820B/zh
Publication of CN114023820A publication Critical patent/CN114023820A/zh
Application granted granted Critical
Publication of CN114023820B publication Critical patent/CN114023820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Abstract

本申请公开了一种半导体结构及其形成方法，该半导体结构包括：基底；第一应力材料层，位于所述基底上；应力缓冲层，位于所述第一应力材料层上；接触孔，所述接触孔贯穿所述应力缓冲层，延伸至所述第一应力材料层内；金属硅化物层，至少覆盖所述接触孔的部分侧壁；接触结构，位于所述接触孔内。由于在接触孔的底部和侧壁处可形成金属硅化物等低电阻的欧姆接触的介质，可提高接触结构的导电性能，这样可提高器件导通的电流，优化器件性能。

Description

半导体结构及其形成方法
技术领域
本申请涉及半导体器件制造的技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
金属-氧化物半导体场效应晶体管(MOSFET)接触电阻一直是限制半导体行业发展的一个主要问题，影响器件的功耗，稳定性和使用寿命等。尤其是针对high-k metal gate、FinFET等先进工艺制程中,通过引入应力工程，提高载流子迁移率在源极/漏极(Source/Drain)选择性外延引入SiGe。在传统的DRAM工艺中，主要通过对刻蚀通孔填充并反应，从而形成金属硅化物用以制备欧姆接触。由于源极/漏极SiGe的引入，反应生成不完全的金属硅化物会导致接触高阻等问题。
发明内容
本申请实施例的目的是提供一种半导体结构及其形成方法。
本申请的第一方面提供了一种半导体结构，包括：基底；第一应力材料层，位于所述基底上；应力缓冲层，位于所述第一应力材料层上；接触孔，所述接触孔贯穿所述应力缓冲层，延伸至所述第一应力材料层内；金属硅化物层，至少覆盖所述接触孔的部分侧壁；接触结构，位于所述接触孔内。
一些实施例中，所述应力缓冲层包括半导体材料。
一些实施例中，所述半导体材料包括单晶硅、多晶硅中的一种或两种的组合。
一些实施例中，所述金属硅化物层至少覆盖所述接触孔内应力缓冲层的部分侧壁。
一些实施例中，所述金属硅化物层覆盖所述接触孔的底部。
一些实施例中，半导体结构还包括第二应力材料层，所述第二应力材料层位于第一应力材料层和应力缓冲层之间。
一些实施例中，所述第二应力材料层掺杂褚的浓度高于所述第一应力材料层掺杂褚的浓度。
一些实施例中，所述接触结构与所述金属硅化物层接触。
一些实施例中，所述金属硅化物层包括TiSi2、CoSi2、NiPtSi中的一种或多种。
一些实施例中，所述基底具有源极区和漏极区；所述第一应力材料层位于所述源极区和/或漏极区上。
本申请的第二方面提供了一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一应力材料层；在所述第一应力材料层上形成应力缓冲层；形成接触孔，所述接触孔贯穿所述应力缓冲层，延伸至所述第一应力材料层内；在所述接触孔的至少部分侧壁形成金属硅化物层；在所述接触孔内填充导电材料形成接触结构。
一些实施例中，在所述第一应力材料层上形成第二应力材料层，所述第二应力材料层位于第一应力材料层和应力缓冲层之间。
一些实施例中，形成接触孔包括：在所述应力缓冲层上依次堆叠形成牺牲层和掩膜层；图形化所述掩膜层，以所述图形化掩膜层对所述牺牲层、所述应力缓冲层和所述第一应力材料层进行刻蚀，形成贯穿所述掩膜层、所述牺牲层、所述应力缓冲层，延伸至所述第一应力材料层内的所述接触孔。
一些实施例中，形成金属硅化物层包括：在所述接触孔内沉积金属层，所述金属层至少覆盖部分所述应力缓冲层的侧壁，进行热退火处理，在所述接触孔的至少部分侧壁形成金属硅化物层。
一些实施例中，形成金属硅化物层包括：在所述接触孔内沉积金属层，所述金属层覆盖所述接触孔底部，进行热退火处理，在所述接触孔底部形成金属硅化物层。
一些实施例中，进行热退火处理，形成金属硅化物层后，还包括：去除部分的所述金属层。
一些实施例中，形成接触孔后还包括：对所述接触孔内壁进行离子注入的工艺。
一些实施例中，所述基底具有源极区和漏极区；刻蚀部分所述源极区和/或漏极区，在刻蚀后的所述源极区和/或漏极区进行外延生长，形成第一应力材料层于所述源极区和/或漏极区上。
本申请实施例的上述技术方案至少可以具有如下有益的技术效果：
本申请实施例提供的半导体结构的形成方法简单、易操作，通过在形成接触孔之前在第一应力材料层之上预先形成第二应力材料层和应力缓冲层，并使得第二应力材料层掺杂褚的浓度高于第一应力材料层掺杂褚的浓度，并对第二应力材料层的表面进行钝化和应力释放，有利于降低第二应力材料层的缺陷；在后续的制程中在接触孔的底部和侧壁处易于形成低电阻的欧姆接触的介质。由于高掺杂褚的第二应力材料层的存在,使得注入的离子能够更多的停留在接触孔处，保证能够通过高掺的方式形成良好的欧姆接触；这样可提高器件导通的电流，优化器件性能。
附图说明
图1是根据本申请一种实施方式的半导体结构的形成方法的流程图；
图2～图10为本申请实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本申请进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本申请的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本申请的概念。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
图1为本申请一种实施方式的半导体结构的形成方法的流程图。参考图1，本申请的实施例提供了一种半导体结构的形成方法，可以包括以下步骤：
S10.提供基底，基底具有源极区和漏极区。
S20.形成第一应力材料层于源极区上或漏极区上，或者在源极区和漏极区上均形成第一应力材料层。
S30.在第一应力材料层上形成应力缓冲层。
S40.形成接触孔，接触孔贯穿应力缓冲层，且延伸至第一应力材料层内。
S50.在所述接触孔的至少部分侧壁形成金属硅化物层。
S60.在接触孔内填充导电材料形成接触结构。
一些实施例中，步骤S20形成第一应力材料层于源极区和/或漏极区上包括：刻蚀部分所述源极区或漏极区，在刻蚀后的所述源极区或漏极区进行外延生长，形成第一应力材料层于所述源极区或漏极区上；一些实施例中，刻蚀部分所述源极区和漏极区，在刻蚀后的所述源极区和漏极区进行外延生长，形成第一应力材料层于所述源极区和漏极区上。
一些实施例中，步骤S30中还包括，在所述第一应力材料层上形成第二应力材料层，所述第二应力材料层位于第一应力材料层和应力缓冲层之间。所述第二应力材料层掺杂褚的浓度高于所述第一应力材料层掺杂褚的浓度。在所述第二应力材料层上形成应力缓冲层；所述第二应力材料层可包括一层或多层，本申请中第一/第二等描述仅用于区分，不仅限于一层。一些实施例中，所述第一应力材料层或第二应力材料层、第一应力材料层和第二应力材料层可包括SiGe。所述应力缓冲层包括半导体材料，所述半导体材料包括单晶硅、多晶硅中的一种或两种的组合。
一些实施例中，步骤S40形成接触孔包括：在应力缓冲层上依次堆叠形成牺牲层和掩膜层；图形化掩膜层，以图形化掩膜层对牺牲层、应力缓冲层第一应力材料层和第二应力材料层进行刻蚀，形成贯穿掩膜层、牺牲层、应力缓冲层和第二应力材料层，及延伸至第一应力材料层内的接触孔。
一些实施例中，步骤S40形成接触孔后还包括步骤S41：对接触孔内壁进行离子注入的工艺。对所述接触通孔内壁的所述第一应力材料层或第二应力材料层或第一应力材料层和第二应力材料层进行离子注入工艺，由于第一应力材料层或第二应力材料层包括高掺杂Ge的SiGe,使得注入的离子在通孔处的离子浓度增大，保证能够通过高掺杂的方式形成良好的欧姆接触结构。
一些实施例中，步骤S50在所述接触孔的至少部分侧壁形成金属硅化物层包括：在接触孔内沉积金属层，金属层至少覆盖部分应力缓冲层的侧壁，进行热退火处理，所述应力缓冲层与金属层反应，以在所述接触孔的至少部分侧壁形成金属硅化物层，所述金属硅化物层至少覆盖所述接触孔内应力缓冲层的部分侧壁；去除未反应的金属层。一些实施例中，金属层覆盖接触孔内全部应力缓冲层的侧壁，进行热退火处理，以在所述接触孔内全部侧壁形成金属硅化物层。一些实施例中，在所述接触孔内沉积金属层，所述金属层还可覆盖所述接触孔底部，在所述接触孔底部形成金属硅化物层。所述金属硅化物层包括TiSi2、CoSi2、NiPtSi中的一种或多种。
一些实施例中，步骤S60在接触孔内填充导电材料形成接触结构包括：导电材料可填充满接触孔并延伸至接触孔外，导电材料和金属硅化物层及源极区或漏极区电连接；或所述导电材料通过金属硅化物层和源极区或漏极区连接。
本申请实施例提供的半导体结构的形成方法简单、易操作，通过在形成接触孔之前在第一应力材料层之上预先形成第二应力材料层和应力缓冲层，并使得第二应力材料层掺杂褚的浓度高于第一应力材料层掺杂褚的浓度，并对第二应力材料层的表面进行钝化和应力释放，有利于降低第二应力材料层的缺陷；在后续的制程中当钴层填充接触孔时，利用应力缓冲层进行掺杂离子(N/P)，使得钴层等金属在接触孔的底部和侧壁处形成金属硅化物等低电阻的欧姆接触的介质，可提高接触结构的导电性能，可以降低接触孔的刻蚀深度。由于高掺杂褚的第二应力材料层(SiGe)的存在,使得注入的离子能够更多的停留在接触孔处，保证能够通过高掺的方式形成良好的欧姆接触；这样可提高器件导电性能，优化器件特性。
图2～图10为本申请实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。下面将结合图2～图10对本申请实施例的步骤进行详细的阐述。
参考图2，提供基底100，基底100可包括：衬底110，以及在衬底110的表面区域形成有第一导电类型阱区120。一些实施例中，第一导电类型阱区120为N型掺杂，掺杂离子选自磷离子、砷离子和锑离子中的任意一种或其任意组合。或者，在一些实施例中，第一导电类型阱区120为P型掺杂，掺杂离子选自硼离子、铝离子和铟离子中的任意一种。作为示例，衬底110可以包括但不仅限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底。本实施例中，衬底100可以是硅衬底或轻掺杂的硅衬底，譬如N型多晶硅衬底或P型多晶硅衬底。
在第一导电类型阱区120的表面上设置有栅极结构200，栅极结构200包括介质层210、栅极层220和位于介质层210、栅极层220两侧的间隔层230，介质层210位于第一导电类型阱区120的表面上，介质层210的构成材料例如可以是二氧化硅。栅极层220设置于介质层210上，栅极层220的构成材料例如可以包含多晶硅、铪、钛、钽、铝、锆、钌、钯、铂、钴、镍及其氧化物和碳化物中的一种或多种。间隔层230形成于栅极层220的侧壁，间隔层230的材料例如可以包含氧化硅、氮氧化硅或氮化硅。
在第一导电类型阱区120表面内形成有第二导电类型掺杂的源极区130和漏极区140，以及在第一导电类型阱区120表面内还形成有LDD区150和Halo区160；源极区130和漏极区140对称设置于栅极结构200的两侧。源极区130和漏极区140可以通过对第一导电类型阱区120表面中位于栅极结构200两侧的区域进行离子注入而形成。源极区130和漏极区140中所掺杂的导电离子的类型由其形成的具体半导体器件类型决定。本申请实施例中为NMOS器件，则源极区130和漏极区140是N型掺杂，掺杂离子选自磷离子、砷离子和锑离子中的任意一种或其任意组合；第一导电类型阱区120为P型掺杂。
参考图2，形成第一应力材料层310于源极区130和/或漏极区140上；此步骤可通过选择性外延生长而形成第一应力材料层310。一些实施例中，可刻蚀部分所述源极区或漏极区，在刻蚀后的所述源极区或漏极区进行外延生长，形成第一应力材料层于所述源极区或漏极区上；一些实施例中，刻蚀部分所述源极区和漏极区，在刻蚀后的所述源极区和漏极区进行外延生长，形成第一应力材料层于所述源极区和漏极区上。所述第一应力材料层310的顶面低于基底100的顶面，或与基底100的顶面平齐。第一应力材料层310的材料可包括褚化硅。所述选择性外延生长工艺可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种。
参考图3，在所述第一应力材料层上形成第二应力材料层，所述第二应力材料层位于第一应力材料层和应力缓冲层之间。所述第二应力材料层掺杂褚的浓度高于所述第一应力材料层掺杂褚的浓度。所述第二应力材料层可包括一层或多层，本公开中第一/第二等描述仅用于区分，不仅限于一层。一些实施例中，所述第一应力材料层或第二应力材料层、第一应力材料层和第二应力材料层可包括SiGe。
参考图4，在所述第二应力材料层320上形成应力缓冲层330；所述应力缓冲层330包括半导体材料，所述半导体材料包括单晶硅、多晶硅中的一种或两种的组合。通过在第二应力材料层320上形成应力缓冲层330，对第二应力材料层320的表面进行钝化和应力释放，有利于降低第二应力材料层320的缺陷。
参考图5，在应力缓冲层330上依次堆叠形成牺牲层340和掩膜层350。牺牲层340的材料包括氧化硅，在一些实施例中，可采用化学气相沉积、物理气相沉积以及原子层沉积中的至少一种方式来形成牺牲层340。掩膜层350的材料可包括氮氧化硅、氮化硅、碳氮化硅、碳化硅中的一种或其任意组合。
参考图6，图形化掩膜层350，以图形化掩膜层对牺牲层340、应力缓冲层330、第一应力材料层310和第二应力材料层320进行刻蚀，形成贯穿掩膜层350、牺牲层340、应力缓冲层330和第二应力材料层320，延伸至第一应力材料层310内的接触孔。所述图形化过程在一些实施例中可包括，在掩膜层350上涂覆光刻胶，形成光刻胶层，然后通过曝光使得曝光区域的光刻胶发生化学反应；再通过显影技术去除曝光区域或未曝光区域的光刻胶(前者称正性光刻胶，后者称负性光刻胶)，将光罩上的图形转移到光刻胶层。依次以图形化的光刻胶层、掩膜层350、牺牲层340、应力缓冲层330、第二应力材料层320和第一应力材料层310为掩膜层向下蚀刻，将光刻定义出的图形依次转移下去，直至将第二应力材料层320蚀刻，并延伸至第一应力材料层310内，由此形成接触孔10。
参考图7，对接触孔10的内壁进行离子注入的工艺。一些实施例中，对所述接触孔10内壁的所述第一应力材料层310或第二应力材料层320，或第一应力材料层310和第二应力材料层320进行离子注入工艺，由于第一应力材料层310或第二应力材料层320包括高掺杂Ge的SiGe,使得注入的离子在接触孔10处的离子浓度增大，保证能够通过高掺杂的方式形成良好的欧姆接触结构。在接触孔10内沉积金属层360，金属层360至少覆盖部分应力缓冲层330的侧壁，进行热退火处理，以在接触孔10的侧壁形成金属硅化物层370。金属层360可包括钴层。在接触孔10内通过物理气相沉积或者离子溅射沉积金属钴，通过热退火处理使应力缓冲层330的单晶硅与钴反应形成金属硅化物层370，也即可形成硅化钴层(CoSi)于接触孔10的底部和侧壁。该热退火处理可以使用任何适合的退火方法，例如炉管退火、峰值退火、激光退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火。应力缓冲层330包括半导体材料，在一些实施例中所述半导体材料包括单晶硅、多晶硅中的一种或两种的任意组合。金属层360至少覆盖部分应力缓冲层330的侧壁，进行热退火处理，所述应力缓冲层330与金属层360反应，以在所述接触孔的至少部分侧壁形成金属硅化物层370，所述金属硅化物层370至少覆盖所述接触孔10内应力缓冲层330的部分侧壁。
参考图8，去除未反应的金属层。一些实施例中，金属层覆盖接触孔内全部应力缓冲层的侧壁，进行热退火处理，以在所述接触孔内全部侧壁形成金属硅化物层370。一些实施例中，在所述接触孔10内沉积金属层360，所述金属层360还可覆盖所述接触孔10底部，在所述接触孔10底部形成金属硅化物层370。在一些实施例中，在应力缓冲层330的侧壁处的金属硅化物层370较接触孔10底部的金属硅化物层厚。所述金属硅化物层包括TiSi2、CoSi2、NiPtSi中的一种或多种。
在接触孔的底部和侧壁处形成金属硅化物等低电阻的欧姆接触的介质，可提高接触结构的导电性能，可以降低接触孔的刻蚀深度。
参考图9，在接触孔内填充导电材料形成接触结构包括：形成填充满接触孔10内的接触结构380，所述导电材料与所述金属硅化物层接触并电连接，导电材料层381延伸至掩膜层350的上表面以形成接触结构380，导电材料层381覆盖掩膜层350。在金属硅化物层370上通过低压化学气相沉积、快速热化学气相沉积等沉积接触结构380，填充接触孔10，并且接触结构380延伸至掩膜层350的上表面以形成导电材料层381。在一些实施例中，接触结构380可以是金属钨、铝和钼中的一种或任意组合。
参考图10，去除部分导电材料层381，且暴露掩膜层350的顶面。作为示例，以掩膜层350为研磨截止层，采用化学机械研磨工艺等平坦化工艺或刻蚀工艺去除位于掩膜层350顶面的导电材料层381，暴露掩膜层350的顶面。
本申请的实施例还提供了一种半导体结构，采用上述的半导体结构的形成方法制备得到。
本申请的实施例提供的半导体结构包括基底100，基底100可包括：衬底110，以及在衬底110的表面区域形成有第一导电类型阱区120。一些实施例中，第一导电类型阱区120为N型掺杂，掺杂离子选自磷离子、砷离子和锑离子中的任意一种或其任意组合。或者，在一些实施例中，第一导电类型阱区120为P型掺杂，掺杂离子选自硼离子、铝离子和铟离子中的任意一种。作为示例，衬底110可以包括但不仅限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底。本实施例中，衬底100可以是硅衬底或轻掺杂的硅衬底，譬如N型多晶硅衬底或P型多晶硅衬底。
在第一导电类型阱区120的表面上设置有栅极结构200，栅极结构200包括介质层210、栅极层220和位于介质层210、栅极层220两侧的间隔层230，介质层210位于第一导电类型阱区120的表面上，介质层210的构成材料例如可以是二氧化硅。栅极层220设置于介质层210上，栅极层220的构成材料例如可以包含多晶硅、铪、钛、钽、铝、锆、钌、钯、铂、钴、镍及其氧化物和碳化物中的一种或多种。间隔层230形成于栅极层220的侧壁，间隔层230的材料例如可以包含氧化硅、氮氧化硅或氮化硅。
在第一导电类型阱区120表面内形成有第二导电类型掺杂的源极区130和漏极区140，以及在第一导电类型阱区120表面内还形成有LDD区150和Halo区160；源极区130和漏极区140对称设置于栅极结构200的两侧。源极区130和漏极区140可以通过对第一导电类型阱区120表面中位于栅极结构200两侧的区域进行离子注入而形成。源极区130和漏极区140中所掺杂的导电离子的类型由其形成的具体半导体器件类型决定。本申请实施例中为NMOS器件，则源极区130和漏极区140是N型掺杂，掺杂离子选自磷离子、砷离子和锑离子中的任意一种或其任意组合；第一导电类型阱区120为P型掺杂。
所述第一应力材料层310位于源极区130或漏极区140上，或源极区130及漏极区140上，所述第二应力材料层320在所述第一应力材料层310上，所述第二应力材料层320位于第一应力材料层310和应力缓冲层330之间。所述第二应力材料层320掺杂褚的浓度高于所述第一应力材料层310掺杂褚的浓度。所述第二应力材料层320可包括一层或多层，本申请中第一/第二等描述仅用于区分，不仅限于一层。一些实施例中，所述第一应力材料层310或第二应力材料层320、第一应力材料层310和第二应力材料层320可包括SiGe。在一些实施例中，所述第一应力材料层310的顶部低于或等于所述基底100的顶面。所述应力缓冲层330位于所述第二应力材料层320上，所述应力缓冲层330包括半导体材料，所述半导体材料包括单晶硅、多晶硅中的一种或两种的组合。通过在第二应力材料层320上形成应力缓冲层330，对第二应力材料层320的表面进行钝化和应力释放，有利于降低第二应力材料层320的缺陷。
所述接触孔10贯穿掩膜层350、牺牲层340、应力缓冲层330和第二应力材料层320并延伸至第一应力材料层310内，所述接触通孔内壁的所述第一应力材料层或第二应力材料层或第一应力材料层和第二应力材料层包括注入离子，所述注入离子可通过形成接触孔后的离子注入工艺完成，由于第一应力材料层或第二应力材料层包括高掺杂Ge的SiGe,使得注入的离子在通孔处的离子浓度增大，保证能够通过高掺杂的方式形成良好的欧姆接触结构。
所述金属硅化物层370至少覆盖所述接触孔10内应力缓冲层330的部分侧壁，一些实施例中，所述金属硅化物层覆盖所述接触孔内应力缓冲层的全部侧壁、覆盖所述接触孔内应力缓冲层及第一应力材料层和第二应力材料层的全部侧壁。一些实施例中，所述金属硅化物层还可覆盖所述接触孔底部。在一些实施例中，在应力缓冲层330的侧壁处的金属硅化物层370较接触孔10底部的金属硅化物层厚。所述金属硅化物层包括TiSi2、CoSi2、NiPtSi中的一种或多种。在接触孔的底部和侧壁处形成金属硅化物等低电阻的欧姆接触的介质，可提高接触结构的导电性能，可以降低接触孔的刻蚀深度。
所述接触结构380位于所述接触孔内，所述接触结构包括导电材料，所述导电材料与所述金属硅化物层接触并电连接。接触结构380可以是金属钨、铝和钼中的一种或任意组合。
这样接触结构380和金属硅化物层370接触，可提高接触结构的导电性能；进而可提高器件导通的电流，优化器件性能。
应当理解的是，本申请实施例的上述具体实施方式仅仅用于示例性说明或解释本申请实施例的原理，而不构成对本申请实施例的限制。因此，在不偏离本申请实施例的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本申请实施例的保护范围之内。此外，本申请实施例所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (17)

1.一种半导体结构，其特征在于，包括：
基底；
第一应力材料层，位于所述基底上；
应力缓冲层，位于所述第一应力材料层上；
第二应力材料层，所述第二应力材料层位于所述第一应力材料层和所述应力缓冲层之间；
接触孔，所述接触孔贯穿所述应力缓冲层和所述第二应力材料层，延伸至所述第一应力材料层内，所述第一应力材料层和/或所述第二应力材料层包括从所述接触孔的内壁注入的注入离子；其中，所述第一应力材料层和所述第二应力材料层均具有锗掺杂，以使得注入的离子在所述接触孔处的离子浓度增大；
金属硅化物层，至少覆盖所述接触孔的部分侧壁；
接触结构，位于所述接触孔内。
2.根据权利要求1所述的半导体结构，其特征在于，所述应力缓冲层包括半导体材料。
3.根据权利要求2所述的半导体结构，其特征在于，所述半导体材料包括单晶硅、多晶硅中的一种或两种的组合。
4.根据权利要求1所述的半导体结构，其特征在于，所述金属硅化物层至少覆盖所述接触孔内应力缓冲层的部分侧壁。
5.根据权利要求1所述的半导体结构，其特征在于：所述金属硅化物层覆盖所述接触孔的底部。
6.根据权利要求5所述的半导体结构，其特征在于，所述第二应力材料层掺杂锗的浓度高于所述第一应力材料层掺杂锗的浓度。
7.根据权利要求1所述的半导体结构，其特征在于，所述接触结构与所述金属硅化物层接触。
8.根据权利要求1所述的半导体结构，其特征在于，所述金属硅化物层包括TiSi2、CoSi2、NiPtSi中的一种或多种。
9.根据权利要求1所述的半导体结构，其特征在于，所述基底具有源极区和漏极区；所述第一应力材料层位于所述源极区和/或漏极区上。
10.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成第一应力材料层；
在所述第一应力材料层上形成应力缓冲层；
在所述第一应力材料层上形成第二应力材料层，所述第二应力材料层位于所述第一应力材料层和所述应力缓冲层之间；
形成接触孔，所述接触孔贯穿所述应力缓冲层和所述第二应力材料层，延伸至所述第一应力材料层内；
对被所述接触孔内壁暴露的所述第一应力材料层和/或所述第二应力材料层执行离子注入工艺；其中，所述第一应力材料层和所述第二应力材料层均具有锗掺杂，以使得注入的离子在所述接触孔处的离子浓度增大；
在所述接触孔的至少部分侧壁形成金属硅化物层；
在所述接触孔内填充导电材料形成接触结构。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第二应力材料层掺杂锗的浓度高于所述第一应力材料层掺杂锗的浓度。
12.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述金属硅化物层至少覆盖所述接触孔内应力缓冲层的部分侧壁。
13.根据权利要求10所述的半导体结构的形成方法，其特征在于，形成接触孔包括：
在所述应力缓冲层上依次堆叠形成牺牲层和掩膜层；
图形化所述掩膜层，以所述图形化掩膜层对所述牺牲层、所述应力缓冲层和所述第一应力材料层进行刻蚀，形成贯穿所述掩膜层、所述牺牲层、所述应力缓冲层，延伸至所述第一应力材料层内的所述接触孔。
14.根据权利要求10所述的半导体结构的形成方法，其特征在于，形成金属硅化物层包括：
在所述接触孔内沉积金属层，所述金属层至少覆盖部分所述应力缓冲层的侧壁，进行热退火处理，在所述接触孔的至少部分侧壁形成金属硅化物层。
15.根据权利要求10所述的半导体结构的形成方法，其特征在于，形成金属硅化物层包括：
在所述接触孔内沉积金属层，所述金属层覆盖所述接触孔底部，进行热退火处理，在所述接触孔底部形成金属硅化物层。
16.根据权利要求14或15所述的半导体结构的形成方法，其特征在于，进行热退火处理，形成金属硅化物层后，还包括：
去除部分的所述金属层。
17.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述基底具有源极区和漏极区；
刻蚀部分所述源极区和/或漏极区，在刻蚀后的所述源极区和/或漏极区进行外延生长，形成第一应力材料层于所述源极区和/或漏极区上。
CN202111171113.4A 2021-10-08 2021-10-08 半导体结构及其形成方法 Active CN114023820B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111171113.4A CN114023820B (zh) 2021-10-08 2021-10-08 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111171113.4A CN114023820B (zh) 2021-10-08 2021-10-08 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN114023820A CN114023820A (zh) 2022-02-08
CN114023820B true CN114023820B (zh) 2023-12-19

Family

ID=80055441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111171113.4A Active CN114023820B (zh) 2021-10-08 2021-10-08 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114023820B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114673A (zh) * 2006-07-28 2008-01-30 富士通株式会社 半导体器件及其制造方法
CN104299970A (zh) * 2013-07-17 2015-01-21 台湾积体电路制造股份有限公司 具有减少的面的外延区的mos器件
CN105280704A (zh) * 2014-06-23 2016-01-27 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN108346658A (zh) * 2017-01-23 2018-07-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120120B2 (en) * 2009-09-17 2012-02-21 Globalfoundries Inc. Embedded silicon germanium source drain structure with reduced silicide encroachment and contact resistance and enhanced channel mobility
KR102600998B1 (ko) * 2016-09-28 2023-11-13 삼성전자주식회사 반도체 장치
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10770586B2 (en) * 2018-02-04 2020-09-08 Tower Semiconductor Ltd. Stressing structure with low hydrogen content layer over NiSi salicide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114673A (zh) * 2006-07-28 2008-01-30 富士通株式会社 半导体器件及其制造方法
CN104299970A (zh) * 2013-07-17 2015-01-21 台湾积体电路制造股份有限公司 具有减少的面的外延区的mos器件
CN105280704A (zh) * 2014-06-23 2016-01-27 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN108346658A (zh) * 2017-01-23 2018-07-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Also Published As

Publication number Publication date
CN114023820A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
US9793373B2 (en) Field effect transistor structure with abrupt source/drain junctions
US8658507B2 (en) MOSFET structure and method of fabricating the same using replacement channel layer
KR100841806B1 (ko) 전계 효과 트랜지스터 및 그 제조 방법
TWI396283B (zh) 半導體裝置
KR20070085699A (ko) Ｃｍｏｓ 소자의 자기 정렬된 이중 전규화물화 게이트 형성방법
US20100038715A1 (en) Thin body silicon-on-insulator transistor with borderless self-aligned contacts
CN108695257B (zh) 半导体结构及其形成方法
US8309410B2 (en) Power MOSFET with a gate structure of different material
JP2001119026A (ja) ＳｉＧｅチャンネルのＭＯＳトランジスタ及びその製造方法
US20200098862A1 (en) Metal source/drain-based mosfet and method for fabricating the same
EP1147552A1 (en) Field effect transistor structure with abrupt source/drain junctions
US20100197089A1 (en) Methods of fabricating semiconductor devices with metal-semiconductor compound source/drain contact regions
US20070257303A1 (en) Transistor and method for forming the same
CN114023820B (zh) 半导体结构及其形成方法
US20090273040A1 (en) High performance schottky-barrier-source asymmetric mosfets
WO2007109658A2 (en) Shared metallic source/drain cmos circuits and methods thereof
CN110718463A (zh) 隧穿场效应晶体管及其形成方法
US20220367611A1 (en) Semiconductor device and method for manufacturing the same
TWI790476B (zh) 積體電路晶粒及其製造方法
US20230387316A1 (en) Semiconductor device and method for manufacturing the same
CN109285769B (zh) 半导体器件及其形成方法
KR100262010B1 (ko) 트랜지스터의 제조 방법
KR101012241B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100286903B1 (ko) 모스 트랜지스터 제조 방법
CN116247099A (zh) 混合导通机制围栅晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant