CN114021505A

CN114021505A - 集成电路FinFET复杂三维结构描述文件的生成方法和系统

Info

Publication number: CN114021505A
Application number: CN202210010288.5A
Authority: CN
Inventors: 马胜军; 孙玕; 袁鹏飞; 孙延辉
Original assignee: Qingdao Zhencheng Technology Co ltd
Current assignee: Qingdao Zhencheng Technology Co ltd
Priority date: 2022-01-06
Filing date: 2022-01-06
Publication date: 2022-02-08
Anticipated expiration: 2042-01-06
Also published as: CN114021505B

Abstract

本发明涉及晶体管技术领域，特别提供了一种集成电路FinFET复杂三维结构描述文件的生成方法和系统，具体包括以下步骤：获取集成电路物理版图信息，版图信息只包含平面二维数据；获取FinFET的工艺参数，包括栅极沟道的具体深度参数、源漏极Fin结构的具体参数；根据得到的具体参数生成描述FinFET结构的描述文件，描述文件主要包括栅极沟道结构和源漏极Fin结构；结合三维描述语言得到完整的版图三维结构。本发明在保证结构精准的前提下更简洁，更高效的生成复杂结构，省略了复杂的层生成过程，更贴合芯片的生产过程。

Description

集成电路FinFET复杂三维结构描述文件的生成方法和系统

技术领域

本发明涉及晶体管技术领域，特别是涉及一种集成电路FinFET复杂三维结构描述文件的生成方法和系统。

背景技术

随着集成电路制造工艺的发展，其特征尺寸逐渐减小、集成度逐渐增高。在目前已普遍采用的纳米级制造工艺(特征尺寸在65纳米以下)中，单个芯片集成的晶体管已经达到十亿个。但随着晶体管尺寸进一步缩小到20纳米以下时会出现各种问题，比如当栅长小于20nm 的情况下，源极和漏极过于接近且氧化物也愈薄，这很有可能会导致漏电现象。FinFET正是解决的办法，如图1所示，FinFET被称为鳍式场效应晶体管，是一种新的互补式金属氧化物半导体晶体管。FinFET可以应用于20纳米以下的各种工艺中，比如16纳米、14纳米、7纳米以及5纳米。但由于FinFET的三维结构相较于MOSFET结构复杂，需要一套完整的三维描述语言来描述这种复杂的结构，只有更好的描述这种复杂的结构才能得到更精准的电学参数，才能更好的保证芯片良率、缩短设计周期。比如在寄生参数抽取中（场求解器或模式匹配法），结构不同对电容抽取的结果影响极大。

现有的FinFET结构描述文件的生成方法是基于层的结构生成方法，以栅极沟道为例，如图2所示，每一层都有各自的结构描述，这样的结构描述文件生成方法复杂而且不高效，具有以下缺陷：

1.每一层都要各自处理，处理速度慢；

2.每一层结构的生成都需要大量的几何操作，速度慢；

3.每层结构生成需要配置大量参数，极容易出错，用户友好性不强。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种集成电路FinFET复杂三维结构描述文件的生成方法和系统，解决了现有FinFET结构描述文件的生成方法复杂且不高效的问题。

为了达到上述目的，本发明所采用的具体技术方案如下：

一种集成电路FinFET复杂三维结构描述文件的生成方法，具体包括以下步骤：

步骤1，获取集成电路物理版图信息，版图信息只包含平面二维数据；

步骤2，获取FinFET的工艺参数，包括栅极沟道的具体深度参数、源漏极Fin结构的具体参数；

步骤3，根据步骤2得到的具体参数生成描述FinFET结构的描述文件，描述文件包括栅极沟道结构和源漏极Fin结构；

步骤4，结合三维描述语言得到完整的版图三维结构。

优选的，步骤3中栅极沟道结构的描述文件如下：

获取每个栅极导体沟道的初始二维数据，记录该栅极沟道在每个深度位置对应的x和y方向的变化量和变化后导体周围的电介质的介电参数。

优选的，步骤3中源漏极Fin结构的描述文件如下：

获取每个源漏极Fin结构的初始二维数据，记录该源漏极Fin结构在每个深度位置对应的x和y方向的变化量和变化后导体周围的电介质的介电参数。

优选的，介电参数包括介电常数、上表面往上电介质的厚度、下表面往下电介质的厚度、侧表面电介质的厚度。

优选的，步骤4中三维描述语言为ITF三维描述语言，描述互连线的三维结构。

一种集成电路FinFET复杂三维结构描述文件的生成系统，包括：

信息获取单元，用于获取集成电路物理版图信息，版图信息只包含平面二维数据，获取FinFET的工艺参数，包括栅极沟道的具体深度参数、源漏极Fin结构的具体参数；

结构描述单元，用于根据具体参数生成描述FinFET结构的描述文件，描述文件包括栅极沟道结构和源漏极Fin结构，结合三维描述语言得到完整的版图三维结构。

优选的，栅极沟道结构的描述文件如下：

优选的，源漏极Fin结构的描述文件如下：

优选的，三维描述语言为ITF三维描述语言，描述互连线的三维结构。

本发明的有益效果在于：

1、在保证结构精准的前提下更简洁，更高效的生成复杂结构，省略了复杂的层生成过程。

2、用户更好理解，更容易修改。

3、更贴合芯片生产过程，FinFET结构在工艺生产过程中是在深度方向堆叠起来的，这种基于不同深度的描述更贴合FinFET工艺生产过程。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a是FinFET的结构示意图，图1b是图1a的AA剖视图，图1c是图1a的BB剖视图；

图2是现有FinFET结构层描述文件的生成方法的示意图；

图3是本发明集成电路FinFET复杂三维结构描述文件的生成方法的流程图；

图4是其为一个晶体管的局部版图信息示意图；

图5是栅极沟道结构示意图；

图6是源漏极Fin结构示意图；

图7是局部的用户版图的三维结构示意图；

图8是在y方向上栅极沟道形成的示意图；

图9是在y方向上源漏极Fin结构形成的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“竖直”、“上”、“下”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

如图3所示，本发明提出了一种集成电路FinFET复杂三维结构描述文件的生成方法，具体包括以下步骤：

步骤1，获取集成电路物理版图信息，版图信息只包含平面二维（x和y方向）数据；如图4所示，其为一个晶体管的局部版图信息示意图。

步骤3，根据步骤2得到的具体参数生成描述FinFET结构的描述文件，描述文件主要包括栅极沟道结构（如图5所示）和源漏极Fin结构（如图6所示）；

步骤4，结合三维描述语言得到完整的版图三维结构（如图7所示）。

优选的，步骤3中栅极沟道结构的描述文件如下：

栅极沟道形成方法可以用下面的描述方法形成：

设栅极沟道的marker为fin_layn，n为正整数，设栅极的第一个导体为fin_lay，栅极的第二个导体为fin_lay1，以此类推。

比如栅极的第一个沟道为fin_lay在z0、z1、z2深度的位置分别由x轴方向和y轴方向的变化量以及介电常数来表示，举例如下：

z(z0) {x(x1,x2),y(y1,y2)conformal(eps1,t1,b1,s1)}；

z(z1) {x(x3,x4),y(y3,y4)conformal(eps2,t2,b2,s2)}；

z(z2) {x(x5,x6),y(y5,y6) conformal(eps3,t2,b2,s2)}。

基于相同的原理，可得到栅极的第二个沟道在每一个深度的位置在x轴或y轴方向的变化表示。

对于栅极导体和以上构造的栅极沟道做NOT操作，这样就构造出了带有沟道的栅极结构。

对于每一个栅极的导体，沟道的x和y方向大体位置会从输入端输入，用marker来表示。在每一个深度的位置，可以在x和y方向进行变化。

比如在如上描述中，在z1的深度情况下栅极沟道比输入的marker层在x和y方向的变化量分别为(x3,x4)和(y3,y4)。

比如在y方向上栅极沟道形成的示意图如图8所示。

conformal(eps, t, b, s)表示在每个z方向上x和y方向变化后导体周围的电介质的介电常数。eps代表介电常数，t代表上表面往上电介质的厚度，b代表下表面往下电介质的厚度，s代表侧表面电介质的厚度。

优选的，步骤3中源漏极Fin结构的描述文件如下：

源漏极Fin形成方法：

对于每一个源漏极的导体，Fin的x和y方向大体位置会从输入端输入。用marker来表示。在每一个深度的位置，可以用在x和y方向进行变换。

比如fin在z0、z1、z2深度上的表示为z(z0) {x(x1,x2),y(y1,y2) conformal(eps1,t1,b1,s1)}、z(z1) {x(x3,x4),y(y3,y4) conformal(eps2,t2,b2,s2)}、z(z2) {x(x5,x6),y(y5,y6) conformal(eps3,t2,b3,s3)}。在z1的深度情况下Fin比输入的marker层在x和和y方向的变化量分别为(x3,x4)和(y3,y4)。

对于源漏极导体和构造出的fin做AND操作，其结果作为源漏极导体结构，这样就构造出了具有鳍式结构的源漏极导体。

比如在y方向上源漏极Fin结构形成的示意图如图9所示。

优选的，步骤4中三维描述语言为ITF（interconnect technology file）三维描述语言，描述互连线的三维结构。

本发明还提出了集成电路FinFET复杂三维结构描述文件的生成系统，包括：

结构描述单元，用于根据具体参数生成描述FinFET结构的描述文件，描述文件主要包括栅极沟道结构和源漏极Fin结构，结合三维描述语言得到完整的版图三维结构。

优选的，源漏极Fin结构的描述文件如下：

栅极沟道形成方法可以用下面的描述方法形成：

z(z0) {x(x1,x2),y(y1,y2)conformal(eps1,t1,b1,s1)}；

z(z1) {x(x3,x4),y(y3,y4)conformal(eps2,t2,b2,s2)}；

z(z2) {x(x5,x6),y(y5,y6) conformal(eps3,t2,b2,s2)}。

比如在y方向上栅极沟道形成的示意图如图8所示。

优选的，源漏极Fin结构的描述文件如下：

源漏极Fin形成方法：

比如在y方向上源漏极Fin结构形成的示意图如图9所示。

本发明的有益效果在于：

2、用户更好理解，更容易修改。

以上述依据本发明的理想实施例为启示，通过上述的说明内容，本领域技术人员完全可以在不偏离本发明技术思想的范围内，进行多样的变更以及修改。本发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求书范围来确定其技术性范围。

Claims

1.一种集成电路FinFET复杂三维结构描述文件的生成方法，其特征在于，具体包括以下步骤：

步骤4，结合三维描述语言得到完整的版图三维结构。

2.根据权利要求1所述的集成电路FinFET复杂三维结构描述文件的生成方法，其特征在于，步骤3中栅极沟道结构的描述文件如下：

3.根据权利要求1所述的集成电路FinFET复杂三维结构描述文件的生成方法，其特征在于，步骤3中源漏极Fin结构的描述文件如下：

4.根据权利要求2或3所述的集成电路FinFET复杂三维结构描述文件的生成方法，其特征在于，介电参数包括介电常数、上表面往上电介质的厚度、下表面往下电介质的厚度、侧表面电介质的厚度。

5.根据权利要求1所述的集成电路FinFET复杂三维结构描述文件的生成方法，其特征在于，步骤4中三维描述语言为ITF三维描述语言，描述互连线的三维结构。

6.一种集成电路FinFET复杂三维结构描述文件的生成系统，其特征在于，包括：

7.根据权利要求6所述的集成电路FinFET复杂三维结构描述文件的生成系统，其特征在于，栅极沟道结构的描述文件如下：

8.根据权利要求6所述的集成电路FinFET复杂三维结构描述文件的生成系统，其特征在于，源漏极Fin结构的描述文件如下：

9.根据权利要求7或8所述的集成电路FinFET复杂三维结构描述文件的生成系统，其特征在于，介电参数包括介电常数、上表面往上电介质的厚度、下表面往下电介质的厚度、侧表面电介质的厚度。

10.根据权利要求6所述的集成电路FinFET复杂三维结构描述文件的生成系统，其特征在于，三维描述语言为ITF三维描述语言，描述互连线的三维结构。