CN113990881A - 存储器及其制备方法 - Google Patents

存储器及其制备方法 Download PDF

Info

Publication number
CN113990881A
CN113990881A CN202111265469.4A CN202111265469A CN113990881A CN 113990881 A CN113990881 A CN 113990881A CN 202111265469 A CN202111265469 A CN 202111265469A CN 113990881 A CN113990881 A CN 113990881A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
junction
grid
tunneling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111265469.4A
Other languages
English (en)
Inventor
朱宝
尹睿
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Shanghai IC Manufacturing Innovation Center Co Ltd
Priority to CN202111265469.4A priority Critical patent/CN113990881A/zh
Publication of CN113990881A publication Critical patent/CN113990881A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种存储器及其制备方法，所述存储器的制备方法包括：提供衬底层，在所述衬底层上沉积隧穿层；在所述隧穿层上表面进行沉积制备得到两个导通方向相反的第一pn结和第二pn结；在所述第一pn结和所述第二pn结顶端沉积绝缘材料以制备得到阻挡层；在所述阻挡层表面沉积一层栅极材料得到栅极；去除所述隧穿层、所述第一pn结、所述第二pn结、所述阻挡层和所述栅极分别位于两侧的部分区域并分别沉积与所述栅极连接的栅极侧墙；在所述衬底层表面两侧分别沉积形成源极和漏极，以使得所述源极和所述漏极分别与同侧的所述栅极侧墙连接，本发明的制备方法不仅能够能够降低存储器制备工艺的复杂程度，而且制备得到的存储器的擦写速度明显提高。

Description

存储器及其制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种存储器及其制备方法。
背景技术
现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。对于挥发性存储技术，主要是静态随机存储器(Static Random-Access Memory，SRAM)和动态随机存储器(Dynamic Random Access Memory，DRAM)。
其中挥发性存储器有着纳秒级的写入速度，然而其数据保持能力只有毫秒级，使得其只能用在缓存等有限的存储领域；对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。
对于闪存技术的存储器，这种低擦写速度主要来源于隧穿氧化层的厚度减小与电荷保持能力之间存在矛盾。同时，电荷俘获层会分担部分电压，这将导致擦写电压的增大。另一方面，为了增加电荷保持能力，采用富含深能级缺陷的绝缘介质作为俘获层，这将导致电荷很难从俘获层中擦除，也就是说擦除速度要远低于写入速度，即擦写速度不对称。
因此，有必要提供一种新型的存储器及其制备方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种存储器及其制备方法，能够降低存储器制备工艺的复杂程度，并加快存储器的擦写速度。
为实现上述目的，本发明的所述一种存储器的制备方法，包括：
提供衬底层，在所述衬底层上沉积隧穿层；
在所述隧穿层上表面进行沉积制备得到两个导通方向相反的第一pn结和第二pn结；
在所述第一pn结和所述第二pn结顶端沉积绝缘材料以制备得到阻挡层；
在所述阻挡层表面沉积一层栅极材料以制备栅极；
去除所述隧穿层的局部区域、所述第一pn结的局部区域、所述第二pn结的局部区域、所述阻挡层的局部区域和所述栅极的局部区域，并沉积与所述栅极连接的栅极侧墙；
在所述衬底层表面分别形成源极和漏极，以使得所述源极和所述漏极分别与同侧的所述栅极侧墙接触连接。
本发明所述的存储器的制备方法的有益效果在于：通过在所述隧穿层上表面进行沉积制备得到两个导通方向相反的第一pn结和第二pn结，将第一pn结和第二pn结作为擦写通道，不仅可以提高数据擦写速度，而且将导通方向相反的第一pn结和第二pn结分别作为电荷擦除和写入通道，能够有效改善存储器内电荷擦写速度的对称性，同时采用方向相反的第一pn结和第二pn结共同作为电荷存储介质，能够有效降低整个存储器的制备工艺的复杂度。
可选的，所述在所述隧穿层上表面沉积半导体材料以得到两个导通方向相反的第一pn结和第二pn结，包括：
在所述隧穿层表面沉积一层第一半导体层；
刻蚀所述第一半导体层的一侧区域以形成第一刻蚀区域，在所述第一刻蚀区域内沉积第二半导体层；
在所述第一半导体层另一侧的部分区域以形成第二刻蚀区域，在所述第二刻蚀区域内沉积第三半导体层，所述第三半导体层和所述第一半导体层形成所述第一pn结；
刻蚀所述第二半导体层上的部分区域以形成第三刻蚀区域，并在所述第三刻蚀区域中沉积第四半导体层，所述第四半导体层和所述第二半导体层形成所述第二pn结，所述第二pn结和所述第一pn结的导通方向相反。其有益效果在于：通过上述方式沉积得到导通方向相反的第一pn结合第二pn结，不仅降低了工艺复杂度，而且有效提高了存储器的擦写速度。
可选的，所述第一半导体层和所述第四半导体层采用p型材料，所述第二半导体层和所述第三半导体层采用n型材料；
或者所述第一半导体层和所述第四半导体层采用n型材料，所述第二半导体层和所述第三半导体层采用p型材料。其有益效果在于：便于根据实际需求灵活选择第一pn结和第二pn结的结构以及制备工艺，操作更加方便。
可选的，所述去除所述隧穿层的局部区域、所述第一pn结的局部区域、所述第二pn结的局部区域、所述阻挡层的局部区域和所述栅极的局部区域，并沉积与所述栅极接触连接的栅极侧墙，包括：
刻蚀位于一侧的所述隧穿层、所述第一半导体层、所述第三半导体层、所述阻挡层和所述栅极，得到第一生长区；
刻蚀位于另一侧的所述隧穿层、所述第二半导体层、所述第四半导体层、所述阻挡层和所述栅极，得到第二生长区；
在所述第一生长区和所述第二生长区中分别沉积一层侧墙材料作为所述栅极侧墙，其中，一侧的所述栅极侧墙分别与所述隧穿层、所述第一半导体层、所述第三半导体层、所述阻挡层和所述栅极接触连接，另一侧的所述栅极侧墙分别与所述隧穿层、所述第二半导体层、所述第四半导体层、所述阻挡层和所述栅极接触连接。
可选的，所述第一生长区和所述第二生长区的尺寸大小相同。其有益效果在于：保证后续沉积得到的两侧的栅极侧墙大小均匀。
可选的，所述在所述衬底层表面分别形成源极和漏极，包括：
通过在所述衬底层表面两侧分别旋涂光刻胶以获得所述源极和所述漏极的形状；
根据所述形状在所述衬底层表面两侧分别沉积一层反应材料；
去除所述光刻胶，通过激光退火使得所述反应材料与所述衬底层反应分别在所述衬底层两侧形成所述源极和所述漏极。
可选的，所述源极和所述漏极的材料包括NiSi、CoSi、TiSi、PtSi、NiPtSi中的至少一种，所述栅极包括TiN、TaN、MoN或者WN的至少一种。
可选的，所述隧穿层和所述阻挡层均包括SiO2、HfO2、Ta2O5、TiO2、HfZrO4中的至少一种。
本发明还提供了一种存储器，包括：
衬底层；
隧穿层，覆盖在所述衬底层上表面；
第一pn结，设置在所述隧穿层上；
第二pn结，设置在所述隧穿层上；
阻挡层，覆盖在所述第一pn结和所述第二pn结顶端；
栅极，设置在所述阻挡层顶端；
栅极侧墙，连接在所述栅极两侧；
源极，设置在所述衬底层一侧，并与同侧的所述栅极侧墙连接；
漏极，设置在所述衬底层另一侧，并与同侧的所述栅极侧墙连接；
其中，所述第一pn结和所述第二pn结的导通方向相反，一侧的所述栅极侧墙与所述源极、所述隧穿层、所述第一pn结、所述阻挡层和所述栅极连接，另一侧的所述栅极侧墙与所述漏极、所述隧穿层、所述第二pn结、所述阻挡层和所述栅极连接。
本发明所述的存储器的有益效果在于：通过将两个导通方向相反的第一pn结和第二pn结作为擦写通道，不仅可以提高数据擦写速度，而且将导通方向相反的第一pn结和第二pn结分别作为电荷擦除和写入通道，能够有效改善存储器内电荷擦写速度的对称性，同时采用方向相反的第一pn结和第二pn结共同作为电荷存储介质，能够有效降低整个存储器的制备工艺的复杂度。
可选的，所述第一pn结包括上下连接的第一半导体层和第三半导体层，所述第二pn结包括上下连接的第二半导体层和第四半导体层，所述第一半导体层底部、所所述第二半导体层底部均与所述隧穿层上表面连接，所述第三半导体层顶部、所述第四半导体层顶部与所述阻挡层下表面连接，所述第一半导体层和所述第三半导体层与一侧的所述栅极侧墙连接，所述第二半导体层和所述第四半导体层与另一侧的所述栅极侧墙连接。
可选的，所述栅极侧墙的外侧边缘为弧形结构。
可选的，所述源极和所述漏极的厚度不超过所述衬底层的厚度。其有益效果在于：对所述漏极和所述栅极起到保护作用。
附图说明
图1为本发明实施例所述的存储器的整体结构示意图；
图2为本发明实施例所述的存储器的制备方法的流程图；
图3为本发明实施例所述的存储器的制备方法在沉积隧穿层后得到的结构示意图；
图4为本发明实施例所述的存储器的制备方法在图3的基础上沉积第一半导体层后得到的结构示意图；
图5为本发明实施例所述的存储器的制备方法在图4的基础上沉积第二半导体层后得到的结构示意图；
图6为本发明实施例所述的存储器的制备方法在图5的基础上沉积第三半导体层后得到的结构示意图；
图7为本发明实施例所述的存储器的制备方法在图6的基础上沉积第四半导体层后得到的结构示意图；
图8为本发明实施例所述的存储器的制备方法在图7的基础上沉积阻挡层后得到的结构示意图；
图9为本发明实施例所述的存储器的制备方法在图8的基础上形成第一生长区和第二生长区后得到的结构示意图；
图10为本发明实施例所述的存储器的制备方法在图9的基础上沉积栅极侧墙后得到的结构示意图；
图11为本发明实施例所述的存储器的制备方法在图10的基础上制备源极和漏极后得到的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了本发明还提供了一种存储器，如图1所示，包括：
衬底层200；
隧穿层201，覆盖在所述衬底层200上表面；
第一pn结211，设置在所述隧穿层201上；
第二pn结212，设置在所述隧穿层201上；
阻挡层206，覆盖在所述第一pn结211和所述第二pn结212顶端；
栅极207，设置在所述阻挡层206顶端；
栅极侧墙208，连接在所述栅极207两侧；
源极209，设置在所述衬底层200一侧，并与同侧的所述栅极侧墙208连接；
漏极210，设置在所述衬底层200另一侧，并与同侧的所述栅极侧墙208连接；
其中，所述第一pn结和所述第二pn结的导通方向相反，一侧的所述栅极侧墙208与所述源极209、所述隧穿层201、所述第一pn结211、所述阻挡层206和所述栅极207连接，另一侧的所述栅极侧墙208与所述漏极210、所述隧穿层201、所述第二pn结212、所述阻挡层206和所述栅极207连接。
在一些可选的实施例中，所述第一pn结211包括上下连接的第一半导体层202和第三半导体层204，所述第二pn结212包括上下连接的第二半导体层203和第四半导体层205，所述第一半导体层202底部、所所述第二半导体层203底部均与所述隧穿层201上表面连接，所述第三半导体层204顶部、所述第四半导体层205顶部与所述阻挡层206下表面连接，所述第一半导体层202和所述第三半导体层204与一侧的所述栅极侧墙208连接，所述第二半导体层203和所述第四半导体层205与另一侧的所述栅极侧墙208连接。
通过设置上述结构的存储器，利用两个方向相反的第一pn结211和第二pn结212作为存储器的数据擦写开关，在对数据进行存储的时候，当第一pn结211导通之后，第二pn结212处于反偏关断状态，电荷从存储器的沟道(图中未画出)快速流入到所述第一pn结211之中，从而实现数据的接入；而当施加反向的操作电压之后，第二pn结212处于导通状态，而第一pn结212处于反偏关断状态，电荷通过第二pn结流回沟道，从而实现数据的擦除。
在上述存储器中，由于采用方向相反的第一pn结211和第二pn结212共同作为电荷存储介质，不仅可以降低存储器制备的工艺复杂程度，而且分别将第一pn结211和第二pn结212作为电荷擦除和写入通道，不仅可以提高整个存储器的擦写速度，而且能够显著改善擦除速度和写入速度的对称性，满足不同的使用需求。
本发明还提供了一种存储器的制备方法，如图2所示，包括如下步骤：
S201、提供衬底层200，在所述衬底层200上沉积隧穿层201。
在一些可选的实施例中，所述衬底层200采用各种形式的衬底材料，包括半导体衬底或者化合物衬底，半导体衬底包括Si、Ge中的至少一种；化合物半导体衬底包括SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb中的至少一种。
在本实施例中，图3为沉积隧穿层201后得到的结构示意图，如图3所示，采用低阻硅衬底作为衬底层200，通过沉积方法在所述衬底层200上沉积一层绝缘介质材料作为隧穿层201。
需要说明的是，所述隧穿层201采用的绝缘介质材料既可以包括SiO2、HfO2、Ta2O5、TiO2、HfZrO4中的任意一种，也可以是SiO2、HfO2、Ta2O5、TiO2、HfZrO4中的任意几种组合而成的叠层。
另一方面，所述隧穿层201在所述衬底层200上的沉积方法包括原子层沉积、化学气相沉积、物理气相沉积、脉冲激光沉积、电子束蒸发中的任意一种。
S202、在所述隧穿层201上表面进行沉积制备得到两个导通方向相反的第一pn结211和第二pn结212。
在一些可选的实施例中，上述过程包括：
在所述隧穿层201表面沉积一层第一半导体层202，
刻蚀所述第一半导体层202的一侧区域以形成第一刻蚀区域，在所述第一刻蚀区域内沉积第二半导体层203；
在所述第一半导体层202另一侧的部分区域以形成第二刻蚀区域，在所述第二刻蚀区域内沉积第三半导体层204，所述第三半导体层204和所述第一半导体层202形成所述第一pn结211；
刻蚀所述第二半导体层203上的部分区域以形成第三刻蚀区域，并在所述第三刻蚀区域中沉积第四半导体层205，所述第四半导体层205和所述第二半导体层203形成所述第二pn结212，所述第二pn结212和所述第一pn结211的导通方向相反。
在一些可选的实施例中，所述第一半导体层202和所述第四半导体层205采用p型材料，所述第二半导体层203和所述第三半导体层204采用n型材料；
或者所述第一半导体层202和所述第四半导体层205采用n型材料，所述第二半导体层203和所述第三半导体层204采用p型材料，从而便于根据实际需求灵活选择各个半导体层的制备方式，可以满足不同工艺的制备要求。
可选的，所述n型材料和所述p型材料采用多晶硅材料。
在又一可选的实施例中，所述第一半导体层202采用p型多晶硅材料，所述第二半导体层203采用n型多晶硅材料，所述第三半导体层204采用n型多晶硅材料，所述第四半导体层205采用p型多晶硅材料。
具体的，首先在所述隧穿层201表面沉积一层p型多晶硅材料以得到第一半导体层202，所述第一半导体层202完全覆盖所述隧穿层201，所得结构如图4所示。
之后根据第二半导体层203的形状大小在所述第一半导体层202表面旋涂光刻胶，并通过曝光和显影的光刻工艺形成第二半导体层203的限定形状的图案，即得到第一刻蚀区域，之后通过离子注入工艺向第一刻蚀区域，也就是向第一半导体层202的右半区域进行注入n型多晶硅材料，从而得到第二半导体层203，所得结构如图5所示。
之后根据根据第三半导体层204的形状大小在所述第一半导体层202的上半区域旋涂光刻胶，通过曝光和显影的光刻工艺形成第三半导体层204的形状，即得到第二刻蚀区域，之后通过离子注入工艺向所述第二刻蚀区域，也就是所述第一半导体层202的上半区域注入n型多晶硅材料，从而得到第三半导体层204，所得结构如图6所示。
之后根据第四半导体层205的形状大小在所述第二半导体层203表面旋涂光刻胶，并通过曝光和显影工艺在所述第二半导体层203表面形成第四半导体层205的形状图案，之后采用离子注入工艺向所述第二半导体层203注入p型多晶硅材料，从而在所述第二半导体层203的上半区域形成第四半导体层205，所得结构如图7所示。
其中由于第一半导体层202采用p型多晶硅材料，第二半导体层202采用n型多晶硅材料，第三半导体层204采用n型多晶硅材料，第四半导体层205采用p型多晶硅材料，第一半导体层202和第三半导体层204构成的第一pn结211，第二半导体层203和第四半导体层205构成第二pn结212，从而使得第一pn结211和第二pn结212具有相反的导通方向。
在得到具有相反导通方向的第一pn结211和第二pn结212之后，将第一pn结211和第二pn结212作为电荷存储介质，不仅降低了制作工艺的复杂度，而且将导通方向相反的第一pn结211和第二pn结212分别作为电荷擦除和写入通道，不仅提高了擦写速度，而且有效改善了电荷擦写速度的对称性。
S203、在所述第一pn结211和所述第二pn结212顶端沉积绝缘材料以制备得到阻挡层206。
在一些可选的实施例中，通过在所述第一pn结211的第三半导体层204和所述第二pn结212的第四半导体层205顶端表面沉积一层绝缘材料以制备得到阻挡层206，所得结构如图8所示。
需要说明的是，所述阻挡层206的绝缘材料包括Al2O3、SiO2、HfO2、Ta2O5、TiO2、HfZrO4中的任意一种或者任意几种组成的叠层，在本实施例中采用Al2O3作为绝缘材料。
可选的，所述阻挡层206的沉积方法包括原子层沉积、化学气相沉积、物理气相沉积、脉冲激光沉积、电子束蒸发中的任意一种。
S204、在所述阻挡层206表面沉积一层栅极材料以制备栅极207。
S205、去除所述隧穿层201的局部区域、所述第一pn结211的局部区域、所述第二pn结212的局部区域、所述阻挡层206的局部区域和所述栅极207的局部区域，并沉积与所述栅极207接触连接的栅极侧墙208。
在一些可选的实施例中，上述过程包括：
刻蚀位于一侧的所述隧穿层201、所述第一半导体层202、所述第三半导体204层、所述阻挡层206和所述栅极207，得到第一生长区；
刻蚀位于另一侧的所述隧穿层207、所述第二半导体层203、所述第四半导体层205、所述阻挡层206和所述栅极207，得到第二生长区；
在所述第一生长区和所述第二生长区中分别沉积一层侧墙材料作为所述栅极侧墙208，其中，一侧的所述栅极侧墙208分别与所述隧穿层201、所述第一半导体层202、所述第三半导体层204、所述阻挡层206和所述栅极207连接，另一侧的所述栅极侧墙208分别与所述隧穿层201、所述第二半导体层203、所述第四半导体层205、所述阻挡层206和所述栅极207连接。
在一些可选的实施例中，所述第一生长区和所述第二生长区的尺寸大小相同，使得两侧制备的栅极侧墙208的大小相同，使得整个存储器尺寸更加均匀。
可选的，首先通过光刻和刻蚀工艺去除所述隧穿层201、所述第一pn结211、所述阻挡层206和所述栅极207位于左侧的部分区域，也就是刻蚀隧穿层201、第一半导体层202、第三半导体层204、阻挡层206和栅极207左侧的部分区域，从而得到第一生长区；之后按照同样的方法，采用光刻和刻蚀工艺去除所述隧穿层201、所述第二pn结212、所述阻挡层206和所述栅极207在右侧相同宽度的部分区域，也就是刻蚀隧穿层201、第二半导体层203、第四半导体层205、阻挡层206和栅极207在右侧的部分区域，得到第二生长区，所得结构如图9所示。
之后，通过化学气相沉积的方式在被刻蚀的左右两侧区域分别沉积一层栅极侧墙材料，从而得到栅极侧墙208，位于左侧的栅极侧墙208分别与所述隧穿层201、所述第一pn结211、所述阻挡层206、所述栅极207连接，而位于右侧的栅极侧墙208分别与所述隧穿层201、所述第二pn结212、所述阻挡层206和所述栅极207连接，所得结构如图10所示。
S206、在所述衬底层200表面两侧分别形成源极209和漏极210，以使得所述源极209和所述漏极210分别与同侧的所述栅极侧墙208接触连接。
在一些可选的实施例中，上述过程包括：
通过在所述衬底层200表面两侧分别旋涂光刻胶以获得所述源极209和所述漏极210的形状；
根据所述形状在所述衬底层200表面两侧分别沉积一层反应材料；
去除所述光刻胶，通过激光退火使得所述反应材料与所述衬底层200反应分别在所述衬底层200两侧形成所述源极209和所述漏极210，并使得形成的所述源极209和所述漏极210分别与同侧的所述栅极侧墙208接触连接。
可选的，首先根据需要设置的源极209和漏极210的形状，在所述衬底层200上表面两侧分别旋涂光刻胶，从而限定所述源极209和所述漏极210在衬底层200上的形状，之后采用物理气相沉积的方法在所述衬底层200表面两侧分别沉积一层反应材料Ni，然后取出光刻胶，之后采用激光退火的方法形成NiSi化合物，分别作为衬底层200上的源极209和漏极210，其中源极209与一侧的栅极侧墙208连接，漏极210与另一侧的栅极侧墙208连接，从而得到整个存储器结构。
在一些可选的实施例中，所述源极209和所述漏极210的材料包括NiSi、CoSi、TiSi、PtSi、NiPtSi中的至少一种，所述栅极207包括TiN、TaN、MoN、WN的至少一种。
在一些可选的实施例中，所述隧穿层201和所述阻挡层206均包括SiO2、HfO2、Ta2O5、TiO2、HfZrO4中的至少一种。
在一些可选的实施例中，所述栅极侧墙208的外侧边缘为弧形结构，便于栅极侧墙208的成型。
在一些可选的实施例中，所述源极209和所述漏极210的厚度不超过所述衬底层200的厚度，从而使得衬底层200对源极209和漏极210起到保护作用。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (12)

1.一种存储器的制备方法，其特征在于，包括：
提供衬底层，在所述衬底层上沉积隧穿层；
在所述隧穿层上表面进行沉积制备得到两个导通方向相反的第一pn结和第二pn结；
在所述第一pn结和所述第二pn结顶端沉积绝缘材料以制备得到阻挡层；
在所述阻挡层表面沉积一层栅极材料以制备栅极；
去除所述隧穿层的局部区域、所述第一pn结的局部区域、所述第二pn结的局部区域、所述阻挡层的局部区域和所述栅极的局部区域，并形成与所述栅极接触连接的栅极侧墙；
在所述衬底层表面分别形成源极和漏极，以使得所述源极和所述漏极分别与同侧的所述栅极侧墙接触连接。
2.根据权利要求1所述的存储器的制备方法，其特征在于，所述在所述隧穿层上表面沉积半导体材料以得到两个导通方向相反的第一pn结和第二pn结，包括：
在所述隧穿层表面沉积一层第一半导体层；
刻蚀所述第一半导体层的一侧区域以形成第一刻蚀区域，在所述第一刻蚀区域内沉积第二半导体层；
在所述第一半导体层另一侧的部分区域以形成第二刻蚀区域，在所述第二刻蚀区域内沉积第三半导体层，所述第三半导体层和所述第一半导体层形成所述第一pn结；
刻蚀所述第二半导体层上的部分区域以形成第三刻蚀区域，并在所述第三刻蚀区域中沉积第四半导体层，所述第四半导体层和所述第二半导体层形成所述第二pn结，所述第二pn结和所述第一pn结的导通方向相反。
3.根据权利要求2所述的存储器的制备方法，其特征在于，所述第一半导体层和所述第四半导体层采用p型材料，所述第二半导体层和所述第三半导体层采用n型材料；
或者所述第一半导体层和所述第四半导体层采用n型材料，所述第二半导体层和所述第三半导体层采用p型材料。
4.根据权利要求2所述的存储器的制备方法，其特征在于，所述去除所述隧穿层的局部区域、所述第一pn结的局部区域、所述第二pn结的局部区域、所述阻挡层的局部区域和所述栅极的局部区域，并形成与所述栅极连接的栅极侧墙，包括：
刻蚀位于一侧的所述隧穿层、所述第一半导体层、所述第三半导体层、所述阻挡层和所述栅极，得到第一生长区；
刻蚀位于另一侧的所述隧穿层、所述第二半导体层、所述第四半导体层、所述阻挡层和所述栅极，得到第二生长区；
在所述第一生长区和所述第二生长区中分别沉积一层侧墙材料作为所述栅极侧墙，其中，一侧的所述栅极侧墙分别与所述隧穿层、所述第一半导体层、所述第三半导体层、所述阻挡层和所述栅极接触连接，另一侧的所述栅极侧墙分别与所述隧穿层、所述第二半导体层、所述第四半导体层、所述阻挡层和所述栅极接触连接。
5.根据权利要求4所述的存储器的制备方法，其特征在于，所述第一生长区和所述第二生长区的尺寸大小相同。
6.根据权利要求1或4所述的存储器的制备方法，其特征在于，所述在所述衬底层表面分别形成形成源极和漏极，包括：
通过在所述衬底层表面分别旋涂光刻胶以获得所述源极和所述漏极的形状；
根据所述形状在所述衬底层表面两侧分别沉积一层反应材料；
去除所述光刻胶，通过激光退火使得所述反应材料与所述衬底层反应以分别在所述衬底层表面形成所述源极和所述漏极。
7.根据权利要求6所述的存储器的制备方法，其特征在于，所述源极和所述漏极的材料包括NiSi、CoSi、TiSi、PtSi、NiPtSi中的至少一种，所述栅极包括TiN、TaN、MoN或者WN的至少一种。
8.根据权利要求1所述的存储器的制备方法，其特征在于，所述隧穿层和所述阻挡层均包括SiO2、HfO2、Ta2O5、TiO2、HfZrO4中的至少一种。
9.一种存储器，其特征在于，包括：
衬底层；
隧穿层，覆盖在所述衬底层上表面；
第一pn结，设置在所述隧穿层上；
第二pn结，设置在所述隧穿层上；
阻挡层，覆盖在所述第一pn结和所述第二pn结顶端；
栅极，设置在所述阻挡层顶端；
栅极侧墙，连接在所述栅极两侧；
源极，设置在所述衬底层一侧，并与同侧的所述栅极侧墙连接；
漏极，设置在所述衬底层另一侧，并与同侧的所述栅极侧墙连接；
其中，所述第一pn结和所述第二pn结的导通方向相反，一侧的所述栅极侧墙与所述源极、所述隧穿层、所述第一pn结、所述阻挡层和所述栅极连接，另一侧的所述栅极侧墙与所述漏极、所述隧穿层、所述第二pn结、所述阻挡层和所述栅极连接。
10.根据权利要求9所述的存储器，其特征在于，所述第一pn结包括上下连接的第一半导体层和第三半导体层，所述第二pn结包括上下连接的第二半导体层和第四半导体层，所述第一半导体层底部、所所述第二半导体层底部均与所述隧穿层上表面连接，所述第三半导体层顶部、所述第四半导体层顶部与所述阻挡层下表面连接，所述第一半导体层和所述第三半导体层与一侧的所述栅极侧墙连接，所述第二半导体层和所述第四半导体层与另一侧的所述栅极侧墙连接。
11.根据权利要求9所述的存储器，其特征在于，所述栅极侧墙的外侧边缘为弧形结构。
12.根据权利要求9所述的存储器，其特征在于，所述源极和所述漏极的厚度不超过所述衬底层的厚度。
CN202111265469.4A 2021-10-28 2021-10-28 存储器及其制备方法 Withdrawn CN113990881A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111265469.4A CN113990881A (zh) 2021-10-28 2021-10-28 存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111265469.4A CN113990881A (zh) 2021-10-28 2021-10-28 存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN113990881A true CN113990881A (zh) 2022-01-28

Family

ID=79743714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111265469.4A Withdrawn CN113990881A (zh) 2021-10-28 2021-10-28 存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN113990881A (zh)

Similar Documents

Publication Publication Date Title
US9748406B2 (en) Semi-floating-gate device and its manufacturing method
CN103824860B (zh) 制造存储器单元法、制造存储器单元装置法和存储器单元
US20140342516A1 (en) Method of making a dynamic random access memory array
WO2004112042A2 (en) Non-volatile memory device
JP2001291785A (ja) スプリット・ゲート不揮発性メモリ用の組み合わされた自己整合ソースおよびｏｎｏキャパシタ
WO2010122470A1 (en) A memory cell, an array, and a method for manufacturing a memory cell
US6958512B1 (en) Non-volatile memory device
US20100038702A1 (en) Nonvolatile memory device and methods of forming the same
US20100027355A1 (en) Planar double gate transistor storage cell
US20150117110A1 (en) Connecting storage gate memory
CN113990881A (zh) 存储器及其制备方法
CN111540741B (zh) 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法
CN111477685B (zh) 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法
CN111540739B (zh) 一种基于双隧穿晶体管的半浮栅存储器及其制备方法
CN112838089B (zh) 半浮栅存储器及其制造方法
CN113161360B (zh) 一种半浮栅存储器的制造工艺及半浮栅存储器
CN104638018A (zh) 一种半浮栅器件及其制备方法
CN112909000B (zh) 半浮栅存储器及其制造工艺
CN111540740B (zh) 基于pn结和肖特基二极管的半浮栅存储器及其制备方法
CN111477626B (zh) 一种半浮栅存储器及其制备方法
CN112908998B (zh) 半浮栅存储器的制造方法及半浮栅存储器
US20230171942A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
CN111508960B (zh) 一种低操作电压半浮栅存储器及其制备方法
CN113782540B (zh) Sonos存储器的工艺方法
CN112908999A (zh) 半浮栅存储器的制造工艺及半浮栅存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220128

WW01 Invention patent application withdrawn after publication