CN113949490A - 一种继电保护装置板间通信方法 - Google Patents

一种继电保护装置板间通信方法 Download PDF

Info

Publication number
CN113949490A
CN113949490A CN202111254484.9A CN202111254484A CN113949490A CN 113949490 A CN113949490 A CN 113949490A CN 202111254484 A CN202111254484 A CN 202111254484A CN 113949490 A CN113949490 A CN 113949490A
Authority
CN
China
Prior art keywords
data
fpga
receiving
board
sending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111254484.9A
Other languages
English (en)
Inventor
马长武
张腾云
孙利刚
刘可述
赵阳
徐广飞
崔建铁
姚利华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongfang Electronics Co Ltd
Original Assignee
Dongfang Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongfang Electronics Co Ltd filed Critical Dongfang Electronics Co Ltd
Priority to CN202111254484.9A priority Critical patent/CN113949490A/zh
Publication of CN113949490A publication Critical patent/CN113949490A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/1735Network adapters, e.g. SCI, Myrinet
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • H04L69/161Implementation details of TCP/IP or UDP/IP stack architecture; Specification of modified or new header fields
    • H04L69/162Implementation details of TCP/IP or UDP/IP stack architecture; Specification of modified or new header fields involving adaptations of sockets based mechanisms
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22Parsing or analysis of headers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种继电保护装置板间通信方法,包括:管理板FPGA分别与保护板FPGA、启动板FPGA之间建立自定义总线连接,管理板FPGA、保护板FPGA、启动板FPGA分别设置数据缓冲区;根据操作系统要求和FPGA接口构建驱动适配器,并将网络协议栈搭载到自定义总线上;应用软件直接调用标准的网络接口编程,基于网络协议栈进行网络数据收发。本方法在自定义总线上实现了网络数据传输,成本低,简化了应用编程、缩短开发周期,具有高可移植性,且提高了通信速率和稳定性。

Description

一种继电保护装置板间通信方法
技术领域
本发明涉及通信领域,具体涉及一种继电保护装置板间通信方法。
背景技术
继电保护装置的功能通常由管理板、保护板和启动板共同完成。保护板和启动板分别完成保护和闭锁功能,管理板负责整个系统的管理和外部通信。
继电保护装置的各个单板之间有频繁的、大量的数据交互,包括:保护板和启动板发送到管理板的同步信息(如SV、告警等);管理板发到保护板和启动板的设置信息,如参数变化、软压板投退等。这些信息交互都通过板间通信完成。
目前的板间通信有四种方式:一是串行通信,管理板和保护板、启动板之间通过串口连接,例如RS-232、CAN等,使用通用的标准接口技术成熟、开发简单;二是PCI等总线技术,管理板和保护板、启动板都挂载在PCI总线上,PCI技术成熟、可靠,而且插拔板件方便;三是网络通信,管理板和保护板、启动板之间基于以太网PHY芯片建立网络通路,CPU软件调用网络协议栈将网络数据发送到PHY芯片,或调用网络协议栈接收PHY芯片的网络数据;四是在两个单板的物理连接上建立私有通信链路协议,CPU软件直接发送数据到私有通信链路上进行通信。
前三种板间通信方式实现简单,且扩展性好,因此在实际应用中广泛使用,但是这三种方式都需要单独的通信芯片:方法一需要串口芯片,方法二需要PCI芯片,方法三需要以太网PHY芯片,同时这几种方法还需要芯片附加的电源及外围电路等,不利于继电保护装置的小型化;串口、PCI、网络PHY芯片的使用,也不利于继电保护装置的成本控制。方法四虽然不需要单独的通信芯片,但私有通信链路协议的扩展性、可移植性差,当硬件平台变化时,应用软件需要重现编码以适配新的硬件;且私有通信链路协议在断链、重发等情况下存在一定的缺陷,远不如成熟的通信协议可靠。
发明内容
本发明提出了一种继电保护装置板间通信方法,其目的是:克服现有技术中板间通信需要单独的通信芯片或可移植性差的缺陷,满足继电保护装置小型化、节省成本的要求。
本发明技术方案如下:
一种继电保护装置板间通信方法,包括如下步骤:
S1:管理板FPGA分别与保护板FPGA、启动板FPGA之间建立自定义总线连接,管理板FPGA、保护板FPGA、启动板FPGA分别设置数据缓冲区;
S2:根据操作系统要求和FPGA接口构建驱动适配器,并将网络协议栈搭载到自定义总线上;
S3:应用软件直接调用标准的网络接口编程,基于网络协议栈进行网络数据收发。
进一步地,步骤S1所述自定义总线连接包括发送时钟、发送链路、接收时钟和接收链路,建立自定义总线连接的过程包括:
a.管理板FPGA作为主控节点,周期性轮流向保护板FPGA、启动板FPGA发送监控信号;
b.保护板FPGA、启动板FPGA收到监控信号后立即发送应答信号;
c.若管理板FPGA连续两次未收到相应的应答信号,则判定断链,减少发送监控信号的次数,直至收到正常的应答信号。
进一步地,所述步骤S1中,管理板FPGA判断断链后通知CPU进行闭锁保护,防止误动。
进一步地,步骤S1所述数据缓冲区包括发送缓冲区和接收缓冲区,所述发送缓冲区和接收缓冲区均设置为两级数据缓冲区:一级缓冲区具有高优先级,用于存放紧急或突发类型数据,二级缓冲区具有低优先级,用于存放非紧急或周期性发送的数据。
进一步地,所述步骤S2具体包括:管理板CPU、保护板CPU、启动板CPU分别创建两个不同优先级的中断及接收任务,高优先级的中断及接收任务用于处理所述一级缓冲区的数据,低优先级的中断及接收任务用于处理所述二级缓冲区的数据。
进一步地,步骤S3中,数据的发送过程为:
应用软件调用网络协议栈发送接口发送应用数据;
网络协议栈通过驱动适配器将数据写入发送端FPGA的对应优先级的发送数据缓冲区,同时向发送端FPGA发送一个启动信号,告知发送端FPGA需要发送数据;
发送端FPGA收到启动信号后,对发送缓冲区中的数据进行CRC校验,校验无误后通过所述发送链路发送至接收端FPGA。
进一步地,步骤S3中,数据的接收过程为:
接收端FPGA从所述接收链路接收到数据,对有效数据进行CRC校验,并与收到的校验码进行比较,如果通过CRC校验则将数据写入对应优先级的接收缓冲区,同时产生一个对应优先级的接收中断;
驱动适配器收到中断后,将接收到的数据通过网络协议栈返回给应用软件;
应用软件进入相应接收任务程序,利用网络协议栈接收接口读取数据,并解析处理。
进一步地,所述步骤S3的数据接收过程中,如果接收端FPGA收到的数据未通过CRC校验,则发送请求重发报文,发送端FPGA收到请求重发报文后,重新发送报文。
相对于现有技术,本发明具有以下有益效果:
(1)利用管理板、保护板和启动板的FPGA建立自定义总线连接,并搭载网络协议栈,充分利用现有成熟、可靠的网络协议,应用软件直接调用标准的网络协议接口编程,在自定义总线上实现了网络数据传输,与传统方案的前三种方式相比,不需要额外的通信芯片,提高了通信速率,且成本低,有利于继电保护装置的小型化;与方式四相比,不仅简化了应用编程、缩短开发周期,且在不同硬件平台上只需要修改驱动适配器,匹配相应的硬件接口即可,实现了编程标准化,具有高可移植性;
(2)周期性的监控信号,实现了对链路状态进行实时管理;
(3)两级发送缓冲区、接收缓冲区的设置,实现了数据交互的优先级控制。
附图说明
图1为板间通信的架构示意图。
具体实施方式
下面结合附图详细说明本发明的技术方案:
如图1,一种继电保护装置板间通信方法,CPU运行vxWorks系统,将TCP/IP搭载到自定义总线上,传输网络数据。具体包括如下步骤:
S1:管理板FPGA分别与保护板FPGA、启动板FPGA之间建立自定义总线连接,具体包括发送时钟、发送链路、接收时钟和接收链路。
建立自定义总线连接的过程为:
a. 为实时获取链路状态,管理板FPGA作为主控节点,周期性轮流向保护板FPGA、启动板FPGA发送监控信号;
b.保护板FPGA、启动板FPGA收到监控信号后立即发送应答信号;
c.若管理板FPGA连续两次未收到相应的应答信号,则判定断链,减少向该板发送监控信号的次数,直至收到正常的应答信号。
进一步地,管理板FPGA判断断链后通知CPU,及时闭锁保护,防止误动。
管理板FPGA、保护板FPGA、启动板FPGA分别设置数据缓冲区,所述数据缓冲区包括发送缓冲区和接收缓冲区,所述发送缓冲区和接收缓冲区均设置为两级数据缓冲区:一级缓冲区具有高优先级,用于存放紧急或突发类型数据,例如GOOSE报文、实时遥信,二级缓冲区具有低优先级,用于存放非紧急或周期性发送的数据,例如遥测数据、录波等。
S2:根据操作系统要求和FPGA接口构建驱动适配器,为网络设备缓冲区分配FPGA的缓冲区地址,并为网络设备接口定义具体的内容和函数,用于操作FPGA的相关寄存器和中断,最后向操作系统注册网络接口,完成CPU与FPGA交互中的数据格式转换和缓冲区读写。
具体地,vxWorks系统初始化阶段,将TCP/IP协议栈搭载到自定义总线上,管理板CPU、保护板CPU、启动板CPU分别创建两个不同优先级的中断及接收任务,高优先级的中断及接收任务用于处理所述一级缓冲区的数据,低优先级的中断及接收任务用于处理所述二级缓冲区的数据。
S3:应用软件直接调用标准的网络接口编程,基于网络协议栈进行网络数据收发。本实施例中,各单板的应用软件创建socket,通过调用socket API实现网络数据收发。
数据的发送过程为:
应用软件调用网络协议栈发送接口sendto发送应用数据;
TCP/IP网络协议栈通过驱动适配器将数据写入发送端FPGA的对应优先级的发送数据缓冲区,同时向发送端FPGA发送一个启动信号,告知发送端FPGA需要发送数据;
发送端FPGA收到启动信号后,对发送缓冲区中的数据报文的有效字节进行CRC校验,校验码附加在有效数据之后,校验无误后通过所述发送链路发送至接收端FPGA。
数据的接收过程为:
接收端FPGA从所述接收链路接收到数据,对有效数据进行CRC校验,并与收到的校验码进行比较,如果通过CRC校验则将数据写入对应优先级的接收缓冲区,同时产生一个对应优先级的接收中断;
驱动适配器收到中断后,将接收到的数据通过TCP/IP网络协议栈返回给应用软件。
应用软件进入相应接收任务程序,利用网络协议栈接收接口recvfrom读取数据,并解析处理。
本方法搭载网络协议栈充分利用现有成熟、可靠的网络协议,应用软件直接调用标准的网络协议接口,而不需要了解底层的具体实现,不仅简化应用编程、缩短开发周期,且在不同硬件平台上只需要修改驱动适配器,匹配相应的硬件接口即可,具有高可移植性。
本方法通信速率高,自定义总线提供400Mbit/s的最大速率,相比较CAN总线1Mbit/s,RS-232串口20kbit/s及以太网速率100Mbit/s,有所提高。
进一步地,在数据接收过程中,如果未通过CRC校验,则发送请求重发报文,发送端FPGA收到请求重发报文后,重新发送报文。
当网络出现波动,某个报文片段没有被正确接收时,发送方网络协议栈经过重发超时时间后,判断该报文片段丢失,因此重新发送该报文片段。整个重发过程应用软件和FPGA都不需要干预,甚至不需要感知,网络协议栈保证了报文的可靠传递,极大了简化了开发人员的工作量,提高了板间通信的稳定性。

Claims (8)

1.一种继电保护装置板间通信方法,其特征在于包括如下步骤:
S1:管理板FPGA分别与保护板FPGA、启动板FPGA之间建立自定义总线连接,管理板FPGA、保护板FPGA、启动板FPGA分别设置数据缓冲区;
S2:根据操作系统要求和FPGA接口构建驱动适配器,并将网络协议栈搭载到自定义总线上;
S3:应用软件直接调用标准的网络接口编程,基于网络协议栈进行网络数据收发。
2.如权利要求1所述的继电保护装置板间通信方法,其特征在于:步骤S1所述自定义总线连接包括发送时钟、发送链路、接收时钟和接收链路,建立自定义总线连接的过程包括:
a.管理板FPGA作为主控节点,周期性轮流向保护板FPGA、启动板FPGA发送监控信号;
b.保护板FPGA、启动板FPGA收到监控信号后立即发送应答信号;
c.若管理板FPGA连续两次未收到相应的应答信号,则判定断链,减少发送监控信号的次数,直至收到正常的应答信号。
3.如权利要求2所述的继电保护装置板间通信方法,其特征在于:所述步骤S1中,管理板FPGA判断断链后通知CPU进行闭锁保护,防止误动。
4.如权利要求1所述的继电保护装置板间通信方法,其特征在于:步骤S1所述数据缓冲区包括发送缓冲区和接收缓冲区,所述发送缓冲区和接收缓冲区均设置为两级数据缓冲区:一级缓冲区具有高优先级,用于存放紧急或突发类型数据,二级缓冲区具有低优先级,用于存放非紧急或周期性发送的数据。
5.如权利要求4所述的继电保护装置板间通信方法,其特征在于:所述步骤S2具体包括:管理板CPU、保护板CPU、启动板CPU分别创建两个不同优先级的中断及接收任务,高优先级的中断及接收任务用于处理所述一级缓冲区的数据,低优先级的中断及接收任务用于处理所述二级缓冲区的数据。
6.如权利要求4所述的继电保护装置板间通信方法,其特征在于:步骤S3中,数据的发送过程为:
应用软件调用网络协议栈发送接口发送应用数据;
网络协议栈通过驱动适配器将数据写入发送端FPGA的对应优先级的发送数据缓冲区,同时向发送端FPGA发送一个启动信号,告知发送端FPGA需要发送数据;
发送端FPGA收到启动信号后,对发送缓冲区中的数据进行CRC校验,校验无误后通过所述发送链路发送至接收端FPGA。
7.如权利要求5所述的继电保护装置板间通信方法,其特征在于:步骤S3中,数据的接收过程为:
接收端FPGA从所述接收链路接收到数据,对有效数据进行CRC校验,并与收到的校验码进行比较,如果通过CRC校验则将数据写入对应优先级的接收缓冲区,同时产生一个对应优先级的接收中断;
驱动适配器收到中断后,将接收到的数据通过网络协议栈返回给应用软件;
应用软件进入相应接收任务程序,利用网络协议栈接收接口读取数据,并解析处理。
8.如权利要求7所述的继电保护装置板间通信方法,其特征在于:所述步骤S3的数据接收过程中,如果接收端FPGA收到的数据未通过CRC校验,则发送请求重发报文,发送端FPGA收到请求重发报文后,重新发送报文。
CN202111254484.9A 2021-10-27 2021-10-27 一种继电保护装置板间通信方法 Withdrawn CN113949490A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111254484.9A CN113949490A (zh) 2021-10-27 2021-10-27 一种继电保护装置板间通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111254484.9A CN113949490A (zh) 2021-10-27 2021-10-27 一种继电保护装置板间通信方法

Publications (1)

Publication Number Publication Date
CN113949490A true CN113949490A (zh) 2022-01-18

Family

ID=79332736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111254484.9A Withdrawn CN113949490A (zh) 2021-10-27 2021-10-27 一种继电保护装置板间通信方法

Country Status (1)

Country Link
CN (1) CN113949490A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103353725A (zh) * 2013-03-19 2013-10-16 中国科学院声学研究所 采用fpga实现基于pci接口协议的阵列式可扩展数据采集系统
CN104020691A (zh) * 2014-06-11 2014-09-03 哈尔滨工业大学 适用于多总线协议、多扩展接口的信号采集板卡

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103353725A (zh) * 2013-03-19 2013-10-16 中国科学院声学研究所 采用fpga实现基于pci接口协议的阵列式可扩展数据采集系统
CN104020691A (zh) * 2014-06-11 2014-09-03 哈尔滨工业大学 适用于多总线协议、多扩展接口的信号采集板卡

Similar Documents

Publication Publication Date Title
US8924603B2 (en) Protocol adapter for passing diagnostic messages between a host computer and vehicle networks operating in J1939 or J1708 protocol
JP2546950B2 (ja) データ処理入出力システムにおけるノード識別方法
CN102075389B (zh) 一种调试方法和设备
JPH01152556A (ja) 周辺装置の交換性を可能にすするシステム
JPH07147592A (ja) 輻輳制御方法、この方法を用いたターミナルアダプタ及びこのターミナルアダプタを有する通信システム
EP0158645B1 (en) Data communication method and circuitry
US20090077275A1 (en) Multiple I/O interfacing system for a storage device and communicating method for the same
JPS5992651A (ja) ポ−リング方式
CN113949490A (zh) 一种继电保护装置板间通信方法
CN116192706B (zh) 一种基于ufs的自检测与自复位方法及系统
CN113259395B (zh) 一种嵌入式环境下数据通讯装置及方法
CN113794713B (zh) Fc-ae-1553协议桥接mil-std-1553和uart的通讯处理方法
CN111431668B (zh) 基于多节点uart通讯的波特率切换方法、空调系统及处理器
CN114465934A (zh) 一种多速率灵活可配以太网接口验证方法
JPH05252165A (ja) 衛星通信制御装置
KR100216580B1 (ko) 비동기전달모드 교환기와 운용워크스테이션간의 통신장애상태 관리방법
CN113572672B (zh) Fc-ae-1553总线协议桥接通用异步收发装置的串口接收处理系统
KR0141294B1 (ko) 퍼스널 컴퓨터 내장형 전전자 교환기 접속용 프로세서
KR100606888B1 (ko) 이동통신 시스템에서 디지털 송수신기 보드 제어 이중화장치 및 방법
CN115037795A (zh) 一种嵌入式设备多机通信方法
KR100217424B1 (ko) 사설교환기와 외부 장치간의 정합 방법
JP2021129238A (ja) 通信装置および通信プログラム
JPS6333949A (ja) デ−タ通信方式
JP2644571B2 (ja) 遠隔ipl制御方式
JP2874983B2 (ja) 通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220118

WW01 Invention patent application withdrawn after publication