CN114465934A - 一种多速率灵活可配以太网接口验证方法 - Google Patents

一种多速率灵活可配以太网接口验证方法 Download PDF

Info

Publication number
CN114465934A
CN114465934A CN202210125897.5A CN202210125897A CN114465934A CN 114465934 A CN114465934 A CN 114465934A CN 202210125897 A CN202210125897 A CN 202210125897A CN 114465934 A CN114465934 A CN 114465934A
Authority
CN
China
Prior art keywords
rate
ethernet interface
env
configurable ethernet
verification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210125897.5A
Other languages
English (en)
Other versions
CN114465934B (zh
Inventor
庞坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinhe Semiconductor Technology Wuxi Co Ltd
Original Assignee
Xinhe Semiconductor Technology Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinhe Semiconductor Technology Wuxi Co Ltd filed Critical Xinhe Semiconductor Technology Wuxi Co Ltd
Priority to CN202210125897.5A priority Critical patent/CN114465934B/zh
Publication of CN114465934A publication Critical patent/CN114465934A/zh
Application granted granted Critical
Publication of CN114465934B publication Critical patent/CN114465934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876—Network utilisation, e.g. volume of load or congestion level
    • H04L43/0894—Packet rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及通信技术领域，尤其涉及一种多速率灵活可配以太网接口验证方法，通过根据速率，例化并连接相应的组件，实现具体速率的验证模型，可以方便快速高效对接不同速率的芯片，具有高效且灵活的进行扩展等优势。

Description

一种多速率灵活可配以太网接口验证方法
技术领域
本发明涉及通信技术领域，尤其是种多速率灵活可配以太网接口验证方法。
背景技术
随着网络规模的不断增大，以太网接口速率从最初的百兆、千兆发展到万兆甚至100G，200G，400G，乃至800G。而验证模型也需要随着规模或者协议的发展不断变化。
但市面上的验证VIP(verification intellectual property验证IP)都是按速率单独集成，导致每发展出现一种新速率，都需要单独接某特定速率VIP，成本高，效率低。而其实以太芯片，基本都集多种速率模式于一体，且在实际应用时，存在速率动态改配，多种速率混合工作等场景。这给验证人员造成了极大的不方便。同时也存在应用场景验证不充分的可能性。
对于上述问题主要需要解决不同速率之间的兼容性问题。
在802.3协议中，以太网帧通过MII(media independent int erface介质无关接口)接口从MAC(media access control媒介访问控制子层)进入PCS(physical codingsub_layer物理编码子层)、PMA(physical medium attachment物理媒介附加子层)，经过各种编/解码,串/并转换等一系列操作后，最终产生适合发送到serdes(serial-deserialize串并转换)的并行码字，需要经过多个数据处理过程。而通过802.3协议可以发现，不同速率模式的物理编码子层(PCS)及物理媒介附加子层(PMA)存在一些相似性操作，所以我们可以针对类似功能，编写一个功能型组件，并在实际应用时，实例化该组件。因此，可考虑一种技术方案：
为了解决上述问题，本发明提供了一种多速率灵活可配以太网接口验证方法，通过根据速率，例化不同组件连接实现具体速率的模型，可以方便快速高效对接不同速率的芯片，具有集多种PCS速率模型于一体，且互不干扰；能适配多种serdes接口位宽及速率；高效且灵活的进行扩展等优势。
发明内容
为了实现现有技术问题，本发明提供了提出了一种多速率灵活可配以太网接口验证方法，通过根据速率，例化不同组件连接实现具体速率的模型，可以方便快速高效对接不同速率的芯片，具有高效且灵活的进行扩展等优势。
为实现上述目的，本发明采用如下的技术方案。
在本发明实施例中，提出了一种多速率灵活可配以太网接口验证方法，该方法包括如下步骤：
S1根据所需速率，验证平台按需例化组件；
S2通过给需要例化的速率模式创建一个env，在所述env中，通过UVM内嵌的connect函数，例化并连接出一个处理过程；
S3通过公共配置模块的参数配置实现速率模型与serdes接口的连接；
S4通过连接相应的例化组件，从而实现相应速率的验证模型。
进一步的，所述例化组件需要定义输入数据类型、输出数据类型，以及跟前后组件的通信方式。
进一步的，验证模型基于UVM搭建，使用UVM的PORT作为组件之间的数据通信，出口PORT需要满足下一个组件处理模块的格式要求。
进一步的，所述组件的入口PORT根据定义的输入数据类型，从上一级组件接收数据块，并根据协议过程进行内部处理，出口PORT根据所定义的输出数据类型将处理完成的数据发送给下一级组件。
进一步的，多个速率例化出各自的env后，形成一组互不干扰的验证模型。
进一步的，单个速率可以例化多套组件，多套组件构成一个完成的env，多个速率可以例化在一个平台。
在本发明实施例中，还提出了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现前述特殊终端的接入方法。
在本发明实施例中，还提出了一种计算机可读存储介质，计算机可读存储介质存储有执行特殊终端的接入方法的计算机程序。
本发明的有益效果在于，针对现有的通信系统中存在的问题，提供一种多速率灵活可配以太网接口验证方法，通过根据速率，例化并连接相应的组件，从而实现具体速率的验证模型，可以方便快速高效对接不同速率的芯片，具有高效且灵活的进行扩展等优势。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本发明实现流程示意图；
图2为本发明实施例一cge速率例化实例示意图；
图3为本发明实施例一部分速率编解码组成示意图；
图4为本发明实施例一多速率模式模型示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。以下实施用例仅用于更加清楚地说明本发明的系统方法及技术方案，而不能以此来限制本申请的保护范围。
根据本发明的实施方式，提出了一种多速率灵活可配以太网接口验证方法，通过根据速率，例化不同组件连接实现具体速率的模型，可以方便快速高效对接不同速率的芯片，具有高效且灵活的进行扩展等优势。
下面参考本发明的若干代表性实施方式，详细阐释本发明的原理和精神。
图1是一种多速率灵活可配以太网接口验证方法的处理流程示意图。如图1所示，该方法包括如下步骤：
S1根据所需速率，验证平台按需例化组件；
进一步的，所述例化组件需要定义输入数据类型、输出数据类型，以及跟前后组件的通信方式。
进一步的，验证模型基于UVM搭建，使用UVM的PORT作为组件之间的数据通信，出口PORT需要满足下一个组件处理模块的格式要求。
进一步的，所述组件的入口PORT根据定义的输入数据类型，从上一级组件接收数据块，并根据协议过程进行内部处理，出口PORT根据所定义的输出数据类型将处理完成的数据发送给下一级组件。
S2通过给需要例化的速率模式创建一个env，在所述env中，通过UVM内嵌的connect函数，例化并连接出一个处理过程；
进一步的，多个速率例化出各自的env后，形成一组互不干扰的验证模型。
进一步的，单个速率可以例化多套组件，多套组件构成一个完成的env，多个速率可以例化在一个平台。
S3通过公共配置模块的参数配置实现速率模型与serdes接口的连接；
S4通过连接相应的例化组件，从而实现相应速率的验证模型。
需要说明的是，尽管在上述实施例及附图中以特定顺序描述了本发明方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。
为了对上述一种多速率灵活可配以太网接口验证方法进行更为清楚的解释，下面结合一个具体的实施例来进行说明，然而值得注意的是该实施例仅是为了更好地说明本发明，并不构成对本发明不当的限定。
实施例一：
本发明不讨论MAC的处理过程，只解决PCS+PMA部分的验证。
提取不同速率处理数据时，所需要经历的步骤并汇总(见图3)。然后相同功能点编写一个带参数的组件。组件需要考虑的主要问题是：输入数据类型、输出数据类型，以及跟前后组件的通信问题。
组件需要处理的数据类型：从处理的各个流程来看，处理过程中数据变化类型主要为：64bit数据块(整个PCS的入口数据，经过66块编码模块后，输出为66bit数据)、66bit数据块，257bit数据块、528(544)bit数据块、bit流。
本实施例以cge速率例化实例进行描述，PCS参考模型主要包括以下几个模块：
66bit块编码/解码：66bit块产生/解析模块，还包括扰码处理、不带FEC功能的速率还可以在此处理am码(alignment marker对齐码)插入/删除功能。
257bit编码/解码：完成256/257编码/解码功能(257编码原理：4*66bit块删除每个66bit块的sync_head字段，总共删除4*2bit，再在删除后剩下的4*64bit＝256bit前加上1bit，最终生成257bit)。
FEC编/解码：此模块还可以包括FEC am码插入/删除功能，其中FEC解码还包括deskew、reorder功能。
Bit分发/解分发：将10bit块数据按不同模式分发到lane上(具体分发到几条lane由协议中速率及模式决定)。
公共配置模块：主要负责例化时一些参数的灵活配置,包括除数据处理以外的控制信号的配置以及全局配置。例如需要例化的套数，工作速率配置；FEC(forward errorcorrection前向纠错)采用544还是528方式，扰码打开还是关闭等。
各个组件实现具体的处理数据的过程，包括数据类型定义，通信方式定义。而公共模块负责一些除数据处理以外的控制信号的配置、全局配置。
平台异常构造方式：平台可以修改正确66bit块内容，包括sync_head(同步头)和payload(有效载荷)；可以在指定位置添加FEC错误；可以调整多lane模式下各条lane之间的deskew(去偏斜)、可以扰乱lane号等。另外还支持调整am间隔，am码型等功能。以上变量在各个相关模块定义，正常数据流处理过程参考图2；需要添加异常时，可以在某个具体用例，通过UVM的factory机制修改，从而达到构造异常的目的。
平台监控：PCS平台自动监控deskew、reorder(lane重排序)、自动比对am码错误、FEC错误、非法66bit块等。由于处理过程按一定顺序处理，所以各个监控可以在相应处理模块添加，例如FEC错误的监控，可以在FEC解码模块加入。
具体实施时，各个组件入口的数据按66bit，257bit等流水输入，内部处理的时候，根据速率，分组处理4个66bit，或者20个257bit等，实例化多套组件的目的，主要是为了并行处理多个速率，互不干扰。
具体实施时，不同的速率可以按照图3例化不同的组件。
本实施例以cge速率例化实例进行描述，具体实施步骤如下：
步骤1，根据cge速率，平台按需例化组件；
平台定义cge速率，平台按需例化组件，如图2所述，为66bit块编码/解码、257bit编码/解码、FEC编/解码等cge速率相关的组件，定义相应的输入数据类型和输出数据类型，以及组件之间的通信方式。本模型基于UVM，通信方式请参考UVM中TLM(transaction levelmodeling事务级传输模型)的通信方式。
组件间通过PORT口通信。例化时，组件的出口需要满足下一级组件处理模块的格式要求。
验证模型基于UVM(universal verification methodology通用验证方法学)搭建，可以使用UVM的作为各个模块之间的数据通信，每个模块处理一种数据转换(例如64bit转66bit，4*66bit转257bit等)，所以只要定义好当前处理模块的入口数据类型和出口数据类型。例如257编码模块，入口PORT可以从上一个组件接受66bit数据块，内部处理4*66bit数据，根据协议过程处理完，出口PORT发送257bit块给下一级组件。这样各个处理过程是相互独立的，只需要定义好各个组件的入/出口数据类型就行。
从而通过连接不同的组件从而实现不同的速率验证模型。
步骤2，通过给需要例化的速率模式创建一个env，在所述env中，通过UVM内嵌的connect函数，例化并连接出一个处理过程；
UVM中，验证环境，称为env(environment环境)，是所有组件例化后的顶层；一个速率，可以形成一个env。多个速率也可以在一个env中。env可以嵌套，具体按需求来。
验证平台发送方向接收来自MAC的64bit块，经过66编码模块生成66bit数据块并发送给257编码模块处理；每4*66bit数据经过257编码模块处理后，生成一个257bit块传给下一级FEC编码模块；每20*257bit块经过FEC编码，生成528个10bit块输出给下一级Bit分发模块；Bit分发模块将每个10bit块分发到多条lane上(具体几条由速率及工作模式决定)并最终转换成serdes并口数据传入dut；解析方向接受来自serdes的并口数据，通过上述过程的逆过程还原成64bit块，并最终传给MAC平台。
步骤3，通过公共配置模块的参数配置实现速率模型与serdes的连接；
与serdes连接的接口处的数据，由于协议中不同速率，不同模式规定的lane(条带)条数不一样，所以需要通过参数来灵活实现，具体方式可以定义一个公共配置模块(见图2)，给参数配置不通值来实现不同速率的模型，以方便连接不同的serdes。
步骤4，通过连接相应的例化组件，从而实现相应速率的验证模型。
具体实施时，往往多个速率不止支持一套，并且多个速率也需要同时在一个模型中共同工作，此时，只要在所有env的上层再创建一个更大的env。在该env中，某个速率可以例化多套，多个速率可以例化在一个平台。多速率模式模型如图4所示。
多个速率例化出各自的env后，形成一组互不干扰的验证模型。单个速率可以例化多套组件，多套组件构成一个完成的env，多个速率可以例化在一个平台。
本发明的有益效果在于，针对现有的通信系统中存在的问题，提供一种多速率灵活可配以太网接口验证方法，通过根据速率，例化不同组件连接，实现具体速率的模型，可以方便快速高效对接不同速率的芯片，具有高效且灵活的进行扩展等优势。
本发明申请人结合说明书附图对本发明的实施用例做了详细的说明与描述，以上实施用例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。

Claims (6)

1.一种多速率灵活可配以太网接口验证方法，其特征在于，该方法包括如下步骤：
S1根据所需速率，验证平台按需例化组件；
S2通过给需要例化的速率模式创建一个env，在所述env中，通过UVM内嵌的connect函数，例化并连接出一个处理过程；
S3通过公共配置模块的参数配置实现速率模型与serdes接口的连接；
S4通过连接相应的例化组件，从而实现相应速率的验证模型。
2.根据权利要求1所述的多速率灵活可配以太网接口验证方法，其特征在于：所述例化组件需要定义输入数据类型、输出数据类型，以及跟前后组件的通信方式。
3.根据权利要求1所述的多速率灵活可配以太网接口验证方法，其特征在于：验证模型基于UVM搭建，使用UVM的PORT作为组件之间的数据通信，出口PORT需要满足下一个组件处理模块的格式要求。
4.根据权利要求1所述的多速率灵活可配以太网接口验证方法，其特征在于：所述组件的入口PORT根据定义的输入数据类型，从上一级组件接收数据块，并根据协议过程进行内部处理，出口PORT根据所定义的输出数据类型将处理完成的数据发送给下一级组件。
5.根据权利要求1所述的多速率灵活可配以太网接口验证方法，其特征在于：多个速率例化出各自的env后，形成一组互不干扰的验证模型。
6.根据权利要求1所述的多速率灵活可配以太网接口验证方法，其特征在于：单个速率可以例化多套组件，多套组件构成一个完成的env，多个速率可以例化在一个平台。
CN202210125897.5A 2022-02-10 2022-02-10 一种多速率灵活可配以太网接口验证方法 Active CN114465934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210125897.5A CN114465934B (zh) 2022-02-10 2022-02-10 一种多速率灵活可配以太网接口验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210125897.5A CN114465934B (zh) 2022-02-10 2022-02-10 一种多速率灵活可配以太网接口验证方法

Publications (2)

Publication Number Publication Date
CN114465934A true CN114465934A (zh) 2022-05-10
CN114465934B CN114465934B (zh) 2023-09-29

Family

ID=81412947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210125897.5A Active CN114465934B (zh) 2022-02-10 2022-02-10 一种多速率灵活可配以太网接口验证方法

Country Status (1)

Country Link
CN (1) CN114465934B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115694740A (zh) * 2022-12-30 2023-02-03 井芯微电子技术(天津)有限公司 Uvm验证平台系统和验证方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128335A (en) * 1997-06-30 2000-10-03 Integrated Telecom Express Software rate adaptable modem with forward compatible and expandable functionality and method of operation
US20080049788A1 (en) * 2006-08-23 2008-02-28 Mcclellan Brett A Method and system for a multi-rate gigabit media independent interface
US20080181212A1 (en) * 2007-01-31 2008-07-31 Curcio Joseph A Highly flexible and efficient mac to phy interface
CN109739699A (zh) * 2018-11-06 2019-05-10 电子科技大学 一种基于uvm验证方法学的spi验证方法
CN113961186A (zh) * 2021-10-21 2022-01-21 杭州云合智网技术有限公司 Uvm验证平台的接口快速配置方法、装置、设备及介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128335A (en) * 1997-06-30 2000-10-03 Integrated Telecom Express Software rate adaptable modem with forward compatible and expandable functionality and method of operation
US20080049788A1 (en) * 2006-08-23 2008-02-28 Mcclellan Brett A Method and system for a multi-rate gigabit media independent interface
US20080181212A1 (en) * 2007-01-31 2008-07-31 Curcio Joseph A Highly flexible and efficient mac to phy interface
CN109739699A (zh) * 2018-11-06 2019-05-10 电子科技大学 一种基于uvm验证方法学的spi验证方法
CN113961186A (zh) * 2021-10-21 2022-01-21 杭州云合智网技术有限公司 Uvm验证平台的接口快速配置方法、装置、设备及介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AHMED S. EISSA 等: "A reusable verification environment for NoC platforms using UVM", IEEE EUROCON 2017 -17TH INTERNATIONAL CONFERENCE ON SMART TECHNOLOGIES *
王涛: "基于PCIE 3.0协议的物理编码子层设计", 中国优秀硕士学位论文全文数据库 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115694740A (zh) * 2022-12-30 2023-02-03 井芯微电子技术(天津)有限公司 Uvm验证平台系统和验证方法
CN115694740B (zh) * 2022-12-30 2023-03-10 井芯微电子技术(天津)有限公司 Uvm验证平台系统和验证方法

Also Published As

Publication number Publication date
CN114465934B (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
US8347199B2 (en) Enhanced error detection in multilink serdes channels
US7243173B2 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
CN109426636B (zh) 一种fpga片间高位宽数据传输的方法及装置
EP2192715A2 (en) System including transmitter and receiver
CN106303759B (zh) 一种基于fpga的高速串行收发接口及其工作方法
CN114465934A (zh) 一种多速率灵活可配以太网接口验证方法
US20210399831A1 (en) Data transmission method, apparatus, and system
US7389469B2 (en) Bus systems, apparatuses, and methods of operating a bus
CN104579605B (zh) 一种数据传输方法及装置
US6738843B2 (en) Method and system for generating multiple self-ID packets on the 1394 bus using a standard PHY chip
US8370478B2 (en) Testing a data communication architecture
CN109885420A (zh) 一种PCIe链路故障的分析方法、BMC及存储介质
EP3726813B1 (en) Control of ethernet link-partner gpio using oam
US11342935B2 (en) Cyclic redundancy check (CRC) system for detecting error in data communication
CN109347490A (zh) 一种用于数据纠错ecc译码核主控装置
CN117897697A (zh) 用于芯片到芯片接口的按需分组化
CN110687854B (zh) 一种pa总线控制器以及一种pa总线控制系统
CN114884767A (zh) 一种同步双冗余can总线通信系统、方法、设备及介质
CN115277299B (zh) 一种适用于级联型变换器拓扑的同步环路通信系统
US6381245B1 (en) Method and apparatus for generating parity for communication between a physical layer device and an ATM layer device
US20080298381A1 (en) Apparatus for queue management of a global link control byte in an input/output subsystem
TWI738627B (zh) 具有錯誤偵測功能的智能網卡系統及錯誤偵測方法
US7177942B1 (en) Method for changing fibre channel speed of a drive loop with ESM-controlled drive boxes using redundant drive channels
CN113037507B (zh) 具有错误侦测功能的智能网卡系统及错误侦测方法
CN115687190B (zh) 一种多路交互控制电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Fan Lina

Inventor before: Pang Jian

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant