CN109347490A - 一种用于数据纠错ecc译码核主控装置 - Google Patents

一种用于数据纠错ecc译码核主控装置 Download PDF

Info

Publication number
CN109347490A
CN109347490A CN201811499871.7A CN201811499871A CN109347490A CN 109347490 A CN109347490 A CN 109347490A CN 201811499871 A CN201811499871 A CN 201811499871A CN 109347490 A CN109347490 A CN 109347490A
Authority
CN
China
Prior art keywords
error
decoding
core
decoding core
master control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811499871.7A
Other languages
English (en)
Inventor
陈育鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201811499871.7A priority Critical patent/CN109347490A/zh
Publication of CN109347490A publication Critical patent/CN109347490A/zh
Priority to PCT/CN2019/078240 priority patent/WO2020118943A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明公开了一种用于数据纠错ECC译码核主控装置，包括译码控制单元，译码控制单元内设置译码核，本发明针对译码核实时监控其输出状态,译码核于每一回合迭代运算结束时输出结果供检查,该结果可以是任何可以代表错误数量级的数字单位或任何表示方式,比如错误比特数或者症状值，能够将高错误率数据讯息交由软件或其他硬件模块或流程进行其他方式的校验与纠错，让原本的正常迭代校验核资源可以继续处理后续的数据校验纠错工作。

Description

一种用于数据纠错ECC译码核主控装置
技术领域
本发明涉及译码核技术领域，具体为一种用于数据纠错ECC译码核主控装置。
背景技术
现行基于迭代运算方式进行数据校验与纠错的主控设计, 在进行纠错校验流程时, 如果遇到待校验之数据错误比特数量太大, 超过或接近译码核处理能力时, 译码核可能会发生在迭代运算过程中无法收敛错误情形的状况, 或是收敛速度太慢, 以至于译码运算在超过迭代次数上限仍然无法顺利校验成功；这样一来不仅会浪费时间进行迭代校验纠错, 并且会让队列里预备进行校验的其他错误率较低的数据迟迟无法进行校验. 严重拖累整体系统效能。
发明内容
本发明的目的在于提供一种用于数据纠错ECC译码核主控装置，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种用于数据纠错ECC译码核主控装置,包括译码控制单元，所述译码控制单元内设置译码核，所述译码核采集资料/纠错码，并输出状态和资料/纠错码。
优选的，所述译码控制单元内还设置终止管理单元，所述终止管理单元连接译码核。
优选的，包括以下步骤：
A、译码管理器在收到译码核输出状态时, 会监控其收敛状况实时比对；
B、监看译码核是否对该笔数据迭代运算有着正确与合理的收敛值，或者比对输出的错误比特数，对照预先设定好的最大容许错误比特数值；
C、若是错误数量没有收敛反而持续发散, 以至于在迭代运算后错误比特数持续增加,或者在第一回合迭代运算结束时回报的错误比特数量即超过默认最大容许值时, 译码管理器便会停止译码核的迭代运算；
D、同时送出错误通知或者发出中断给CPU.如此一来便可以大幅度减小对于高错误率数据信息的误处理机率。
与现有技术相比，本发明的有益效果是：本发明针对译码核实时监控其输出状态,译码核于每一回合迭代运算结束时输出结果供检查, 该结果可以是任何可以代表错误数量级的数字单位或任何表示方式, 比如错误比特数或者症状值，能够将高错误率数据讯息交由软件或其他硬件模块或流程进行其他方式的校验与纠错，让原本的正常迭代校验核资源可以继续处理后续的数据校验纠错工作。
附图说明
图1为本发明主控内部的译码控制单元, 未配置译码流程强制终止管理器示意图；
图2为本发明主控内部的译码控制单元, 配置译码流程强制终止管理器示意图；
图3为本发明主控内部的译码控制单元, 未配置译码流程强制终止管理器的状况示意图；
图4为本发明主控内部的译码控制单元, 未配置译码流程强制终止管理器的状况另一示意图；
图5为本发明主控内部的译码控制单元, 配置译码流程强制终止管理器的状况示意图；
图6为本发明主控内部的译码控制单元, 配置译码流程强制终止管理器的状况另一示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-6，本发明提供一种技术方案：一种用于数据纠错ECC译码核主控装置,包括译码控制单元1，所述译码控制单元1内设置译码核2，所述译码核2采集资料/纠错码，并输出状态和资料/纠错码。
本发明中，译码控制单元1内还设置终止管理单元3，所述终止管理单元3连接译码核2。
本发明中，一种用于数据纠错ECC译码核主控装置的使用方法，包括以下步骤：
A、译码管理器在收到译码核输出状态时, 会监控其收敛状况实时比对；
B、监看译码核是否对该笔数据迭代运算有着正确与合理的收敛值，或者比对输出的错误比特数，对照预先设定好的最大容许错误比特数值；
C、若是错误数量没有收敛反而持续发散, 以至于在迭代运算后错误比特数持续增加,或者在第一回合迭代运算结束时回报的错误比特数量即超过默认最大容许值时, 译码管理器便会停止译码核的迭代运算；
D、同时送出错误通知或者发出中断给CPU.如此一来便可以大幅度减小对于高错误率数据信息的误处理机率。
综上所述，本发明针对译码核实时监控其输出状态, 译码核于每一回合迭代运算结束时输出结果供检查, 该结果可以是任何可以代表错误数量级的数字单位或任何表示方式, 比如错误比特数或者症状值，能够将高错误率数据讯息交由软件或其他硬件模块或流程进行其他方式的校验与纠错，让原本的正常迭代校验核资源可以继续处理后续的数据校验纠错工作。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (3)

1.一种用于数据纠错ECC译码核主控装置,其特征在于：包括译码控制单元1，所述译码控制单元(1)内设置译码核(2)，所述译码核(2)采集资料/纠错码，并输出状态和资料/纠错码。
2.根据权利要求1所述的一种用于数据纠错ECC译码核主控装置，其特征在于：所述译码控制单元(1)内还设置终止管理单元(3)，所述终止管理单元(3)连接译码核(2)。
3.实现权利要求1所述的一种用于数据纠错ECC译码核主控装置的使用方法，其特征在于：包括以下步骤：
A、译码管理器在收到译码核输出状态时, 会监控其收敛状况实时比对；
B、监看译码核是否对该笔数据迭代运算有着正确与合理的收敛值，或者比对输出的错误比特数，对照预先设定好的最大容许错误比特数值；
C、若是错误数量没有收敛反而持续发散, 以至于在迭代运算后错误比特数持续增加,或者在第一回合迭代运算结束时回报的错误比特数量即超过默认最大容许值时, 译码管理器便会停止译码核的迭代运算；
D、同时送出错误通知或者发出中断给CPU.如此一来便可以大幅度减小对于高错误率数据信息的误处理机率。
CN201811499871.7A 2018-12-09 2018-12-09 一种用于数据纠错ecc译码核主控装置 Pending CN109347490A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811499871.7A CN109347490A (zh) 2018-12-09 2018-12-09 一种用于数据纠错ecc译码核主控装置
PCT/CN2019/078240 WO2020118943A1 (zh) 2018-12-09 2019-04-15 一种用于数据纠错ecc译码核主控装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811499871.7A CN109347490A (zh) 2018-12-09 2018-12-09 一种用于数据纠错ecc译码核主控装置

Publications (1)

Publication Number Publication Date
CN109347490A true CN109347490A (zh) 2019-02-15

Family

ID=65303059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811499871.7A Pending CN109347490A (zh) 2018-12-09 2018-12-09 一种用于数据纠错ecc译码核主控装置

Country Status (2)

Country Link
CN (1) CN109347490A (zh)
WO (1) WO2020118943A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020118943A1 (zh) * 2018-12-09 2020-06-18 江苏华存电子科技有限公司 一种用于数据纠错ecc译码核主控装置
CN116192166A (zh) * 2023-04-28 2023-05-30 南京创芯慧联技术有限公司 迭代译码方法、装置、存储介质和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667837A (zh) * 2009-08-21 2010-03-10 苏州国芯科技有限公司 一种基于理德-所罗门码的ecc控制器
CN101697490A (zh) * 2009-10-16 2010-04-21 苏州国芯科技有限公司 一种应用在基于理德-所罗门码的ecc模块上的解码方法
CN107590018A (zh) * 2016-07-07 2018-01-16 群联电子股份有限公司 译码方法、存储器控制电路单元及存储器存储装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006004560A (ja) * 2004-06-18 2006-01-05 Elpida Memory Inc 半導体記憶装置及びその誤り訂正方法
CN101882467B (zh) * 2010-07-02 2014-05-07 中颖电子股份有限公司 Ecc参数可配置的存储器控制装置
CN106681856B (zh) * 2016-08-23 2020-03-17 合肥兆芯电子有限公司 解码方法、存储器存储装置及存储器控制电路单元
CN109347490A (zh) * 2018-12-09 2019-02-15 江苏华存电子科技有限公司 一种用于数据纠错ecc译码核主控装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667837A (zh) * 2009-08-21 2010-03-10 苏州国芯科技有限公司 一种基于理德-所罗门码的ecc控制器
CN101697490A (zh) * 2009-10-16 2010-04-21 苏州国芯科技有限公司 一种应用在基于理德-所罗门码的ecc模块上的解码方法
CN107590018A (zh) * 2016-07-07 2018-01-16 群联电子股份有限公司 译码方法、存储器控制电路单元及存储器存储装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020118943A1 (zh) * 2018-12-09 2020-06-18 江苏华存电子科技有限公司 一种用于数据纠错ecc译码核主控装置
CN116192166A (zh) * 2023-04-28 2023-05-30 南京创芯慧联技术有限公司 迭代译码方法、装置、存储介质和电子设备
CN116192166B (zh) * 2023-04-28 2023-08-01 南京创芯慧联技术有限公司 迭代译码方法、装置、存储介质和电子设备

Also Published As

Publication number Publication date
WO2020118943A1 (zh) 2020-06-18

Similar Documents

Publication Publication Date Title
CN102624403B (zh) 用于对级联纠错码的有效解码的方法和系统
CN108961048B (zh) 一种基于DPoS区块链的能源交易管理系统及方法
US20100138573A1 (en) System including transmitter and receiver
WO2021174828A1 (zh) 数据处理方法、装置、计算机系统及可读存储介质
CN109347490A (zh) 一种用于数据纠错ecc译码核主控装置
CN103312458B (zh) 混合编码方法
CN112100081B (zh) 基于双芯智能电表的升级测试方法、装置和计算机设备
CN104461765A (zh) 基于版本校验的联锁系统数据准确性检测方法
CN113489570B (zh) 一种PCIe链路的数据传输方法、装置及设备
WO2017012389A1 (zh) 链路检测方法、接收设备及计算机存储介质
US20210385010A1 (en) Safety communication device, safety communication system, safety communication method, and computer readable medium
CN110377484A (zh) 判断硬盘状态的方法及系统
CN106815153A (zh) 一种安全存储方法、装置和系统
CN112068985B (zh) 带编程指令识别的norflash存储器ecc检纠错方法及系统
CN108233944A (zh) 一种循环冗余校验方法、设备及存储介质
CN113223287B (zh) 一种基于spi的智能电能表与负荷辨识模块的通信方法及系统
CN115129509A (zh) 一种数据传输方法、装置、介质
CN114465934A (zh) 一种多速率灵活可配以太网接口验证方法
CN102543207B (zh) 一种在闪存控制器中rs纠检错算法的高效利用方法
CN105516158A (zh) 一种可配置协议转换状态机电路结构及协议配置方法
CN109391357B (zh) 应用于柔直阀基控制系统的高可靠性hdlc通信信息校验方法
CN112445659B (zh) 一种多协议高速serdes测试实现方法及系统
CN113810316B (zh) 基于scd文件的智能变电站交换机镜像配置方法和装置
JP7082084B2 (ja) 情報送受信システム、情報送受信方法、および、プログラム、ならびに、連動論理処理装置、および、電子端末
CN115720094A (zh) 极化码编码方法和装置、译码方法和装置、编译码系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190215