CN116192166A - 迭代译码方法、装置、存储介质和电子设备 - Google Patents

迭代译码方法、装置、存储介质和电子设备 Download PDF

Info

Publication number
CN116192166A
CN116192166A CN202310474422.1A CN202310474422A CN116192166A CN 116192166 A CN116192166 A CN 116192166A CN 202310474422 A CN202310474422 A CN 202310474422A CN 116192166 A CN116192166 A CN 116192166A
Authority
CN
China
Prior art keywords
condition
iteration
decoding
iterative decoding
preset value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310474422.1A
Other languages
English (en)
Other versions
CN116192166B (zh
Inventor
檀甲甲
倪海峰
丁克忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Chuangxin Huilian Technology Co ltd
Original Assignee
Nanjing Chuangxin Huilian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Chuangxin Huilian Technology Co ltd filed Critical Nanjing Chuangxin Huilian Technology Co ltd
Priority to CN202310474422.1A priority Critical patent/CN116192166B/zh
Publication of CN116192166A publication Critical patent/CN116192166A/zh
Application granted granted Critical
Publication of CN116192166B publication Critical patent/CN116192166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/2975Judging correct decoding, e.g. iteration stopping criteria
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供了一种迭代译码方法、装置、存储介质和电子设备,涉及通信技术领域。该方法包括:若检测到译码失败的码块数量符合目标条件时,将本次迭代译码的迭代终止条件设置为第一条件,若检测到译码失败的码块数量不符合目标条件时,将本次迭代译码的迭代终止条件设置为第二条件,本次迭代译码在满足第一条件时终止迭代早于本次迭代译码在满足第二条件时终止迭代;基于迭代终止条件进行本次迭代译码。在本申请实施例中,迭代译码的迭代次数可以根据译码失败的码块数量动态调整,在保证译码性能的同时,也降低了译码系统宕机情况的出现。

Description

迭代译码方法、装置、存储介质和电子设备
技术领域
本发明涉及通信技术领域,具体涉及一种迭代译码方法、装置、存储介质和电子设备。
背景技术
随着移动技术的发展,现代移动通信系统中的译码通常采用迭代的译码算法。
基于迭代的译码算法,若信道条件差,译码器会执行更多的迭代次数,并且,面积功耗等因素的限制,译码器单次迭代的译码速度是有限的,因而会造成译码速度下降,进而造成译码器输入软比特的速度大于译码器的译码速度。此时,如果缓存软比特的缓冲区的内存不够,就会导致输入的软比特丢失,使得译码失败,从而可能导致译码系统宕机。
发明内容
有鉴于此,本发明实施例提供一种迭代译码方法、装置、存储介质和电子设备,在不改变硬件结构的基础上,能够避免因缓冲区的内存不够导致译码系统出现宕机的问题。
第一方面,本发明实施例提供了一种迭代译码方法,应用于信号接收端,该方法包括:
若检测到译码失败的码块数量符合目标条件时,将本次迭代译码的迭代终止条件设置为第一条件,该目标条件包括连续译码失败的码块数量达到第一目标预设范围和译码失败的码块的占比达到第二目标预设范围中的至少一项;
若检测到译码失败的码块数量不符合该目标条件时,将本次迭代译码的所述迭代终止条件设置为第二条件,其中,该本次迭代译码在满足所述第一条件时终止迭代早于本次迭代译码在满足第二条件时终止迭代;
基于迭代终止条件进行本次迭代译码。
在一实施例中,第一条件为第一预设值的最大迭代时间或第二预设值的最大迭代次数;第二条件为第三预设值的最大迭代时间或第四预设值的最大迭代次数。
可选的,作为另一实施例,当所述迭代终止条件为第一条件时,该方法还包括:
若检测到码块迭代译码成功,将迭代终止条件由所述第一条件调整至第三条件;
基于第三条件进行迭代译码,迭代译码在满足第一条件时终止迭代早于迭代译码在满足第三条件时终止迭代。
可选的,作为另一实施例,当迭代终止条件为第一条件时,该方法还包括:
若基于第一条件进行译码的码块数量达到目标数量时,将迭代终止条件由第一条件调整至与目标数量相匹配的第四条件;
基于第四条件进行迭代译码,迭代译码在满足第一条件时终止迭代早于迭代译码在满足第四条件时终止迭代。
在一实施例中,第三条件为第五预设值的最大迭代时间或第六预设值的最大迭代次数;第五预设值、第六预设值均与当前缓存区剩余的内存大小正相关。
在一实施例中,第四条件为第七预设值的最大迭代时间或第八预设值的最大迭代次数;第七预设值、第八预设值均与基于第一条件进行译码的码块数量正相关。
作为另一实施例,第三预设值为第一预设值的预设倍数,第四预设值为第二预设值的预设倍数,预设倍数与当前缓存区剩余的内存大小正相关。
第二方面,本发明实施例又提供了一种迭代译码装置,应用于信号接收端,该装置包括:
第一设置模块,用于若检测到译码失败的码块数量符合目标条件时,将本次迭代译码的迭代终止条件设置为第一条件,目标条件包括连续译码失败的码块数量达到第一目标预设范围和译码失败的码块的占比达到第二目标预设范围中的至少一项;
第二设置模块,用于若检测到译码失败的码块数量不符合目标条件时,将本次迭代译码的迭代终止条件设置为第二条件,其中,本次迭代译码在满足第一条件时终止迭代早于本次迭代译码在满足第二条件时终止迭代;
第一译码模块,用于基于迭代终止条件进行本次迭代译码。
在一实施例中,第一条件为第一预设值的最大迭代时间或第二预设值的最大迭代次数;第二条件为第三预设值的最大迭代时间或第四预设值的最大迭代次数。
可选的,作为另一实施例,该装置还包括:
第三设置模块,用于若检测到码块迭代译码成功,将迭代终止条件由第一条件调整至第三条件;
第二译码模块,用于基于第三条件进行迭代译码,迭代译码在满足第一条件时终止迭代早于迭代译码在满足第三条件时终止迭代。
可选的,作为另一实施例,该装置还包括:
第四设置模块,用于若基于该第一条件进行译码的码块数量达到目标数量时,将该迭代终止条件由第一条件调整至与目标数量相匹配的第四条件;
第三译码模块,用于基于该第四条件进行迭代译码,迭代译码在满足第一条件时终止迭代早于迭代译码在满足该第四条件时终止迭代。
在一实施例中,第三条件为第五预设值的最大迭代时间或第六预设值的最大迭代次数;第五预设值、第六预设值均与当前缓存区剩余的内存大小正相关。
在一实施例中,该第四条件为第七预设值的最大迭代时间或第八预设值的最大迭代次数;第七预设值、第八预设值均与基于第一条件进行译码的码块数量正相关。
在一实施例中,第三预设值为第一预设值的预设倍数,第四预设值为第二预设值的预设倍数,预设倍数与当前缓存区剩余的内存大小正相关。
第三方面,本发明实施例又提供了一种计算机可读存储介质,该存储介质存储有计算机程序,计算机程序用于执行上述迭代译码的方法。
第四方面,本发明实施例又提供了一种电子设备,包括:处理器;用于存储处理器可执行指令的存储器;处理器,用于执行上述迭代译码的方法。
第五方面,本发明实施例又提供了一种计算机程序产品,其包括计算机程序指令,计算机程序指令在被处理器运行时使得处理器执行上述迭代译码方法。
本发明实施例提供的技术方案带来的有益效果至少包括:
在本发明实施例中,当连续译码失败的码块数量达到第一目标预设范围和译码失败的码块的占比达到第二目标预设范围中的至少一项时,基于第一条件进行本次迭代译码,否则基于第二条件进行本次迭代译码,并且,本次迭代译码在满足第一条件时终止迭代早于本次迭代译码在满足第二条件时终止迭代,从而在信道质量差的情况下减少迭代,相比于现有技术中仅采用固定的最大迭代次数进行译码,能够动态地调整迭代终止条件,从而使得在信道条件差的情况下,能够有效地减少译码时长,进而在不改变硬件结构的基础上,保证缓存软比特的缓冲区剩余的内存足够,从而避免因空缓冲区剩余的内存不够导致译码系统出现宕机的情况。
附图说明
图1为本发明实施例提供的一种迭代译码方法所涉及的实施环境的示意图。
图2为本发明实施例提供的一种迭代译码方法的流程图。
图3为本发明实施例提供的一种迭代译码方法的流程图。
图4为本发明实施例提供的一种获取码块的流程图。
图5为本发明实施例提供的一种迭代译码方法的流程图。
图6为本发明实施例提供的一种迭代译码装置的框图。
图7为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请应用于信号接收端,信号接收端可以包括各种具有无线通信功能的手持设备、车载设备、可穿戴设备或连接到无线调制解调器的其他处理设备以及各种形式的用户设备、移动台、终端等。
信号接收端可以接收信号发送端发送的调制信息,从而对调制信息进行解调。信号发送端可以为基站、网络设备等。
图1是本申请实施例提供的一种迭代译码方法所涉及的实施环境的示意图。参见图1,该实施环境中包括信号接收端和信号发送端,例如:信号接收端为终端101,信号发送端为基站102,终端101和基站102之间通过无线通信网络连接,终端101与基站102之间基于信道进行数据传输。
信号接收端接收信号发送端发送的调制信息,并通过迭代译码算法对该调制信息进行译码。为了避免因译码的输出结果未通过校验而造成迭代过程不能停止,该迭代译码算法可以设置固定不变的最大迭代次数在译码时,若译码的输出结果通过校验或迭代次数到达该最大迭代次数时,停止迭代。
基于图1的实施环境,在通过上述迭代译码算法对调制信息进行译码时,信号接收端先将调制信息进行处理得到软比特,并将该软比特保存在缓冲区中,以便译码器对缓存区中存储的软比特进行译码。由于信号接收端的译码器单次迭代的译码速度是有限的,因此经常出现缓冲区输入软比特速度大于译码器将缓存区中存储的软比特进行译码的译码速度的情况,在此情况下,如果存储软比特的缓冲区剩余的内存不够,就会导致软比特被遗漏,从而可能导致译码系统出现宕机。
相关技术中一般通过如下方法来解决问题。一种方法是通过增加缓冲区的数目来增加足够多存储软比特的缓冲区。对于5G通信系统,由于需要解码的码块的个数和传输块(Transport Block,TB)的尺寸都非常大,若增加足够多存储软比特的缓冲区,可能会导致缓冲区的面积和功耗无法接受。此外,在大多数时候缓冲区未能充分利用,因此,缓冲区也是冗余的。另一种方法是减少能够支持的迭代次数,这个方式在信噪比(Signal NoiseRatio,SNR)较高、信道条件较好的时候,译码性能会显著下降。
本申请至少提供一种迭代译码方法,以至少解决上述技术问题。下面结合附图对本说明书的实施例进行说明。
图2所示为本申请实施例提供的一种迭代译码方法的流程图。该方法可以由电子设备执行,例如可以应用于信号接收端。如图2所示,本申请实施例提供的迭代译码方法包括如下步骤。
步骤S210,判断译码失败的码块数量是否符合目标条件,若是,则执行步骤S220,若否,则执行步骤S230。
本申请译码时采用的译码算法可以为迭代译码算法中任一种,例如,在本申请的一种实施例中,迭代译码算法可以为:低密度奇偶校验译码算法和基于Turbo码的译码算法中的一种。
本申请通过判断译码失败的码块数量是否符合目标条件来表征用于传输码块的信道的信道质量,例如:若检测到译码失败的码块数量满足该目标条件,则认为该信道的信噪比较低,从而确定该信道的信道质量较差;若不满足该目标条件,则认为该信道的信噪比较高,从而确定该信道的信道质量好。
下面具体介绍如何确定译码失败的码块数量和目标条件。
对于任一个码块,当该码块译码成功时,会输出对应的译码结果,当该码块译码失败时,会输出该码块译码失败的指示信息,从而通过输出的信息可以确定该码块是译码成功还是译码失败,在确定了每个码块是译码成功还是译码失败的基础上,进一步可以得到译码失败的码块数量。
在本申请中,目标条件可根据实际情况进行设定,只要能够表征信道的信道质量较差即可,在本申请的一实施例中,目标条件包括连续译码失败的码块数量达到第一目标预设范围和译码失败的码块的占比达到第二目标预设范围中的至少一项。
至于如何确定连续译码失败的码块的数量和译码失败的码块的占比,可以根据实际情况进行设定,在本申请的一种实施例中,连续译码失败的码块的数量和译码失败的码块的占比可以从距本次迭代译码的码块最近预设数量的已译码的码块中统计,也可以从距本次迭代译码的预设时间内已译码的码块中统计。
例如:在本次迭代译码之前,已译码的码块数量为30个,则从该30个码块中获取距本次迭代译码的码块最近的10个已译码的码块,从而从该10个码块中统计得到连续译码失败的码块的数量,也可以从该30个码块中获取距本次迭代译码的预设时间内已译码的码块,若获取到的获取距本次迭代译码的预设时间内已译码的码块为20个,则从该20个码块中统计该预设时间段内连续译码失败的码块的数量。
在本申请的一种实施例中,译码失败的码块的占比可以为译码失败的码块的数量占已译码码块总数量的比值。至于译码失败的码块的数量和已译码码块总数量确定方式,均可以从距本次迭代译码的码块最近预设数量的已译码的码块中统计,也可以从距本次迭代译码的预设时间内已译码的码块中统计,具体例子可以参考上面例子中提及的确定连续译码失败的码块的数量的方式,不再赘述。
步骤S220,将本次迭代译码的迭代终止条件设置为第一条件。
需要说明的是,本次迭代译码是指一个码块从开始译码到该码块停止迭代。
在本申请中,迭代终止条件用于控制校验未通过的码块,在满足该迭代终止条件时停止迭代译码。示例性地,在对码块译码时,当译码器的输出结果通过校验时,则停止迭代,若输出结果一直未通过校验,则在满足该迭代终止条件时停止迭代译码,从而通过迭代终止条件控制该码块的本次迭代译码终止。在本申请的一种实施例中,可以通过一定的迭代次数或迭代时间来控制迭代译码停止。
在本申请中,若检测到译码失败的码块数量满足该目标条件,则认为该信道的信道质量较差,在此情况下,若译码的输出结果一直未验证通过,则通过第一条件控制本次迭代译码早停止,从而减少迭代次数或迭代时间。
步骤S230,将本次迭代译码的迭代终止条件设置为第二条件。
在本申请中,若不满足该目标条件,则认为该信道的信噪比较高,从而确定该信道的信道质量好,在此情况下,通过第二条件来控制本次迭代译码的终止。
为了保证信道的信道质量差时,能够控制本次迭代译码早停止,在本申请的一种实施例中,迭代译码在满足第一条件时终止迭代早于迭代译码在满足第二条件时终止迭代。
至于第一条件、第二条件可如何设定,只要保证迭代译码在满足第一条件时终止迭代早于迭代译码在满足第二条件时终止迭代即可。在本申请的一种实施例中,第一条件为第一预设值的最大迭代时间或第二预设值的最大迭代次数;第二条件为第三预设值的最大迭代时间或第四预设值的最大迭代次数。其中,第一预设值、第二预设值、第三预设值和第四预设值可以根据实际情况进行设定,在本申请的一种实施例中,第三预设值为第一预设值的预设倍数,第四预设值为第二预设值的预设倍数,预设倍数与当前缓存区剩余的内存大小正相关。
通过根据当前缓存区剩余的内存大小来设置预设倍数,从而能够根据当前缓存区剩余的内存大小动态调整第一条件、第二条件中的预设值的大小,从而避免缓存软比特的缓冲区的内存不够的问题。
步骤S240,基于迭代终止条件进行本次迭代译码。
下面通过图3介绍基于迭代终止条件进行本次迭代译码的具体过程,这里不再赘述。
在本发明实施例中,当连续译码失败的码块数量达到第一目标预设范围和译码失败的码块的占比达到第二目标预设范围中的至少一项时,基于第一条件进行本次迭代译码,否则基于第二条件进行本次迭代译码,相比于采用固定的最大迭代次数进行译码的技术方案,通过译码失败的码块的数量来动态地调整本次迭代译码的迭代终止条件,并且,本申请中本次迭代译码在满足第一条件时终止迭代早于本次迭代译码在满足第二条件时终止迭代,从而使得在信道条件差的情况下,能够使迭代早停止,加快译码速度,进而在不改变硬件结构的基础上,保证缓存软比特的缓冲区剩余的内存足够,从而避免因空缓冲区剩余的内存不够导致译码系统出现宕机的情况。
通过图2的实施例,介绍了迭代终止条件的设置具体过程,图3为本发明实施例提供的一种迭代译码方法的流程图,下面通过图3来介绍基于图2设置的迭代终止条件进行迭代译码的具体过程。
步骤S241,对本次迭代译码的码块译码,得到输出结果。
步骤S242,判断输出结果是否校验通过,若是,则执行步骤S244,若否,执行步骤S243。
步骤S243,判断本次迭代译码是否满足迭代终止条件,若否,则返回步骤S241,若是,则执行步骤S244。
步骤S244,停止迭代译码。
本发明实施例,在进行迭代译码前,基于译码失败的码块数量来确定本次迭代译码的迭代终止条件,在迭代译码过程中,当该迭代译码在满足迭代终止条件时,码块解码后的输出结果仍未校验通过的情况下,能够通过该迭代终止条件控制码块的迭代译码的停止,从而保证信道条件差的情况下,能够使迭代早停止,加快译码速度,进而在不改变硬件结构的基础上,保证缓存软比特的缓冲区剩余的内存足够,从而避免因空缓冲区剩余的内存不够导致译码系统出现宕机的情况。
上面介绍了码块的迭代译码过程,下面介绍获取码块的具体过程。图4所示为本申请实施例提供的获取码块的流程图。
步骤S310,获取待解调信息。
当信号发送端需要发送第一消息时,利用该第一消息对载波进行调制,生成携带该第一消息的已调制信号,再将该已调制信号发送至信号接收端,信号接收端接收到该已调制信号,并将从该已调制信号中获取待解调信息。
步骤S320,对待解调信息进行解调操作和解速率匹配操作,得到软比特。
在本申请的一种实施例中,解调是将待解调信息中的复数点根据调制方式转换为实数软比特,不同调制方式对应不同的软比特个数,比如正交相移键控(Quadrature PhaseShift Keying,QPSK)将一个复数解调为2个软比特,16正交幅度调制(QuadratureAmplitude Modulation,QAM)将一个复数解调为4个软比特,64QAM将一个复数解调为6个软比特,256QAM将一个复数解调为8个软比特。
解速率匹配是迭代译码的预处理,将解调输出的软比特放进缓冲区中对应码块的位置,作为译码的输入。解调和解速率匹配的逻辑处理时间上都是固定的,用户终端连续收到待解调信息,解调和解速率匹配就连续输出软比特,等待译码处理。
步骤S330,将软比特保存在缓冲区中。
缓存区的实现结构,通常采用一定数量的随机存储器(Random Access Memory,RAM)来管理,一边接收解调出来的软比特,一边在迭代译码空闲的时候将已经收集齐软比特的整个码块送到迭代译码处理。
需要说明的是,当RAM的数量太多时会造成面积和功耗比较大;当RAM数量太少时,软比特数据量很大的时候,若迭代译码比较慢,则很容易造成需要保存较多的软比特,如果当前缓冲区剩余的内存不足,会造成软比特丢失,后续译码都会错位而一直出现译码错误,从而导致迭代译码的性能下降。
如图5所示为本申请实施例提供的一种迭代译码方法的流程图。示例性地,应用于信号接收端。如图5所示,本申请实施例提供的迭代译码方法包括如下步骤。
步骤S410,确定本次迭代译码的迭代终止条件。
在本申请的一种实施例中,确定本次迭代译码的迭代终止条件的具体方式可参见图2中步骤S210-S230,不再赘述。
步骤S420,当迭代终止条件为第一条件时,基于第一条件进行本次迭代译码。
基于第一条件进行迭代译码的具体过程与图3中的基于迭代译码终止条件进行迭代译码的过程类似,具体过程可以参见步骤S241-S244,不再赘述。
步骤S430,若检测到码块迭代译码成功,将迭代终止条件由第一条件调整至第三条件。
其中,迭代译码在满足第一条件时终止迭代早于迭代译码在满足第三条件时终止迭代。至于第三条件如何确定,在本申请的一种实施例中,第三条件是预先设定,也可以根据缓冲区剩余的内存大小确定第三条件。
至于如何根据缓冲区剩余的内存大小确定与缓冲区剩余的内存大小相匹配的第三条件,在本申请的一种实施例中,从第一预设关系表中查找到缓冲区剩余的内存大小所对应的第一目标范围,将第一目标范围对应的迭代终止条件作为第三条件,该第一预设关系表是缓冲区剩余的内存大小与迭代终止条件的对应关系。
在本申请的一种实施例中,第三条件为第五预设值的最大迭代时间或第六预设值的最大迭代次数;第五预设值、第六预设值均与缓存区剩余的内存大小正相关。
在本申请中,通过检测是否有码块译码成功来表征当前的信道的信道质量的好坏。例如:当检测到码块迭代译码成功,则认为信道的当前信道质量相对之前变好。因此,可以通过码块的译码情况调整迭代终止条件。
步骤S440,基于第三条件进行迭代译码。
在本申请一实施例中,基于第三条件进行迭代译码的过程中,每次迭代之后判断得到的输出结果是否校验通过,若校验通过,则在达到下一次迭代前,就可以提前迭代完成。否则,继续进行迭代译码。基于第三条件进行迭代译码的具体过程与图3中的基于迭代译码终止条件进行迭代译码的过程类似,具体过程可以参见步骤S241-S244,不再赘述。
在本申请实施例中,若当前的迭代译码条件为第一条件时,通过检测是否有码块译码成功来确定当前的迭代终止条件是否需要调整,并进一步阐述了每种情况下对迭代终止条件的调整方式,从而能够动态地调整迭代终止条件。此外,对第一条件进行调整时,当将其调整到与缓冲区剩余的内存大小相匹配的第三条件时,既不会造成缓冲区的冗余和译码系统的宕机,同时可以保证得到的译码结果更准确。
步骤S450,若基于第一条件进行译码的码块数量达到目标数量时,将迭代译码条件由第一条件调整至与目标数量相匹配的第四条件。
其中,迭代译码在满足第一条件时终止迭代早于迭代译码在满足第四条件时终止迭代。
在本申请的一种实施例中,第四条件为第七预设值的最大迭代时间或第八预设值的最大迭代次数;第七预设值、第八预设值均与基于第一条件进行译码的码块数量正相关。
至于第四条件如何确定,在本申请的一种实施例中,第四条件是预先设定,也可以根据基于第一条件进行译码的码块数量确定第四条件。在本申请的一种实施例中,若第四条件是预先设定的,则直接获取预先存储的第四条件即可。
在本申请的另一种实施例中,从第二预设关系表中查找到目标数量所对应的第二目标范围,将第二目标范围对应的迭代终止条件作为第四条件,该第二预设关系表是基于第一条件进行译码的码块数量的目标范围与迭代终止条件的对应关系。
步骤S460,基于第四条件进行迭代译码。
基于第四条件进行迭代译码的具体过程与图3中的基于迭代译码终止条件进行迭代译码的过程类似,具体过程可以参见步骤S241- S244。
在本申请实施例中,基于第一条件进行译码的码块数量满足目标条件时,迭代终止条件需要调整情况,从而能够动态的调整迭代终止条件,并进一步阐述了该情况下对迭代终止条件的调整方法。此外,对第一条件进行调整时,当将其调整到与基于第一条件进行译码的码块数量相匹配的第四条件时,既不会造成缓冲区的冗余和译码系统的宕机,同时可以保证得到的译码结果更准确。
如图6所示,本发明实施例又提供了一种迭代译码装置,应用于信号接收端,该装置包括:
第一设置模块601,用于若检测到译码失败的码块数量符合目标条件时,将本次迭代译码的迭代终止条件设置为第一条件,该目标条件包括连续译码失败的码块数量达到第一目标预设范围和译码失败的码块的占比达到第二目标预设范围中的至少一项;
第二设置模块602,用于若检测到译码失败的码块数量不符合该目标条件时,将本次迭代译码的该迭代终止条件设置为第二条件,其中,该本次迭代译码在满足该第一条件时终止迭代早于该本次迭代译码在满足该第二条件时终止迭代;
第一译码模块603,用于基于该迭代终止条件进行本次迭代译码。
在一实施例中,该第一条件为第一预设值的最大迭代时间或第二预设值的最大迭代次数;第二条件为第三预设值的最大迭代时间或第四预设值的最大迭代次数。
可选的,作为另一实施例,该装置还包括:
第三设置模块,用于若检测到码块迭代译码成功,将该迭代终止条件由该第一条件调整至第三条件;
第二译码模块,用于基于该第三条件进行迭代译码,该迭代译码在满足第一条件时终止迭代早于该迭代译码在满足该第三条件时终止迭代。
可选的,作为另一实施例,该装置还包括:
第四设置模块,用于若基于该第一条件进行译码的码块数量达到目标数量时,将该迭代终止条件由该第一条件调整至与该目标数量相匹配的第四条件;
第三译码模块,用于基于该第四条件进行迭代译码,该迭代译码在满足第一条件时终止迭代早于该迭代译码在满足该第四条件时终止迭代。
在一实施例中,该第三条件为第五预设值的最大迭代时间或第六预设值的最大迭代次数;该第五预设值、该第六预设值均与当前缓存区剩余的内存大小正相关。
在一实施例中,该第四条件为第七预设值的最大迭代时间或第八预设值的最大迭代次数;该第七预设值、该第八预设值均与基于该第一条件进行译码的码块数量正相关。
在一实施例中,该第三预设值为该第一预设值的预设倍数,该第四预设值为该第二预设值的预设倍数,该预设倍数与当前缓存区剩余的内存大小正相关。
在本发明实施例中,当连续译码失败的码块数量达到第一目标预设范围和译码失败的码块的占比达到第二目标预设范围中的至少一项时,基于第一条件进行本次迭代译码,否则基于第二条件进行本次迭代译码,并且,本次迭代译码在满足第一条件时终止迭代早于本次迭代译码在满足第二条件时终止迭代,从而在信道质量差的情况下减少迭代,相比于现有技术中仅采用固定的最大迭代次数进行译码,能够动态的调整迭代终止条件,从而使得在信道条件差的情况下,能够有效地减少译码时长,进而在不改变硬件结构的基础上,保证缓存软比特的缓冲区剩余的内存足够,从而避免因空缓冲区剩余的内存不够导致译码系统出现宕机的情况。
下面,参考图7来描述根据本申请实施例的电子设备。图7所示为本申请一示例性实施例提供的电子设备的结构示意图。
如图7所示,电子设备700包括一个或多个处理器701和存储器702。
处理器701可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其他形式的处理单元,并且可以控制电子设备700中的其他组件以执行期望的功能。
存储器702可以包括一个或多个计算机程序产品,计算机程序产品可以包括各种形式的计算机可读存储介质,例如易失性存储器和/或非易失性存储器。所述易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。所述非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在所述计算机可读存储介质上可以存储一个或多个计算机程序指令,处理器701可以运行所述程序指令,以实现上文所述的本申请的各个实施例的迭代译码方法以及/或者其他期望的功能。
在一个示例中,电子设备700还可以包括:输入装置703和输出装置704,这些组件通过总线系统和/或其他形式的连接机构(未示出)互连。
该输入装置703可以包括例如键盘、鼠标等等。
该输出装置704可以向外部输出各种信息,包括译码结果等。该输出装置704可以包括例如显示器、扬声器、打印机以及通信网络及其所连接的远程输出设备等等。
当然,为了简化,图7中仅示出了该电子设备700中与本申请有关的组件中的一些,省略了诸如总线、输入/输出接口等等的组件。除此之外,根据具体应用情况,电子设备700还可以包括任何其他适当的组件。
除了上述方法和设备以外,本申请的实施例还可以是计算机程序产品,其包括计算机程序指令,所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述描述的根据本申请各种实施例的迭代译码方法中的步骤。
所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本申请实施例操作的程序代码,所述程序设计语言包括面向对象的程序设计语言,诸如Java、C++等,还包括常规的过程式程序设计语言,诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
此外,本申请的实施例还可以是计算机可读存储介质,其上存储有计算机程序指令,所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述描述的根据本申请各种实施例的迭代译码方法中的步骤。
所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电磁、红外线或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件或者上述的任意合适的组合。
以上结合具体实施例描述了本申请的基本原理,但是,需要指出的是,在本申请中提及的优点、优势、效果等仅是示例而非限制,不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外,上述公开的具体细节仅是为了示例的作用和便于理解的作用,而非限制,上述细节并不限制本申请为必须采用上述具体的细节来实现。
本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的,可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇,指“包括但不限于”,且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”,且可与其互换使用,除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”,且可与其互换使用。
还需要指出的是,在本申请的装置、设备和方法中,各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的,并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此,本申请不意图被限制到在此示出的方面,而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外,此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例,但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种迭代译码方法,其特征在于,应用于信号接收端,所述方法包括:
若检测到译码失败的码块数量符合目标条件时,将本次迭代译码的迭代终止条件设置为第一条件,所述目标条件包括连续译码失败的码块数量达到第一目标预设范围和译码失败的码块的占比达到第二目标预设范围中的至少一项;
若检测到译码失败的码块数量不符合所述目标条件时,将本次迭代译码的所述迭代终止条件设置为第二条件,其中,所述本次迭代译码在满足所述第一条件时终止迭代早于所述本次迭代译码在满足所述第二条件时终止迭代;
基于所述迭代终止条件进行本次迭代译码。
2.根据权利要求1所述的方法,其特征在于,所述第一条件为第一预设值的最大迭代时间或第二预设值的最大迭代次数;第二条件为第三预设值的最大迭代时间或第四预设值的最大迭代次数。
3.根据权利要求1所述的方法,其特征在于,当所述迭代终止条件为所述第一条件时,所述方法还包括:
若检测到码块迭代译码成功,将所述迭代终止条件由所述第一条件调整至第三条件;
基于所述第三条件进行迭代译码,所述迭代译码在满足第一条件时终止迭代早于所述迭代译码在满足所述第三条件时终止迭代。
4.根据权利要求1所述的方法,其特征在于,当所述迭代终止条件为第一条件时,所述方法还包括:
若基于所述第一条件进行译码的码块数量达到目标数量时,将所述迭代终止条件由所述第一条件调整至与所述目标数量相匹配的第四条件;
基于所述第四条件进行迭代译码,所述迭代译码在满足第一条件时终止迭代早于所述迭代译码在满足所述第四条件时终止迭代。
5.根据权利要求3所述的方法,其特征在于,所述第三条件为第五预设值的最大迭代时间或第六预设值的最大迭代次数;所述第五预设值、所述第六预设值均与当前缓存区剩余的内存大小正相关。
6.根据权利要求4所述的方法,其特征在于,所述第四条件为第七预设值的最大迭代时间或第八预设值的最大迭代次数;所述第七预设值、所述第八预设值均与基于所述第一条件进行译码的码块数量正相关。
7.根据权利要求2所述的方法,其特征在于,所述第三预设值为所述第一预设值的预设倍数,所述第四预设值为所述第二预设值的预设倍数,所述预设倍数与当前缓存区剩余的内存大小正相关。
8.一种迭代译码装置,其特征在于,应用于信号接收端,所述装置包括:
第一设置模块,用于若检测到译码失败的码块数量符合目标条件时,将本次迭代译码的迭代终止条件设置为第一条件,所述目标条件包括连续译码失败的码块数量达到第一目标预设范围和译码失败的码块的占比达到第二目标预设范围中的至少一项;
第二设置模块,用于若检测到译码失败的码块数量不符合所述目标条件时,将本次迭代译码的所述迭代终止条件设置为第二条件,其中,所述本次迭代译码在满足所述第一条件时终止迭代早于所述本次迭代译码在满足所述第二条件时终止迭代;
第一译码模块,用于基于所述迭代终止条件进行本次迭代译码。
9.一种计算机可读存储介质,其特征在于,所述存储介质存储有计算机程序,所述计算机程序用于执行上述权利要求1至7任一项所述的迭代译码方法。
10.一种电子设备,其特征在于,包括:
处理器;
用于存储所述处理器可执行指令的存储器;
所述处理器,用于执行上述权利要求1至7任一项所述的迭代译码方法。
CN202310474422.1A 2023-04-28 2023-04-28 迭代译码方法、装置、存储介质和电子设备 Active CN116192166B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310474422.1A CN116192166B (zh) 2023-04-28 2023-04-28 迭代译码方法、装置、存储介质和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310474422.1A CN116192166B (zh) 2023-04-28 2023-04-28 迭代译码方法、装置、存储介质和电子设备

Publications (2)

Publication Number Publication Date
CN116192166A true CN116192166A (zh) 2023-05-30
CN116192166B CN116192166B (zh) 2023-08-01

Family

ID=86452735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310474422.1A Active CN116192166B (zh) 2023-04-28 2023-04-28 迭代译码方法、装置、存储介质和电子设备

Country Status (1)

Country Link
CN (1) CN116192166B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007001304A1 (en) * 2005-06-27 2007-01-04 Thomson Licensing Method and apparatus for power reduction in iterative decoders
US20080148133A1 (en) * 2006-12-13 2008-06-19 Nortel Networks Limited Early termination controller for iterative fec decoders and method therefor
US20090049358A1 (en) * 2007-08-15 2009-02-19 Beceem Communications, Inc. Methods and systems for terminating an iterative decoding process of a forward error correction block
CN101465654A (zh) * 2009-01-06 2009-06-24 中山大学 基于校验和错误模式的ldpc码的译码停止判决方法
US8689074B1 (en) * 2011-06-27 2014-04-01 Cadence Design Systems, Inc. Method and apparatus for detecting trapping sets in decoding of information
CN103888148A (zh) * 2014-03-20 2014-06-25 山东华芯半导体有限公司 一种动态阈值比特翻转的ldpc码硬判决译码方法
CN104601178A (zh) * 2013-10-30 2015-05-06 群联电子股份有限公司 解码方法、解码电路、存储器存储装置与控制电路单元
US20160036468A1 (en) * 2014-08-01 2016-02-04 Intel IP Corporation Method and device for iterative decoding a data transfer structure
US20180248563A1 (en) * 2017-02-24 2018-08-30 Realtek Semiconductor Corp. Device and Method of Controlling an Iterative Decoder
US20180343082A1 (en) * 2017-05-26 2018-11-29 SK Hynix Inc. Early termination of low-density parity-check (ldpc) decoding
CN109347490A (zh) * 2018-12-09 2019-02-15 江苏华存电子科技有限公司 一种用于数据纠错ecc译码核主控装置
JP6567238B1 (ja) * 2019-02-22 2019-08-28 三菱電機株式会社 誤り訂正復号装置および誤り訂正復号方法
CN112865812A (zh) * 2021-01-18 2021-05-28 武汉梦芯科技有限公司 一种多元ldpc译码方法、计算机存储介质及计算机
CN112953569A (zh) * 2021-02-03 2021-06-11 Oppo广东移动通信有限公司 译码方法及装置、存储介质、电子设备、译码器
CN114759930A (zh) * 2022-04-11 2022-07-15 宝鸡文理学院 基于交替方向乘子法ldpc码的lp早停译码方法
CN115664432A (zh) * 2022-11-04 2023-01-31 成都新基讯通信技术有限公司 一种译码器的自适应迭代次数方法和系统
CN115694521A (zh) * 2023-01-04 2023-02-03 南京创芯慧联技术有限公司 迭代译码方法、装置、存储介质及电子设备

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007001304A1 (en) * 2005-06-27 2007-01-04 Thomson Licensing Method and apparatus for power reduction in iterative decoders
US20080148133A1 (en) * 2006-12-13 2008-06-19 Nortel Networks Limited Early termination controller for iterative fec decoders and method therefor
US20090049358A1 (en) * 2007-08-15 2009-02-19 Beceem Communications, Inc. Methods and systems for terminating an iterative decoding process of a forward error correction block
CN101465654A (zh) * 2009-01-06 2009-06-24 中山大学 基于校验和错误模式的ldpc码的译码停止判决方法
US8689074B1 (en) * 2011-06-27 2014-04-01 Cadence Design Systems, Inc. Method and apparatus for detecting trapping sets in decoding of information
CN104601178A (zh) * 2013-10-30 2015-05-06 群联电子股份有限公司 解码方法、解码电路、存储器存储装置与控制电路单元
CN103888148A (zh) * 2014-03-20 2014-06-25 山东华芯半导体有限公司 一种动态阈值比特翻转的ldpc码硬判决译码方法
US20160036468A1 (en) * 2014-08-01 2016-02-04 Intel IP Corporation Method and device for iterative decoding a data transfer structure
US20180248563A1 (en) * 2017-02-24 2018-08-30 Realtek Semiconductor Corp. Device and Method of Controlling an Iterative Decoder
US20180343082A1 (en) * 2017-05-26 2018-11-29 SK Hynix Inc. Early termination of low-density parity-check (ldpc) decoding
CN109347490A (zh) * 2018-12-09 2019-02-15 江苏华存电子科技有限公司 一种用于数据纠错ecc译码核主控装置
JP6567238B1 (ja) * 2019-02-22 2019-08-28 三菱電機株式会社 誤り訂正復号装置および誤り訂正復号方法
CN112865812A (zh) * 2021-01-18 2021-05-28 武汉梦芯科技有限公司 一种多元ldpc译码方法、计算机存储介质及计算机
CN112953569A (zh) * 2021-02-03 2021-06-11 Oppo广东移动通信有限公司 译码方法及装置、存储介质、电子设备、译码器
CN114759930A (zh) * 2022-04-11 2022-07-15 宝鸡文理学院 基于交替方向乘子法ldpc码的lp早停译码方法
CN115664432A (zh) * 2022-11-04 2023-01-31 成都新基讯通信技术有限公司 一种译码器的自适应迭代次数方法和系统
CN115694521A (zh) * 2023-01-04 2023-02-03 南京创芯慧联技术有限公司 迭代译码方法、装置、存储介质及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SARAH L. SWEATLOCK等: "Buffering Requirements for Variable-Iterations LDPC Decoders", 《2008 INFORMATION THEORY AND APPLICATIONS WORKSHOP》, pages 1 - 8 *
许欣: "5G URLLC数据信道中LDPC编译码方法研究", 《中国优秀硕士学位论文全文数据库信息科技辑》, no. 03, pages 136 - 82 *

Also Published As

Publication number Publication date
CN116192166B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US10256945B2 (en) Forward error correction decoding avoidance based on predicted code block reliability
US6700867B2 (en) Method and system for reduced memory hybrid automatic repeat request
EP2204984B1 (en) Broadcast receiver and method for optimizing a scale factor for a log-likelihood mapper
EP2224632B1 (en) Forward error correction decoding avoidance based on predicted code block reliability
JP2004525536A (ja) 動的な無線リンク適応化
CN1292958A (zh) 确定卷积编码通信信道的接收信号质量的方法和系统
EP2409441B1 (en) Techniques for encoding plcp headers
US10338996B2 (en) Pipelined decoder and method for conditional storage
US11595162B2 (en) Systems and methods of convergent multi-bit feedback
WO2014149738A1 (en) Systems and methods for multi-stage soft input decoding
CN102549959A (zh) 增大混合自动重复请求(harq)协议的吞吐量的方法和系统
US20100050018A1 (en) SATA primitive prediction and correction
US20220200744A1 (en) Methods for processing and indicating harq mechanism, terminal and network side device
EP4325782A1 (en) Symbol sending method, symbol receiving method, sending device, receiving device, and storage medium
CN115694521A (zh) 迭代译码方法、装置、存储介质及电子设备
US20220069946A1 (en) Data retransmission decoding method, apparatus and system, and communication device
CN116192166B (zh) 迭代译码方法、装置、存储介质和电子设备
US20160233978A1 (en) Method and apparatus for decoding data in receiver that uses non-binary low density parity check code
US20140089767A1 (en) Method and system for generation of a tie-breaking metric in a low-density parity check data encoding system
CN117692103A (zh) 一种基于比特的数据重传方法及相关装置
US11489623B2 (en) Error correction in network packets
CN1304621A (zh) 采用使用解码可靠性的crc验证的移动站及其方法
CN114844511A (zh) 极化码译码方法及装置、存储介质及电子设备
CN115037710A (zh) 一种消息传输方法和装置
CN104796735B (zh) 一种视频数据传输方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 6th Floor, Block C, High tech Headquarters Building, No. 73 Huachuang Road, Jiangbei New District, Nanjing, Jiangsu Province, 210048

Applicant after: Nanjing Chuangxin Huilian Technology Co.,Ltd.

Address before: Room 915, 9th Floor, Zhixin Technology Building, No. 15 Xinghuo Road, Jiangbei New District, Nanjing City, Jiangsu Province, 210048

Applicant before: Nanjing Chuangxin Huilian Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant