CN113948002A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113948002A
CN113948002A CN202110812110.8A CN202110812110A CN113948002A CN 113948002 A CN113948002 A CN 113948002A CN 202110812110 A CN202110812110 A CN 202110812110A CN 113948002 A CN113948002 A CN 113948002A
Authority
CN
China
Prior art keywords
layer
insulating layer
dam
display device
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110812110.8A
Other languages
English (en)
Inventor
曹永振
罗志洙
文重守
申俊澈
全炳鞠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113948002A publication Critical patent/CN113948002A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示装置。该显示装置包括：包括显示区域和围绕显示区域的外围区域的基板；在显示区域中的薄膜晶体管；在基板上的第一绝缘层，第一绝缘层覆盖薄膜晶体管；在第一绝缘层上的信号线，信号线耦接到薄膜晶体管；在第一绝缘层上的第二绝缘层，第二绝缘层覆盖信号线；在外围区域中的电源线，电源线被配置为将电力供应到包括薄膜晶体管的像素电路；以及在电源线上包括多层结构并且与电源线的至少一部分重叠的第一挡坝，其中，多层结构包括：包括与第二绝缘层相同的材料的最下层，并且最下层在电源线上面。

Description

显示装置
相关申请的交叉引用
本申请要求2020年7月17日在韩国知识产权局提交的韩国专利申请第10-2020-0089155号的优先权和权益，其公开内容通过引用整体并入本文。
技术领域
一个或多个实施例涉及一种显示装置。
背景技术
显示装置用于各种目的。此外，当显示装置变得薄且重量轻时，这类显示装置的使用范围继续扩展。已经进行了研究以除了平面型显示装置之外实现诸如可折叠的显示装置或可卷曲的显示装置等的柔性显示装置。
本背景技术部分中公开的以上信息仅是为了增强对背景技术的理解，并且因此，在该背景技术部分中讨论的信息不一定构成现有技术。
发明内容
一个或多个实施例包括一种具有能够防止或减小导致显示装置缺陷的可能性的结构的显示装置。然而，该目的仅是一个示例，并且本公开的范围不限于此。
在以下描述中将部分地阐述额外的方面，并且部分地将从描述显而易见，或者可以通过本公开所展示的实施例的实践而习得。
根据一个或多个实施例，一种显示装置可以包括：包括显示区域和围绕显示区域的外围区域的基板；在基板的显示区域中的薄膜晶体管；在基板上的第一绝缘层，第一绝缘层覆盖薄膜晶体管；在第一绝缘层上的信号线，信号线耦接到薄膜晶体管；在第一绝缘层上的第二绝缘层，第二绝缘层覆盖信号线；在基板的外围区域中的电源线，电源线被配置为将电力供应到包括薄膜晶体管的像素电路，以及包括在电源线上的多层结构的第一挡坝，第一挡坝与电源线的至少一部分重叠，其中，多层结构包括：包括与第二绝缘层相同的材料的最下层，并且最下层在电源线上面。
第一挡坝可以在外围区域中的端子部分和基板的显示区域之间。
显示装置可以进一步包括在显示区域中、基板和第一绝缘层之间的无机绝缘层，无机绝缘层朝向外围区域延伸并且在外围区域中，其中，外围区域包括与显示区域邻近的第一子外围区域和在第一子外围区域外部的第二子外围区域，其中，显示区域的第一绝缘层和第二绝缘层可以延伸到第一子外围区域中，并且其中，电源线可以在第一子外围区域中、第一绝缘层和第二绝缘层之间，并且在第二子外围区域中、无机绝缘层和第一挡坝之间。
显示装置可以进一步包括在第二绝缘层上的像素电极，像素电极耦接到薄膜晶体管，在第二绝缘层上的第三绝缘层，第三绝缘层覆盖像素电极的边缘，以及在第三绝缘层上的间隔件，间隔件在像素电极周围。
第一挡坝可以包括：第一层，其中，第一层是最下层；在第一层上的第二层，第二层包括与第三绝缘层相同的材料，以及在第二层上的第三层，第三层包括与间隔件相同的材料。
第一挡坝的第一层和第二层中的每一个可以具有台阶。
第一挡坝的第一层的厚度可以小于第二绝缘层的厚度。
显示装置可以进一步包括在第一挡坝和显示区域之间的第二挡坝，其中，第一挡坝的高度大于第二挡坝的高度。
第二挡坝可以包括：包括与第二绝缘层相同的材料的第一层；以及在第一层上的第二层，第二层包括与第三绝缘层相同的材料。
第二挡坝可以包括：包括与第三绝缘层相同的材料的第一层；以及在第一层上的第二层，第二层包括与间隔件相同的材料。
显示装置可以进一步包括在第二挡坝和显示区域之间的第三挡坝。
根据一个或多个实施例，一种显示装置可以包括：包括显示区域和围绕显示区域的外围区域的基板；在基板的显示区域中的薄膜晶体管；在基板上的第一绝缘层，第一绝缘层覆盖薄膜晶体管；在第一绝缘层上的信号线，信号线耦接到薄膜晶体管；在第一绝缘层上的第二绝缘层，第二绝缘层覆盖信号线；在基板的外围区域中的电源线，电源线被配置为将电力供应到包括薄膜晶体管的像素电路，以及包括在电源线上的多个层的第一挡坝，第一挡坝与电源线的至少一部分重叠，其中，多个层中的至少一层包括台阶，并且第一挡坝具有基于多个层中的至少一层的台阶的台阶。
第一挡坝可以在显示区域的上侧、下侧、左侧和右侧中。
显示装置可以进一步包括在显示区域中、基板和第一绝缘层之间的无机绝缘层，无机绝缘层朝向外围区域延伸并且在外围区域中，其中，外围区域包括与显示区域邻近的第一子外围区域和在第一子外围区域外部的第二子外围区域，其中，显示区域的第一绝缘层和第二绝缘层延伸到第一子外围区域中，并且其中，电源线在第一子外围区域中、第一绝缘层和第二绝缘层之间，并且在第二子外围区域中、无机绝缘层和第一挡坝之间。
显示装置可以进一步包括：在第二绝缘层上的像素电极，像素电极耦接到薄膜晶体管，在第二绝缘层上的第三绝缘层，第三绝缘层覆盖像素电极的边缘，以及在第三绝缘层上的间隔件，间隔件在像素电极周围。
第一挡坝可以包括：包括与第二绝缘层相同的材料的第一层；在第一层上的第二层，第二层包括与第三绝缘层相同的材料；以及在第二层上的第三层，第三层包括与间隔件相同的材料。
第一挡坝的第一层的厚度可以小于第二绝缘层的厚度。
第一挡坝可以包括：包括与第一绝缘层相同的材料的第一层；在第一层上的第二层，第二层包括与第二绝缘层相同的材料；在第二层上的第三层，第三层包括与第三绝缘层相同的材料；以及在第三层上的第四层，第四层包括与间隔件相同的材料。
第一挡坝的第一层的厚度可以小于第一绝缘层的厚度，并且第一挡坝的第二层的厚度可以小于第二绝缘层的厚度。
显示装置可以进一步包括在第一挡坝和显示区域之间的第二挡坝，其中，第一挡坝的高度大于第二挡坝的高度。
显示装置可以进一步包括在第二挡坝和显示区域之间的第三挡坝，其中，第一挡坝的高度大于第三挡坝的高度。
外围区域可以包括与显示区域邻近的第一子外围区域和在第一子外围区域外部的第二子外围区域，其中，显示区域的第一绝缘层和第二绝缘层延伸到第一子外围区域中，第一挡坝和第二挡坝可以在第二子外围区域中、在基板上的无机绝缘层上，并且第三挡坝可以在第一子外围区域中、第二绝缘层上。
附图说明
本公开的某些示例实施例的以上和其他方面、特征和特性将从结合附图的以下描述而更加明显，其中：
图1是根据实施例的显示装置的示意性透视图；
图2是简要地图示根据实施例的显示装置的截面图；
图3是根据实施例的显示面板的示意性平面图；
图4是根据实施例的像素的等效电路图；
图5是显示面板的沿着图3的线II-II’截取的一部分的截面图；
图6是显示面板的沿着图3的线III-III’截取的一部分的截面图；
图7是显示面板的描述根据实施例的挡坝的设置的一部分的示意图；
图8A是图7的部分A的示意性放大平面图；
图8B是图7的部分B的示意性放大平面图；
图9图示根据比较示例的第一挡坝DAM1’的示例；
图10是显示面板的描述根据实施例的挡坝的设置的一部分的示意图；
图11是根据实施例的像素的等效电路图；
图12是显示面板的沿着图3的线II-II’截取的一部分的截面图；
图13是显示面板的沿着图3的线III-III’截取的一部分的截面图；
图14是根据实施例的输入感测层的示意性平面图；并且
图15是根据实施例的显示面板的一部分的截面图。
具体实施方式
现在将更详细地参照实施例，其示例在附图中图示，其中，贯穿全文，相同的附图标记指相同的元件。就此而言，本实施例可以具有不同的形式并且不应被解释为限于本文所阐述的描述。因此，下面通过参照各图仅描述实施例以解释本描述的各方面。如本文所使用的，术语“和/或”包括相关所列项的一个或多个的任何和全部组合。贯穿本公开，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b、c的全部、或者其变形。
然而，本公开可以以许多不同的形式体现并且不应被解释为限于本文所阐述的实施例。本公开的优点和特征以及实现本公开的方法可以通过参照示例实施例的以下详细描述和附图而更容易理解。相反，提供这些实施例以使本公开将是透彻的和完整的，并且将向本领域技术人员充分传达本公开的构思，并且本公开将仅由所附权利要求及其等价形式限定。
虽然诸如“第一”、“第二”等的术语可以用于描述各个部件，但是这类部件不限于以上术语。以上术语仅用于区分一个部件与另一部件。
以单数形式使用的表述包括复数形式的表述，除非它在上下文中具有明确不同的含义。
在下面的实施例中，将理解，诸如“包括”、“具有”和“包含”的术语意在表示说明书中所公开的特征、数量、步骤、动作、部件、部分或其组合的存在，并且不意在排除可以存在或可以添加一个或多个其他特征、数量、步骤、动作、部件、部分或其组合的可能性。
将理解，当层、区域或部件被称为“形成”在另一层、区域或部件“上”时，它可以直接或间接形成在该另一层、区域或部件上。也就是说，例如，可以存在居间层、区域或部件。
为了方便解释，可以夸大附图中部件的尺寸。换言之，因为为了方便解释而任意地图示附图中部件的尺寸和厚度，所以以下实施例不限于此。
在说明书中，诸如“A和/或B”的表述可以包括A或B或者A和B。此外，诸如“A和B中的至少一个”的表述可以包括A或B或者A和B。
在下面的实施例中，布线“在第一方向或第二方向上延伸”的含义不仅包括在线性方向上延伸，而且也包括沿着第一方向或第二方向以锯齿形或曲线延伸。
在以下实施例中，当元件被称为“在平面上”时，这意味着从上面观看目标部分。当元件被称为“在截面中”时，它意味着垂直切割并且从侧面观看目标部分的截面。在以下实施例中，当被称为“重叠”时，它包括“在平面上”和“在截面中”重叠。
图1是根据实施例的显示装置1的示意性透视图。图2是简要地图示图1的显示装置1的截面图，其可以与沿着图1的线I-I’截取的截面相对应。
根据一个或多个实施例的显示装置1可以被实现为诸如智能电话、移动电话、智能手表、导航装置、游戏控制台、TV、汽车主机、笔记本计算机、膝上型计算机、平板计算机、个人媒体播放器(PMP)和个人数字助理(PDA)等的电子装置。此外，电子装置可以是柔性装置(例如，柔性显示电子装置)。
显示装置1可以包括其中可以显示图像的显示区域DA以及提供在显示区域DA周围的外围区域PA。显示装置1可以通过使用从设置在显示区域DA内的多个像素发射的光而显示特定图像。
显示装置1可以具有各种形状，包括例如，具有彼此平行的两对侧边的矩形形状。当显示装置1是矩形形状时，两对侧边中的任意一对侧边可以比另一对侧边长。在实施例中，为了方便解释，显示装置1具有带有一对较长侧边和一对较短侧边的矩形形状，并且该对较短侧边的方向在本文被称为第一方向(x方向)，该对较长侧边的方向在本文被称为第二方向(y方向)，并且与该对较长侧边的方向和该对较短侧边的方向垂直的方向在本文被称为第三方向(z方向)。在另一实施例中，显示装置1可以具有非矩形形状。非矩形形状可以是例如圆形、椭圆形、具有圆形部分的多边形或其他多边形(除了矩形之外)。
当显示区域DA具有平坦的形状(例如，基本上平坦的形状)时，显示区域DA可以具有如图1中所示的矩形形状。在另一实施例中，显示区域DA可以具有诸如三角形、五边形和六边形等的多边形形状，或者诸如椭圆形形状和不规则形状等的圆形形状。
外围区域PA是在显示区域DA周围的区域，其可以是其中不存在像素的非显示区域。显示区域DA可以被外围区域PA完全地围绕。用于传送要被施加到显示区域DA的电信号的各种布线以及印刷电路板或驱动器IC芯片附接到的焊盘等可以被设置在外围区域PA中。
在以下描述中，尽管有机发光显示装置被描述为根据实施例的显示装置1的示例，但是根据一个或多个实施例的显示装置不限于此。在另一实施例中，根据一个或多个实施例的显示装置1可以包括例如无机发光显示装置或无机电致发光(EL)显示装置或者量子点发光显示装置等。
参照图2，显示装置1可以包括显示面板10、在显示面板10上的输入感测层40和可以采用窗口60覆盖的光学功能层50。
显示面板10可以被配置为显示图像。显示面板10可以包括设置在显示区域DA中的像素。像素可以包括显示元件。显示元件可以连接到像素电路。显示元件可以包括有机发光二极管(OLED)和量子点OLED等。
输入感测层40从外部输入(例如，触摸事件)获得坐标信息。输入感测层40可以包括感测电极或触摸电极以及连接到感测电极的迹线。输入感测层40可以被布置在显示面板10上。输入感测层40可以通过互电容方法和/或自电容方法感测外部输入。
输入感测层40可以直接形成在显示面板10上，或者它可以单独形成并且然后使用诸如光学透明粘合剂的粘合层耦接到显示面板10。例如，输入感测层40可以在形成显示面板10的工艺之后连续形成。也就是说，可以形成显示面板10并且然后可以形成输入感测层40。在此情况下，输入感测层40可以形成为显示面板10的一部分，并且粘合层可以不在输入感测层40和显示面板10之间。尽管图2图示输入感测层40在显示面板10和光学功能层50之间，但是在另一实施例中，输入感测层40可以被布置在光学功能层50上。也就是说，光学功能层50可以在显示面板10上，并且输入感测层40可以被布置在光学功能层50上。
光学功能层50可以包括抗反射层。抗反射层可以减少穿过窗口60从外部入射到显示面板10上的光(例如，外部光)的反射。抗反射层可以包括延迟器和偏振器。延迟器可以是膜型或液晶涂层型，并且可以包括λ/2延迟器或λ/4延迟器。偏振器也可以是膜型或液晶涂层型。膜型可以包括可拉伸的合成树脂膜，并且液晶涂层型可以包括以特定设置而设置的液晶。延迟器和偏振器可以进一步包括保护膜。延迟器和偏振器自身或者保护膜可以被定义为抗反射层的基底层。
在另一实施例中，抗反射层可以包括黑矩阵和滤色器。可以考虑从显示面板10的各个像素发射的光的颜色而设置滤色器。在另一实施例中，抗反射层可以包括相消干涉结构。相消干涉结构可以包括被设置在不同层中的第一反射层和第二反射层。分别从第一反射层和第二反射层反射的第一反射光和第二反射光可以彼此相消干涉，因此减少外部光的反射。
光学功能层50可以包括透镜层。透镜层可以改善从显示面板10发射的光的光输出效率或者减小光的色差。透镜层可以包括具有凹透镜形状或凸透镜形状的层和/或具有不同折射率的多个层。在一些实施例中，光学功能层50可以包括上述抗反射层和透镜层中的全部或者其任何一个。
在实施例中，光学功能层50可以在形成显示面板10和/或输入感测层40的工艺之后连续形成。也就是说，可以形成显示面板10并且然后可以形成光学功能层50，或者可以形成输入感测层40并且然后可以形成光学功能层50。在此情况下，粘合层可以不在光学功能层50与显示面板10和/或输入感测层40之间。
图3是根据实施例的显示面板10的示意性平面图。
参照图3，形成显示面板10的各种构成元件被设置在基板100上。基板100可以包括显示区域DA和围绕显示区域DA的外围区域PA。
多个像素P和用于将电信号施加到像素P的信号线可以被设置在显示区域DA中。像素P每一个可以由诸如OLED的显示元件实现。每一个像素P可以发射例如红光、绿光、蓝光或白光。显示区域DA可以采用密封构件覆盖并且被保护免受外部空气或湿气等影响。
用于将电信号施加到像素P的信号线可以包括多条扫描线SL和多条数据线DL。扫描线SL中的每一条可以在第一方向(x方向)上延伸，并且数据线DL中的每一条可以在第二方向(y方向)上延伸。扫描线SL可以例如被设置为多个行以将扫描信号传送到像素P，并且数据线DL可以例如被设置为多个列以将数据信号传送到像素P。像素P中的每一个可以耦接(例如，连接)到扫描线SL中的至少一条对应扫描线SL以及数据线DL中的对应数据线DL。
信号线可以进一步包括多条驱动电压线PL和多条发射控制线EL等。发射控制线EL中的每一条可以在x方向上延伸，并且驱动电压线PL中的每一条可以在y方向上延伸。发射控制线EL可以例如被设置为多个行，并且可以将发射控制信号传送到像素P。驱动电压线PL可以例如被设置为多个列，并且可以将驱动电压信号(驱动电压)传送到像素P。
用于驱动像素P的像素电路中的每一个可以电连接到设置在外围区域PA中的外部电路。外围区域PA中不存在像素P，但是相反，各种电子装置和印刷电路板等可以电附接到外围区域PA，并且用于供应电力以驱动像素P的电压线等可以位于外围区域PA。例如，第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、端子部分PAD以及电源线可以被设置在外围区域PA中。电源线可以包括驱动电压电源线11和公共电压电源线13。
第一扫描驱动电路SDRV1可以通过扫描线SL将扫描信号施加到用于驱动像素P的像素电路中的每一个。第二扫描驱动电路SDRV2可以通过发射控制线EL将发射控制信号施加到每一个像素电路。第二扫描驱动电路SDRV2可以位于显示区域DA的远离第一扫描驱动电路SDRV1的相对侧处，并且近似平行于第一扫描驱动电路SDRV1。
端子部分PAD可以被布置在基板100的一侧处。端子部分PAD被绝缘层暴露且未被绝缘层覆盖，并且连接到显示电路板30。显示驱动部分32可以被布置在显示电路板30上。
显示驱动部分32可以产生要被传送到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的控制信号。显示驱动部分32可以产生数据信号，并且所产生的数据信号可以通过扇出线FW和连接到扇出线FW的数据线DL传送到像素P的像素电路。扇出线FW可以在y方向上延伸。
显示驱动部分32可以将驱动电压ELVDD(参见图4)供应到驱动电压电源线11，并且将公共电压ELVSS(参见图4)供应到公共电压电源线13。驱动电压ELVDD可以通过连接到驱动电压电源线11的驱动电压线PL被施加到像素P的像素电路。公共电压ELVSS可以通过公共电压电源线13被施加到显示元件的对电极。
驱动电压电源线11可以连接到端子部分PAD并且通过在显示区域DA的下侧处(如图3中所定向)在x方向上延伸被提供。公共电压电源线13可以连接到端子部分PAD，可以具有带有一个开口侧(例如，显示区域DA的下侧)的环形，并且可以部分地围绕显示区域DA。公共电压电源线13可以在显示区域DA的左侧和右侧处(如图3中所定向)在y方向上延伸，并且在显示区域DA的上侧处(如图3中所定向)在x方向上延伸。
图4是根据实施例的像素的等效电路图。
参照图4，像素电路PC可以包括第一晶体管T1至第七晶体管T7，并且取决于晶体管的类型(p型或n型)和/或操作条件，第一晶体管T1至第七晶体管T7中的每一个的第一端子可以是源端子或漏端子，并且第一晶体管T1至第七晶体管T7中的每一个的第二端子可以是与第一端子不同的端子。例如，当第一端子是源端子时，第二端子可以是漏端子，并且反之亦然。
像素电路PC可以连接到用于传送第一扫描信号Sn的第一扫描线SL、用于传送第二扫描信号Sn-1的第二扫描线SL-1、用于传送第三扫描信号Sn+1的第三扫描线SL+1、用于传送发射控制信号En的发射控制线EL、用于传送数据信号DATA的数据线DL、用于传送驱动电压ELVDD的驱动电压线PL以及用于传送初始化电压Vint的初始化电压线VL。
第一晶体管T1可以包括连接到第二节点N2的栅端子、连接到第一节点N1的第一端子以及连接到第三节点N3的第二端子。用作驱动晶体管的第一晶体管T1根据第二晶体管T2的开关操作而接收数据信号DATA并且将驱动电流供应到发射装置。发光装置可以包括OLED。
第二晶体管T2(开关晶体管)可以包括连接到第一扫描线SL的栅端子、连接到数据线DL的第一端子以及连接到第一节点N1(或第一晶体管T1的第一端子)的第二端子。第二晶体管T2可以根据通过第一扫描线SL接收的第一扫描信号Sn而导通以执行开关操作，以将通过数据线DL传送的数据信号DATA传送到第一节点N1。
第三晶体管T3(补偿晶体管)可以包括连接到第一扫描线SL的栅端子、连接到第二节点N2(或第一晶体管T1的栅端子)的第一端子以及连接到第三节点N3(或第一晶体管T1的第二端子)的第二端子。第三晶体管T3可以根据通过第一扫描线SL接收的第一扫描信号Sn而导通以二极管连接到第一晶体管T1。第三晶体管T3可以具有其中两个或更多个晶体管串联连接的结构。
第四晶体管T4(第一初始化晶体管)可以包括连接到第二扫描线SL-1的栅端子、连接到初始化电压线VL的第一端子以及连接到第二节点N2的第二端子。第四晶体管T4可以根据通过第二扫描线SL-1接收的第二扫描信号Sn-1而导通，以通过将初始化电压Vint传送到第一晶体管T1的栅端子而初始化第一晶体管T1的栅电压。第四晶体管T4可以具有其中两个或更多个晶体管串联连接的结构。
第五晶体管T5(第一发光控制晶体管)可以包括连接到发射控制线EL的栅端子、连接到驱动电压线PL的第一端子以及连接到第一节点N1的第二端子。第六晶体管T6(第二发光控制晶体管)可以包括连接到发射控制线EL的栅端子、连接到第三节点N3的第一端子以及连接到OLED的像素电极的第二端子。第五晶体管T5和第六晶体管T6根据通过发射控制线EL接收的发射控制信号En而同时导通以使电流在OLED中流动。
第七晶体管T7(第二初始化晶体管)可以包括连接到第三扫描线SL+1的栅端子、连接到第六晶体管T6的第二端子和OLED的像素电极的第一端子以及连接到初始化电压线VL的第二端子。第七晶体管T7可以根据通过第三扫描线SL+1接收的第三扫描信号Sn+1而导通以将初始化电压Vint传送到OLED的像素电极，以使OLED的像素电极的电压可以被初始化。在一些实施例中，可以省略第七晶体管T7。
电容器Cst可以包括连接到第二节点N2的第一电极以及连接到驱动电压线PL的第二电极。
OLED可以包括像素电极和面对像素电极的对电极，并且公共电压ELVSS可以被施加到对电极。OLED从第一晶体管T1接收驱动电流以发射特定颜色的光，从而显示图像(例如，图像的一部分)。对电极可以共同地被提供到多个像素，也就是说，向多个像素整体提供。换言之，对电极可以与显示区域DA中的其他像素的对电极耦接(例如，共同地耦接)。
尽管图4图示其中第四晶体管T4和第七晶体管T7分别连接到第二扫描线SL-1和第三扫描线SL+1的情况，但是本公开不限于此。在另一实施例中，第四晶体管T4和第七晶体管T7两者可以都连接到第二扫描线SL-1以根据第二扫描信号Sn-1而驱动。
图5是显示面板10的沿着图3的线II-II’截取的一部分的截面图。图6是显示面板10的沿着图3的线III-III’截取的一部分的截面图。图7是显示面板10的描述根据实施例的挡坝的设置的一部分的示意图。图8A是图7的部分A的示意性放大平面图。图8B是图7的部分B的示意性放大平面图。图9图示根据比较示例的第一挡坝DAM1’的示例。图10是显示面板10的描述根据实施例的挡坝的设置的一部分的示意图。
图5和图6可以是应用图4的像素的显示面板10的截面图。
首先，参照图5和图6的显示区域DA，像素电路PC和电连接到像素电路PC的OLED可以被设置在基板100的显示区域DA中。像素电路PC可以包括第一薄膜晶体管TFT1和电容器Cst。
基板100可以包括诸如金属材料和塑料材料等的各种材料。根据实施例，基板100可以是柔性基板，并且基板100可以包括顺序地堆叠(例如，按次序一层在另一层之上)的第一基底层、第一阻挡层、第二基底层和第二阻挡层。第一基底层和第二基底层每一个可以包括聚合物树脂。例如，第一基底层和第二基底层每一个可以包括诸如聚醚砜(PES)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二酯(PEN)、聚对苯二甲酸乙二酯(PET)、聚苯硫醚(PPS)、聚酰亚胺(PI)、聚碳酸酯(PC)、三醋酸纤维素(TAC)和醋酸丙酸纤维素(CAP)等的聚合物树脂。聚合物树脂可以是透明的。第一阻挡层和第二阻挡层可以每一个是用于减少(例如，防止)异物侵入的层，并且可以是包括诸如非晶硅、氮化硅和/或氧化硅的无机材料的单层或多层。
缓冲层110可以被布置在基板100上。缓冲层110可以减少(例如，阻挡)异物或湿气穿过基板100侵入。缓冲层110可以包括诸如氧化硅、氮化硅和/或氮氧化硅等的无机材料，并且可以以单层或多层形成。
第一薄膜晶体管TFT1可以是参照图4所述的晶体管中的一个，例如，作为驱动晶体管的第一晶体管T1。第一薄膜晶体管TFT1可以包括半导体层ACT、栅电极GE、源电极SE和漏电极DE。
半导体层ACT可以包括非晶硅、多晶硅、氧化物半导体材料或有机半导体材料。半导体层ACT可以包括与栅电极GE重叠的沟道区CH以及设置在沟道区CH的两侧处的源极区SE和漏极区DE，并且也可以包括杂质。杂质可以包括N型杂质或P型杂质。源极区SE和漏极区DE可以分别是第一薄膜晶体管TFT1的源电极和漏电极。
考虑到材料与邻近层的粘合性、堆叠层的表面平坦度和可加工性等，栅电极GE可以包括例如诸如铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)的一种或多种材料，并且可以形成为单层或多层。第一栅绝缘层111可以被布置在半导体层ACT和栅电极GE之间。
电容器Cst可以包括彼此重叠的下电极CE1和上电极CE2，第二栅绝缘层112在下电极CE1和上电极CE2之间。电容器Cst可以与第一薄膜晶体管TFT1重叠。图5和图6图示第一薄膜晶体管TFT1的栅电极GE是电容器Cst的下电极CE1。在另一实施例中，电容器Cst可以不与第一薄膜晶体管TFT1重叠。
第一栅绝缘层111和第二栅绝缘层112可以包括诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽和氧化铪等的无机绝缘材料。第一栅绝缘层111和第二栅绝缘层112可以是包括上述材料的单层或多层。
电容器Cst可以采用层间绝缘层113覆盖。层间绝缘层113可以包括诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽和氧化铪等的无机绝缘材料。层间绝缘层113可以是包括上述材料的单层或多层。
驱动电压线PL和第一连接电极CM1可以被设置在层间绝缘层113上。驱动电压线PL和第一连接电极CM1每一个可以以单层或多层而包括诸如Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu的一种或多种材料。在实施例中，驱动电压线PL和第一连接电极CM1中的每一个可以形成为Ti/Al/Ti的多层。
第一绝缘层115可以被布置在驱动电压线PL和第一连接电极CM1上。数据线DL和第二连接电极CM2可以被设置在第一绝缘层115上。数据线DL和第二连接电极CM2每一个可以包括与驱动电压线PL相同的材料。例如，数据线DL和第二连接电极CM2可以每一个以单层或多层而包括诸如Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu的一种或多种材料。在实施例中，数据线DL和第二连接电极CM2每一个可以形成为Ti/Al/Ti的多层。可以采用第二绝缘层116覆盖数据线DL和第二连接电极CM2。如图5和图6中所图示，数据线DL可以与驱动电压线PL至少部分地重叠。在另一实施例中，数据线DL可以不与驱动电压线PL重叠。
在图5和图6的实施例中，数据线DL被布置在驱动电压线PL中的每一条的上表面上。在另一实施例中，数据线DL可以被布置在层间绝缘层113上或者驱动电压线PL可以被布置在第一绝缘层115上，并且因此，数据线DL和驱动电压线PL可以被布置在同一层中。在另一实施例中，驱动电压线PL中的每一条可以具有双层结构，双层结构包括布置在层间绝缘层113上的下驱动电压线和布置在第一绝缘层115上并且电连接到下驱动电压线的上驱动电压线。
形成为平坦化绝缘层的第一绝缘层115和第二绝缘层116可以是有机绝缘层。例如，第一绝缘层115和第二绝缘层116可以每一个包括有机绝缘材料，有机绝缘材料例如通用聚合物(诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、硅氧烷类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物及其混合物等。在实施例中，第一绝缘层115和/或第二绝缘层116可以是包括PI的有机绝缘层或者包括硅氧烷的有机绝缘层。
例如，OLED的显示元件可以被布置在第二绝缘层116上面、显示区域DA中。OLED可以包括作为像素电极的第一电极221、中间层222以及作为对电极的第二电极223。
OLED的第一电极221被布置在第二绝缘层116上并且可以经由在层间绝缘层113上的第一连接电极CM1和在第一绝缘层115上的第二连接电极CM2而连接到第一薄膜晶体管TFT1。
第一电极221可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)的导电氧化物。在另一实施例中，第一电极221可以包括：包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其化合物的反射膜。在另一实施例中，第一电极221可以进一步包括在上述反射膜上面和/或下面的包括ITO、IZO、ZnO或In2O3的膜。
第三绝缘层118可以被布置在第二绝缘层116上。第三绝缘层118可以包括用于显示区域DA中的每一个像素的开口，也就是说，用于暴露第一电极221的一部分的开口OP。在第三绝缘层118中，作为像素限定层，开口OP可以限定像素的发射区域。发射区域可以是发射层被布置使得发射层发光的地方。换言之，第三绝缘层118可以被布置为与发射区域以外的区域(也就是说，非发射区域)相对应。在一些实施例中，发射区域的尺寸可以根据像素发射的光的颜色而改变。
此外，因为第三绝缘层118增大了第一电极221的边缘部分和第二电极223的在第一电极221上面的一部分之间的距离，所以可以减少(例如，防止)在第一电极211的边缘处产生电弧等。第三绝缘层118可以包括例如诸如PI和六甲基二硅氧烷(HMDSO)等的有机材料。
中间层222可以包括发射层。发射层可以包括发射特定颜色的光的聚合物或低分子有机材料。在实施例中，中间层222可以包括布置在发射层下面的第一功能层和/或布置在发射层上面的第二功能层。第一功能层和/或第二功能层可以包括跨越第一电极221的一体的层，或者被图案化以与第一电极221中的每一个相对应的层。
第一功能层可以是单层或多层。例如，当第一功能层包括聚合物材料时，第一功能层可以具有单层结构(也就是说，空穴传输层(HTL))，并且聚合物材料可以包括例如聚-(3,4)-乙烯-二羟基噻吩(PEDOT)或聚苯胺(PANI)。当第一功能层包括低分子量材料时，第一功能层可以包括空穴注入层(HIL)和空穴传输层(HTL)。
在一些实施例中，可以省略第二功能层。然而，例如，当第一功能层和发射层每一个包括聚合物材料时，为了改善OLED的特性，第二功能层可能是期望的或必须的。第二功能层可以是单层或多层。第二功能层可以包括电子传输层(ETL)和/或电子注入层(EIL)。
第二电极223可以被布置为面对第一电极221，中间层222在第二电极223和第一电极221之间。第二电极223可以包括具有低功函数的导电材料。例如，第二电极223可以包括：包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca及其合金等的透明层或半透明层。可替代地，第二电极223可以进一步包括在包括上述材料的透明层或半透明层上的诸如ITO、IZO、ZnO或In2O3的层。
第二电极223可以对于显示区域DA中的多个OLED一体形成以面对第一电极221，并且可以被布置在中间层222和第三绝缘层118上面。
多个间隔件SPC可以进一步被布置在显示区域DA的非发射区域中。间隔件SPC可以被布置在第一电极221周围，也就是说，在第一电极221之间。间隔件SPC可以被布置在第三绝缘层118上面。间隔件SPC可以是岛状绝缘图案。间隔件SPC可以具有诸如矩形和三角形等的多边形形状、圆形形状或椭圆形形状。间隔件SPC可以包括诸如聚酰亚胺的有机绝缘材料。可替代地，间隔件SPC可以包括诸如氮化硅或氧化硅的无机绝缘材料，或者有机绝缘材料和无机绝缘材料。间隔件SPC可以包括与第三绝缘层118不同的材料。可替代地，间隔件SPC可以包括与第一绝缘层115、第二绝缘层116和第三绝缘层118中的一个相同的材料。间隔件SPC可以维持基板100和封装层300之间的间隙并且支撑封装层300。第二电极223可以被布置在间隔件SPC上面。
封装层300可以被布置在第二电极223上以便显示面板10可以被保护免受异物和湿气等的影响。封装层300可以包括至少一个有机封装层和至少一个无机封装层。图5和图6图示封装层300包括第一无机封装层310和第二无机封装层330以及在第一无机封装层310和第二无机封装层330之间的有机封装层320。在另一实施例中，可以改变有机封装层的数量、无机封装层的数量以及堆叠顺序。
如期望的或必须的，包括覆盖层230的多个层可以被布置在第一无机封装层310和第二电极223之间。尽管图5和图6图示了提供覆盖层230，但是在另一实施例中，可以省略覆盖层230。
第一无机封装层310和第二无机封装层330可以包括诸如氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅等的一种或多种无机绝缘材料。有机封装层320可以包括聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯、六甲基二硅氧烷、丙烯酸类树脂(例如，聚甲基丙烯酸甲酯和聚丙烯酸等)或者其组合。当第一无机封装层310根据其之下的结构而形成时，第一无机封装层310的上表面可能是不平坦的。在一些实施例中，有机封装层320可以覆盖第一无机封装层310并且具有足够的厚度。在此情况下，有机封装层320的上表面可以是基本上平坦的。第二无机封装层330可以在有机封装层320外部延伸，以与第一无机封装层310接触以便有机封装层320不被暴露到外部。
接着，描述外围区域PA。图5的外围区域PA可以与图3的显示区域DA的下侧部分相对应，并且图6的外围区域PA可以与图3的显示区域DA的左侧部分和右侧部分相对应。外围区域PA可以包括与显示区域DA相对邻近的第一子外围区域SPA1和在第一子外围区域SPA1外部与第一基板100的边缘相对邻近的第二子外围区域SPA2。第一绝缘层115、第二绝缘层116和第三绝缘层118可以通过从显示区域DA延伸到外围区域PA中而被设置在第一子外围区域SPA1中。第二子外围区域SPA2可以是其中至少一个挡坝DAM被布置的挡坝区域。图5和图6的示例实施例图示三个挡坝DAM。
参照图5，并且也在图3中图示，驱动电压电源线11可以被布置在显示区域DA的下侧部分处的外围区域PA中。驱动电压电源线11可以被布置在第一子外围区域SPA1和第二子外围区域SPA2中。驱动电压电源线11可以被布置在第一子外围区域SPA1中、第一绝缘层115和第二绝缘层116之间，并且在第二子外围区域SPA2中、层间绝缘层113上。
多个孔11H可以被限定在位于第一子外围区域SPA1中的驱动电压电源线11中。孔11H可以用作从第一绝缘层115产生的气体通过其释放到外部的排气路径。因此，可以防止或减少由于从第一绝缘层115产生并且侵入到显示区域DA中的气体或湿气等导致的显示装置中实现的图像质量的退化。驱动电压电源线11可以包括与被布置在显示区域DA中的第一绝缘层115和第二绝缘层116之间的布线中的一条相同的材料。例如，驱动电压电源线11可以包括与布置在显示区域DA的第一绝缘层115上的数据线DL相同的材料。
至少一条布线可以进一步被提供在第一子外围区域SPA1中的层间绝缘层113和第一绝缘层115之间、与驱动电压电源线11重叠。至少一条布线可以包括与布置在层间绝缘层113和第一绝缘层115之间、显示区域DA中的布线中的一条相同的材料。例如，至少一条布线可以包括与布置在显示区域DA的层间绝缘层113上的驱动电压线PL相同的材料。
扇出线FW可以被布置在显示区域DA的下侧部分处的外围区域PA中。在实施例中，如图5中所图示，扇出线FW可以被布置在不同的层中，至少一个绝缘层在不同的层之间。例如，第一栅绝缘层111上面的多条第一扇出线FW1和第二栅绝缘层112上面的多条第二扇出线FW2可以被交替地布置。因此，可以减小彼此相邻的扇出线FW之间的距离(例如，间距)。在另一实施例中，扇出线FW可以被布置在同一层中。例如，扇出线FW可以被布置在第一栅绝缘层111上或在第二栅绝缘层112上。扇出线FW可以被布置在第一子外围区域SPA1和第二子外围区域SPA2中。
第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2可以被布置在第一子外围区域SPA1中。参照图6，第一扫描驱动电路SDRV1可以包括第二薄膜晶体管TFT2以及与第二薄膜晶体管TFT2相关联的对应布线。第二薄膜晶体管TFT2可以在与形成像素电路PC的第一薄膜晶体管TFT1的工艺相同的工艺中形成。因此，省略了关于第二薄膜晶体管TFT2的详细描述。根据一些示例实施例，用于将控制信号施加到第一扫描驱动电路SDRV1的控制信号线可以进一步被布置在第一子外围区域SPA1中。控制信号线可以包括用于施加时钟信号、反相时钟信号和进位信号等的信号线。控制信号线可以被布置在与半导体层ACT、栅电极GE、电容器Cst的上电极CE2或驱动电压线PL相同的层中。
如图3中所图示，公共电压电源线13可以被布置在显示区域DA的左侧、右侧和上侧处的外围区域PA中。公共电压电源线13可以被布置在第一子外围区域SPA1和第二子外围区域SPA2中。公共电压电源线13可以被布置在第一子外围区域SPA1中、第一绝缘层115和第二绝缘层116之间，并且在第二子外围区域SPA2中、层间绝缘层113上面。
多个孔13H可以被限定在位于第一子外围区域SPA1中的公共电压电源线13中。孔13H可以用作从第一绝缘层115产生的气体通过其释放到外部的排气路径。因此，可以防止或减少由于从第一绝缘层115产生并且侵入到显示区域DA中的气体或湿气等导致的显示装置中实现的图像质量的退化。在一些实施例中，孔13H可以被限定在布置在基板100上面的公共电压电源线13中的与显示区域DA邻近的区域中。公共电压电源线13可以包括与布置在第一绝缘层115和第二绝缘层116之间、显示区域DA中的布线中的一条相同的材料。例如，公共电压电源线13可以包括与布置在显示区域DA的第一绝缘层115上的数据线DL相同的材料。公共电压电源线13可以与驱动电压电源线11被布置在同一层中，并且可以包括与驱动电压电源线11相同的材料。驱动电压电源线11和公共电压电源线13可以在同一层中被彼此分开提供。
电压线17可以进一步被布置在公共电压电源线13和层间绝缘层113之间、第二子外围区域SPA2中。公共电压电源线13的位于第二子外围区域SPA2中的一部分可以与电压线17重叠，并且可以与电压线17直接接触。电压线17可以包括与布置在层间绝缘层113和第一绝缘层115之间、显示区域DA中的布线中的一条相同的材料。例如，电压线17可以包括与布置在显示区域DA的层间绝缘层113上的驱动电压线PL相同的材料。公共电压电源线13可以经由辅助线19将从电压线17施加的公共电压ELVSS传送到第二电极223。
辅助线19可以被布置在第一子外围区域SPA1中以及在第二子外围区域SPA2中。辅助线19可以位于第一子外围区域SPA1中、第二绝缘层116上，并且在第二子外围区域SPA2中、公共电压电源线13上。辅助线19的位于第一子外围区域SPA1上的一部分可以连接到第二电极223。例如，第二电极223可以与被限定在位于第一子外围区域SPA1中的第三绝缘层118中的孔暴露的辅助线19直接接触。在第二子外围区域SPA2中，辅助线19的一部分可以与公共电压电源线13重叠并且可以与公共电压电源线13直接接触。在第二子外围区域SPA2中，辅助线19的一部分可以位于形成挡坝DAM的多个层之间。暴露了位于辅助线19下面的层的上表面的一部分的孔19H可以被限定在位于挡坝DAM内部的辅助线19中。辅助线19可以包括与被布置在显示区域DA中、第二绝缘层116和第三绝缘层118之间的布线中的一条相同的材料。例如，辅助线19可以包括与布置在显示区域DA中、第二绝缘层116上的第一电极221相同的材料。
驱动电压电源线11和公共电压电源线13可以位于无机层上面。例如，驱动电压电源线11和公共电压电源线13可以位于包括缓冲层110、第一栅绝缘层111、第二栅绝缘层112和层间绝缘层113中的至少一个的无机绝缘层上面。
当根据一些实施例形成有机封装层320时，用于形成有机封装层320的材料可以位于预设区域中。为此，至少一个挡坝DAM可以提供在外围区域PA中。如图7中所图示，挡坝DAM可以以围绕显示区域DA的线的形式提供。通过示例的方式，图5至图7图示三个挡坝，也就是说，第一挡坝至第三挡坝DAM1、DAM2和DAM3。然而，挡坝DAM的数量可以改变。第一挡坝至第三挡坝DAM1、DAM2和DAM3可以被布置在图3的基板100的显示区域DA和端子部分PAD之间。第一挡坝至第三挡坝DAM1、DAM2和DAM3可以位于无机层上面。例如，第一挡坝至第三挡坝DAM1、DAM2和DAM3可以被布置在包括缓冲层110、第一栅绝缘层111、第二栅绝缘层112和层间绝缘层113中的至少一个的无机绝缘层上面。
第一挡坝DAM1可以提供在第二子外围区域SPA2中。在第二子外围区域SPA2中，被布置为比第一挡坝DAM1相对更靠近显示区域DA的第二挡坝DAM2可以被提供在第一挡坝DAM1和第一子外围区域SPA1之间。在第二子外围区域SAP2中，比第一挡坝DAM1相对更靠近显示区域DA的第三挡坝DAM3可以被提供在第二挡坝DAM2和第一子外围区域SPA1之间。
第一无机封装层310和第二无机封装层330可以覆盖第一挡坝至第三挡坝DAM1、DAM2和DAM3，并且可以形成在第一挡坝至第三挡坝DAM1、DAM2和DAM3的外侧处。由于有机封装层320的位置被第一挡坝至第三挡坝DAM1、DAM2和DAM3限制，所以可以防止用于形成有机封装层320的材料溢流到第一挡坝至第三挡坝DAM1、DAM2和DAM3的外部。
第一挡坝至第三挡坝DAM1、DAM2和DAM3的至少部分可以被布置在电源线(例如，驱动电压电源线11和/或公共电压电源线13)上面。如图8A中所图示，第一挡坝至第三挡坝DAM1、DAM2和DAM3可以被布置在第二子外围区域SAP2中、显示区域DA的下侧中并且在x方向上延伸。如图8B中所示，第一挡坝至第三挡坝DAM1、DAM2和DAM3可以被布置在第二子外围区域SPA2中、显示区域DA的左侧和右侧中并且在y方向上延伸。在一些实施例中，第一挡坝至第三挡坝DAM1、DAM2和DAM3可以被布置在第二子外围区域SPA2中、显示区域DA的上侧中并且在x方向上延伸。
在一些实施例中，挡坝DAM中的每一个可以具有带有多个层的多层结构。对于用作用于形成有机封装层的墙壁(例如，对于材料的位置限制)的挡坝DAM，位于最外侧处的第一挡坝DAM1的高度可以比第二挡坝DAM2和第三挡坝DAM3的高度相对更大(例如，更高)。位于外围区域PA的最外侧处的第一挡坝DAM1可以具有比第二挡坝DAM2和第三挡坝DAM3更多的层，使得第一挡坝DAM1的高度大于第二挡坝DAM2和第三挡坝DAM3的高度。例如，第二挡坝DAM2和第三挡坝DAM3每一个可以包括两个层：作为在远离基板100的上表面方向上(也就是说，在z方向上)堆叠的最下层的第一层116D以及在第一层116D上的第二层118D。第一挡坝DAM1可以包括三个层：作为在z方向上堆叠的最下层的第一层116D、在第一层116D上的第二层118D以及在第二层118D上的第三层119D。
挡坝DAM中的每一个可以包括多个有机绝缘层。例如，第一层116D可以在第二绝缘层116的形成期间由与显示区域DA中的第二绝缘层116相同的材料并行(例如，同时)形成。第二层118D可以在第三绝缘层118的形成期间由与显示区域DA中的第三绝缘层118相同的材料并行(例如，同时)形成。第三层119D可以在间隔件SPC的形成期间由与显示区域DA中的间隔件SPC相同的材料并行(例如，同时)形成。
如图6中所图示，辅助线19可以位于第一挡坝至第三挡坝DAM1、DAM2和DAM3中的每一个的第一层116D和第二层118D之间以覆盖第一层116D。用于暴露第一层116D的上表面的一部分的孔19H可以被限定在辅助线19中。孔19H可以用作从第一层116D产生的气体通过其释放到外部的排气路径。
根据图9中所图示的比较示例的第一挡坝DAM1’可以包括被布置在无机绝缘层IL上并且由与第一绝缘层115、第二绝缘层116和第三绝缘层118的材料相同的材料并行(例如，同时)形成的三个层：第一层L1、第二层L2和第三层L3，如图5和图6中所图示。当在第一绝缘层115的形成期间作为根据比较示例的第一挡坝DAM1’的最下层的第一层L1并行(例如，同时)形成时，在显示区域DA的数据线DL的形成期间，并行(例如，同时)形成的电源线(例如，驱动电压电源线11’和/或公共电压电源线13’)可以形成在第一层L1上。换言之，驱动电压电源线11’和/或公共电压电源线13’被提供以在第一层L1和第二层L2之间覆盖第一层L1。因此，当从第一层L1产生的气体未逸出时，由气体产生的气泡可能引起其中驱动电压电源线11’和/或公共电压电源线13’抬起的缺陷。当减小第一层L1的面积以减少产生的气体的量时，第一层L1的锥角增大，并且可能出现其中驱动电压电源线11’和/或公共电压电源线13’短路的缺陷。
在实施例中，当在第二绝缘层116的形成期间并行(例如，同时)形成的第一层116D形成为第一挡坝DAM1(也就是说，最外侧挡坝)的最下层时，驱动电压电源线11和/或公共电压电源线13可以位于第一挡坝DAM1的下侧中。因此，当与根据图9的比较示例的第一挡坝DAM1’比较时，不存在挡坝高度损失。此外，有机绝缘层不存在于驱动电压电源线11和/或公共电压电源线13下面，并且因此，可以防止诸如驱动电压电源线11和/或公共电压电源线13抬起或短路的缺陷。
在上述实施例中，如图7中所图示，挡坝DAM沿着围绕显示区域DA的基板100的边缘形成。在另一实施例中，如图10中所图示，挡坝DAM可以仅在x方向上形成在显示区域DA的下侧部分中。第一挡坝至第三挡坝DAM1、DAM2和DAM3可以被提供在驱动电压电源线11和/或公共电压电源线13上面。在另一实施例中，在显示区域DA的上侧部分中的第一挡坝至第三挡坝DAM1、DAM2和DAM3、在显示区域DA的下侧部分中的第一挡坝至第三挡坝DAM1、DAM2和DAM3、在显示区域DA的左侧部分中的第一挡坝至第三挡坝DAM1、DAM2和DAM3以及在显示区域DA的右侧部分中的第一挡坝至第三挡坝DAM1、DAM2和DAM3可以对于每一个区域被单独设置。
尽管图4图示像素电路的晶体管根据一个实施例是P型晶体管，但是本公开不限于此。例如，像素电路的晶体管可以是如图11中所图示的N型晶体管，一些晶体管可以是P型晶体管而其他晶体管可以是N型晶体管，并且各种实施例是可能的。
图11是根据实施例的像素的等效电路图。
图11的像素电路PC与图4的像素电路的不同之处在于，第一晶体管T1至第七晶体管T7的第三晶体管T3和第四晶体管T4被实现为n沟道MOSFET(NMOS)晶体管，并且其他晶体管被实现为p沟道MOSFET(PMOS)晶体管。在以下描述中，主要描述与图4的像素电路的差异。
参照图11，第三晶体管T3可以包括连接到第四扫描线SL’的栅端子、连接到第二节点N2的第一端子以及连接到第三节点N3的第二端子。第三晶体管T3可以根据通过第四扫描线SL’接收的第四扫描信号Sn’而导通，第三晶体管T3以二极管连接到第一晶体管T1。根据实施例，当第二晶体管T2由第一扫描信号Sn导通时，第三晶体管T3由第四扫描信号Sn’同时导通。
像素电路PC可以包括第一电容器Cst和第二电容器Cbt。第一电容器Cst可以包括连接到第二节点N2的第一电极以及连接到驱动电压线PL的第二电极。第二电容器Cbt可以包括连接到第一扫描线SL和第二晶体管T2的栅电极的第三电极以及连接到第二节点N2的第四电极。当第一扫描线SL的第一扫描信号Sn是关断了第二晶体管T2的电压时，作为升压电容器的第二电容器Cbt可以通过增大第二节点N2的电压而减小显示黑色的电压(例如，黑色电压)。
在本实施例中，在像素电路PC中，第一晶体管T1至第七晶体管T7中的至少一个包括：包括氧化物的半导体层，并且其他晶体管包括：包括硅的半导体层。更详细地，对于直接影响显示装置的亮度的第一晶体管T1，包括半导体层，半导体层包括具有更高可靠性的多晶硅，并且因此，可以实现高分辨率显示装置。
因为氧化物半导体具有更高的载流子迁移率和更低的泄漏电流，所以即使驱动时间长，电压降也不大。换言之，在低频驱动期间，因为图像的颜色不会由于电压降而改变太多，所以低频驱动是可能的。因而，对于氧化物半导体，泄漏电流低，并且因此，通过对于连接到第一晶体管T1的栅电极的第三晶体管T3和第四晶体管T4中的至少一个采用氧化物半导体，可以减小或防止可能流向第一晶体管T1的栅电极的泄漏电流，并且可以并行(例如，同时)减小功耗。
图12是显示面板10的沿着图3的线II-II’截取的一部分的截面图。图13是显示面板10的沿着图3的线III-III’截取的一部分的截面图。图12和图13可以是显示面板10的应用图11的像素的截面图。在以下描述中，省略对于参照图5至图10的以上描述冗余的描述，并且主要描述配置中的差异。
首先，参照图12和图13的显示区域DA，像素电路PC和电连接到像素电路PC的OLED可以被设置在基板100的显示区域DA中。像素电路PC可以包括第一-1薄膜晶体管TFT1a、第一-2薄膜晶体管TFT1b、第一电容器Cst和第二电容器Cbt。
第一-1薄膜晶体管TFT1a可以是在参照图11所述的晶体管之中包括半导体层(半导体层包括硅)的晶体管，例如，作为驱动晶体管的第一晶体管T1。第一-2薄膜晶体管TFT1b可以是在参照图11所述的晶体管之中包括氧化物半导体层的晶体管，例如，第三晶体管T3或第四晶体管T4。第一-1薄膜晶体管TFT1a可以包括半导体层ACT1、栅电极GE1、源电极SE1和漏电极DE1，并且半导体层ACT1可以包括与栅电极GE1重叠的沟道区CH1。第一-2薄膜晶体管TFT1b可以包括半导体层ACT2、下栅电极GE2a、上栅电极GE2b、源电极SE2和漏电极DE2，并且半导体层ACT2可以包括与栅电极GE2重叠的沟道区CH2。半导体层ACT1可以包括非晶硅或多晶硅，并且半导体层ACT2可以包括氧化物半导体材料。绝缘层114可以作为介电层被布置在半导体层ACT2和上栅电极GE2b之间。
第一电容器Cst可以包括彼此重叠的下电极CE1和上电极CE2，第二栅绝缘层112在下电极CE1和上电极CE2之间。第二电容器Cbt可以包括彼此重叠的下电极CE3和上电极CE4，第一栅绝缘层111和第二栅绝缘层112在下电极CE3和上电极CE4之间。可以采用第二层间绝缘层117覆盖第二电容器Cbt。第二层间绝缘层117可以包括具有氧化物或氮化物的无机材料。例如，第二层间绝缘层117可以包括氧化硅(SiO2)、硅氮化物(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnO2)等中的至少一个。
驱动电压线PL和第一连接电极CM1可以被布置在第二层间绝缘层117上。第一绝缘层115可以被布置在驱动电压线PL和第一连接电极CM1上面。
图12的外围区域PA可以与图3的显示区域DA的下侧部分的一部分相对应，并且图13的外围区域PA可以与图3的显示区域DA的左侧部分或右侧部分的一部分相对应。
如图12中所图示，挡坝DAM(例如，第一挡坝至第三挡坝DAM1、DAM2和DAM3的三个挡坝)可以被提供在显示区域DA的下侧部分的第二子外围区域SPA2中。第一挡坝至第三挡坝DAM1、DAM2和DAM3可以位于无机层上面。例如，第一挡坝至第三挡坝DAM1、DAM2和DAM3可以被设置在包括缓冲层110、第一栅绝缘层111、第二栅绝缘层112、层间绝缘层113和第二层间绝缘层117中的至少一个的无机绝缘层上面。
第一挡坝至第三挡坝DAM1、DAM2和DAM3的至少一部分可以被布置在电源线(例如，驱动电压电源线11和/或公共电压电源线13)上面。作为最外侧挡坝的第一挡坝DAM1与驱动电压电源线11和公共电压电源线13的端部部分地重叠使得第一挡坝DAM1的最下层具有台阶。在另一实施例中，第一挡坝DAM1与驱动电压电源线11和公共电压电源线13完全地重叠使得第一挡坝DAM1的最下层具有台阶。
第一挡坝至第三挡坝DAM1、DAM2和DAM3每一个可以具有包括多个有机绝缘层的多层结构。第一挡坝DAM1可以比第二挡坝DAM2和第三挡坝DAM3具有更多的层，使得作为最外侧挡坝的第一挡坝DAM1的高度比第二挡坝DAM2和第三挡坝DAM3的高度更大(例如，更高)。
第二挡坝DAM2和第三挡坝DAM3每一个可以包括两个层：作为在z方向上堆叠的最下层的第一层118D和在第一层118D上的第二层119D。第一层118D可以在第三绝缘层118的形成期间由与显示区域DA中的第三绝缘层118相同的材料并行(例如，同时)形成。第二层119D可以在间隔件SPC的形成期间由与显示区域DA中的间隔件SPC相同的材料并行(例如，同时)形成。
第一挡坝DAM1可以包括三个层：作为在z方向上堆叠的最下层的第一层116D、在第一层116D上的第二层118D以及在第二层118D上的第三层119D。第一层116D可以在第二绝缘层116的形成期间由与显示区域DA中的第二绝缘层116相同的材料并行(例如，同时)形成。第二层118D可以在第三绝缘层118的形成期间由与显示区域DA中的第三绝缘层118相同的材料并行(例如，同时)形成。第三层119D可以在间隔件SPC的形成期间由与显示区域DA中的间隔件SPC相同的材料并行(例如，同时)形成。第一挡坝DAM1的第一层116D和第二绝缘层116可以通过使用半色调掩模形成以具有不同的厚度。例如，第一层116D的最厚部分的厚度t1可以小于第二绝缘层116的最厚部分的厚度t1’。
如图13中所图示，挡坝DAM(例如，第一挡坝DAM1和第二挡坝DAM2的双层)可以被提供在显示区域DA的左侧、右侧和上侧的第二子外围区域SPA2中。第三挡坝DAM3可以被提供在显示区域DA的左侧、右侧和上侧的第一子外围区域SPA1中。
第一挡坝DAM1和第二挡坝DAM2的至少一部分可以被设置在公共电压电源线13上面。第一挡坝DAM1和第二挡坝DAM2每一个可以具有多层结构并且包括多个有机绝缘层。第一挡坝DAM1可以比第二挡坝DAM2和第三挡坝DAM3具有更多的层，使得作为最外侧挡坝的第一挡坝DAM1的高度比第二挡坝DAM2和第三挡坝DAM3的高度更大(例如，更高)。例如，第三挡坝DAM3可以具有单层，第二挡坝DAM2可以具有三层，并且第一挡坝DAM1可以具有四层。
第三挡坝DAM3可以包括被布置在第一子外围区域SPA1中的第一绝缘层115和第二绝缘层116上面的上层118D。第一子外围区域SPA1中的第一绝缘层115和第二绝缘层116的与第三挡坝DAM3的上层118D重叠的一部分可以被理解为第三挡坝DAM3的一部分。例如，在第一子外围区域SPA1中，与第三挡坝DAM3的上层118D重叠的第一绝缘层115和第二绝缘层116每一个可以用作第三挡坝DAM3的下层。第三挡坝DAM3的上层118D可以在第三绝缘层118的形成期间由与显示区域DA中的第三绝缘层118相同的材料同时形成。第三挡坝DAM3可以形成为使得它围绕显示区域DA的左侧、右侧和上侧，或者它可以形成为使得它们被单独设置在显示区域DA的左侧、上侧和右侧中的每一个中。
第二挡坝DAM2可以包括作为在z方向上堆叠的最下层的第一层116D、在第一层116D上的第二层118D以及在第二层118D上的第三层119D。第一层116D可以在第二绝缘层116的形成期间由与显示区域DA中的第二绝缘层116相同的材料并行(例如，同时)形成。第二层118D可以在第三绝缘层118的形成期间由与显示区域DA中的第三绝缘层118相同的材料并行(例如，同时)形成。第三层119D可以在间隔件SPC的形成期间由与显示区域DA中的间隔件SPC相同的材料并行(例如，同时)形成。
第一挡坝DAM1可以包括作为在z方向上堆叠的最下层的第一层115D、在第一层115D上的第二层116D、在第二层116D上的第三层118D以及在第三层118D上的第四层119D。第一层115D可以在第一绝缘层115的形成期间由与显示区域DA中的第一绝缘层115相同的材料并行(例如，同时)形成。第二层116D可以在第二绝缘层116的形成期间由与显示区域DA中的第二绝缘层116相同的材料并行(例如，同时)形成。第三层118D可以在第三绝缘层118的形成期间由与显示区域DA中的第三绝缘层118相同的材料并行(例如，同时)形成。第四层119D可以在间隔件SPC的形成期间由与显示区域DA中的间隔件SPC相同的材料并行(例如，同时)形成。
当公共电压电源线13的端部被布置在第一挡坝DAM1的第一层115D和第二层116D之间时，公共电压电源线13可以仅覆盖第一层115D的一部分。因此，可以形成从第一层115D产生的气体通过其释放到外部的排气路径。
第一挡坝DAM1的第一层115D和第一绝缘层115可以形成为具有不同的厚度。例如，第一层115D的最厚部分的厚度t2可以小于第一绝缘层115的最厚部分的厚度t2’。第一挡坝DAM1的第二层116D和第二绝缘层116可以通过使用半色调掩模形成以具有不同的厚度。例如，第二层116D的最厚部分的厚度t3可以小于第二绝缘层116的最厚部分的厚度t3’。
提供在显示区域DA的下侧中的第一挡坝DAM1和提供在显示区域DA的左侧、右侧和上侧中的第一挡坝DAM1可以具有台阶。在一些实施例中，因为形成第一挡坝DAM1的第一层至第四层115D、116D、118D和119D具有台阶(例如，表面台阶)，所以第一挡坝DAM1可以具有台阶。例如，图12的第一挡坝DAM1可以具有台阶，因为第一层116D和第二层118D具有台阶。图13的第一挡坝DAM1可以具有台阶，因为第二层116D和第三层118D具有台阶。在另一实施例中，图13的第一挡坝DAM1的第一层115D也可以具有台阶。
图12的第一挡坝DAM1的第一层116D可以被布置为与驱动电压电源线11的端部部分地重叠，并且图13的第一挡坝DAM1的第一层115D可以被布置为与电压线17的端部部分地重叠。因此，第一挡坝DAM1的第一层116D和115D可以具有台阶。此外，当公共电压电源线13的端部部分地覆盖图13的第一挡坝DAM1的第一层115D的上部时，第二层至第四层116D、118D和119D每一个可以具有台阶。在另一实施例中，绝缘层的台阶可以通过使用半色调掩模被实现。
在一些实施例中，当有机封装层320的位置被第一挡坝至第三挡坝DAM1、DAM2和DAM3限制时，可以防止用于形成有机封装层320的材料溢流到第一挡坝至第三挡坝DAM1、DAM2和DAM3的外部。
图14是根据实施例的输入感测层40的示意性平面图。
参照图14，输入感测层40可以包括：包括显示区域DA和外围区域PA的基底层BL。基底层BL可以与显示面板10的基板100的形状相对应，并且可以基本上以与基板100相同的形状被提供。在实施例中，基底层BL可以是显示面板10的封装层300(参见例如图12和图13)的一部分，例如，布置在封装层300的最上层中的第二无机封装层330。在另一实施例中，基底层BL可以是除了封装层300之外、布置在封装层300上面的绝缘层、绝缘基板或绝缘膜。
多个感测电极TSE可以被布置在显示区域DA中。连接到感测电极TSE的感测信号线可以被布置在外围区域PA中。感测电极TSE可以包括第一感测电极410和第二感测电极420。感测信号线可以包括第一感测信号线450A和第二感测信号线450B。换言之，输入感测层40可以包括第一感测电极410、连接到第一感测电极410的第一感测信号线450A、第二感测电极420以及连接到第二感测电极420的第二感测信号线450B。输入感测层40可以通过互电容方法和/或自电容方法感测外部输入。
第一感测电极410和第二感测电极420每一个可以具有大致菱形形状。第一感测电极410和第二感测电极420可以具有带有多个孔的网格结构(或格子结构)。每一条网格线的线宽可以是大约数微米。第一感测电极410和第二感测电极420的孔可以与OLED的发射区域相对应。
第一感测电极410可以被设置在y方向上，并且第二感测电极420可以被设置在与y方向交叉的x方向上。设置在y方向上的第一感测电极410可以由彼此相邻的第一感测电极410之间的连接电极彼此连接，从而形成第一感测线410C。设置在x方向上的第二感测电极420可以由彼此相邻的第二感测电极420之间的连接电极彼此连接，从而形成第二感测线420R。第一感测线410C和第二感测线420R可以彼此交叉。例如，第一感测线410C和第二感测线420R可以彼此垂直。
第一感测线410C和第二感测线420R可以被设置在显示区域DA中并且通过形成在外围区域PA中的第一感测信号线450A和第二感测信号线450B而连接到感测信号焊盘440。第一感测线410C每一条可以连接到第一感测信号线450A，并且第二感测线420R每一条可以连接到第二感测信号线450B。
第一感测电极410和第二感测电极420可以形成在同一层中。第一感测电极410可以由形成在另一层上的连接电极彼此连接。第二感测电极420可以由形成在同一层中的连接电极彼此连接。至少一个绝缘层可以被布置在设置在与第一感测电极410和第二感测电极420不同的层中的连接电极之间。
第一感测电极410和第二感测电极420每一个可以包括金属。例如，第一感测电极410和第二感测电极420每一个可以包括Mo、Al、Cu和Ti等，并且可以以包括以上材料的多层或单层而形成。在实施例中，第一感测电极410和第二感测电极420每一个可以以Ti/Al/Ti的多层形成。
图15是根据实施例的显示面板10的一部分的截面图。图15图示其中图14的输入感测层40被布置在图12的显示区域DA的下侧部分的显示面板10上的示例。
输入感测层40可以被布置在第二无机封装层330上面。输入感测层40的感测电极TSE可以被布置在显示区域DA中。作为连接到感测电极TSE的感测信号线的第一感测信号线450A和第二感测信号线450B可以被布置在外围区域PA中。感测信号线可以通过越过第一挡坝至第三挡坝DAM1、DAM2和DAM3而延伸。在本实施例中，当作为最高挡坝(例如，相对于第二挡坝DAM2和第三挡坝DAM3更高)的第一挡坝DAM1具有台阶时，可以防止越过第一挡坝至第三挡坝DAM1、DAM2和DAM3的感测信号线的短路缺陷。
在一些实施例中，可以考虑增大显示区域DA中的第二绝缘层116的厚度以减小显示面板10的输入感测层40和显示区域DA之间的噪声。在此情况下，由于第二绝缘层116的厚度增大，第一挡坝DAM1的包括与外围区域PA中的第二绝缘层116并行(例如，同时)形成的第一层116D的高度增大，并且因此，可能产生感测信号线的短路缺陷。
在本实施例中，如图12和图13中所图示，当在第二绝缘层116的形成期间第一挡坝DAM1的与显示区域DA中的第二绝缘层116并行(例如，同时)形成的一些层(例如，第一层116D)的厚度t1和t3形成为小于显示区域DA的第二绝缘层116的厚度t1’和t3’时，可以通过减小第一挡坝DAM1的高度而防止感测信号线的短路缺陷。
此外，如图13中所图示，当在第一绝缘层115的形成期间第一挡坝DAM1的与显示区域DA中的第一绝缘层115并行(例如，同时)形成的一些层(例如，第一层115D)的厚度t2形成为小于显示区域DA的第一绝缘层115的厚度t2’时，可以通过减小第一挡坝DAM1的高度而防止感测信号线的短路缺陷。
在本实施例中，显示区域DA的第一绝缘层115和第二绝缘层116与形成第一挡坝DAM1的第一层115D和116D之间的厚度差可以通过使用半色调掩模被实现。
根据一个或多个实施例，通过防止布置在外围区域中的电源线将电力供应到显示区域的像素的缺陷，可以实现能够防止或减少图像质量的退化的显示装置。本公开的范围不受以上效果限制。
应该理解，本文所述的实施例应该仅在描述性意义上考虑并且不是为了限制的目的。每一个实施例内的特征或方面的描述通常应该被视为可适用于其他实施例中的其他类似的特征或方面。虽然已经参照各图描述一个或多个实施例，但是本领域普通技术人员将理解，可以在其中做出形式和细节上的各种改变而不脱离由所附权利要求及其等价形式限定的精神和范围。

Claims (22)

1.一种显示装置，包括：
包括显示区域和围绕所述显示区域的外围区域的基板；
在所述基板的所述显示区域中的薄膜晶体管；
在所述基板上的第一绝缘层，所述第一绝缘层覆盖所述薄膜晶体管；
在所述第一绝缘层上的信号线，所述信号线耦接到所述薄膜晶体管；
在所述第一绝缘层上的第二绝缘层，所述第二绝缘层覆盖所述信号线；
在所述基板的所述外围区域中的电源线，所述电源线被配置为将电力供应到包括所述薄膜晶体管的像素电路；以及
包括在所述电源线上的多层结构的第一挡坝，所述第一挡坝与所述电源线的至少一部分重叠，
其中，所述多层结构包括：包括与所述第二绝缘层相同的材料的最下层，并且所述最下层在所述电源线上面。
2.根据权利要求1所述的显示装置，其中，所述第一挡坝在所述外围区域中的端子部分和所述基板的所述显示区域之间。
3.根据权利要求1所述的显示装置，进一步包括在所述显示区域中、所述基板和所述第一绝缘层之间的无机绝缘层，所述无机绝缘层朝向所述外围区域延伸并且在所述外围区域中，
其中，所述外围区域包括与所述显示区域邻近的第一子外围区域和在所述第一子外围区域外部的第二子外围区域，
其中，所述显示区域的所述第一绝缘层和所述第二绝缘层延伸到所述第一子外围区域中，并且
其中，所述电源线在所述第一子外围区域中、所述第一绝缘层和所述第二绝缘层之间，并且在所述第二子外围区域中、所述无机绝缘层和所述第一挡坝之间。
4.根据权利要求1至3中任一项所述的显示装置，进一步包括：
在所述第二绝缘层上的像素电极，所述像素电极耦接到所述薄膜晶体管；
在所述第二绝缘层上的第三绝缘层，所述第三绝缘层覆盖所述像素电极的边缘；以及
在所述第三绝缘层上的间隔件，所述间隔件在所述像素电极周围。
5.根据权利要求4所述的显示装置，其中，所述第一挡坝包括：
第一层，其中，所述第一层是所述最下层；
在所述第一层上的第二层，所述第二层包括与所述第三绝缘层相同的材料；以及
在所述第二层上的第三层，所述第三层包括与所述间隔件相同的材料。
6.根据权利要求5所述的显示装置，其中，所述第一挡坝的所述第一层和所述第二层中的每一个包括台阶。
7.根据权利要求5所述的显示装置，其中，所述第一挡坝的所述第一层的厚度小于所述第二绝缘层的厚度。
8.根据权利要求4所述的显示装置，进一步包括在所述第一挡坝和所述显示区域之间的第二挡坝，
其中，所述第一挡坝的高度大于所述第二挡坝的高度。
9.根据权利要求8所述的显示装置，其中，所述第二挡坝包括：
包括与所述第二绝缘层相同的材料的第一层；以及
在所述第一层上的第二层，所述第二层包括与所述第三绝缘层相同的材料。
10.根据权利要求8所述的显示装置，其中，所述第二挡坝包括：
包括与所述第三绝缘层相同的材料的第一层；以及
在所述第一层上的第二层，所述第二层包括与所述间隔件相同的材料。
11.根据权利要求8所述的显示装置，进一步包括在所述第二挡坝和所述显示区域之间的第三挡坝。
12.一种显示装置，包括：
包括显示区域和围绕所述显示区域的外围区域的基板；
在所述基板的所述显示区域中的薄膜晶体管；
在所述基板上的第一绝缘层，所述第一绝缘层覆盖所述薄膜晶体管；
在所述第一绝缘层上的信号线，所述信号线耦接到所述薄膜晶体管；
在所述第一绝缘层上的第二绝缘层，所述第二绝缘层覆盖所述信号线；
在所述基板的所述外围区域中的电源线，所述电源线被配置为将电力供应到包括所述薄膜晶体管的像素电路；以及
包括在所述电源线上的多个层的第一挡坝，所述第一挡坝与所述电源线的至少一部分重叠；
其中，所述多个层中的至少一层包括台阶，并且所述第一挡坝包括基于所述多个层中的所述至少一层的所述台阶的台阶。
13.根据权利要求12所述的显示装置，其中，所述第一挡坝在所述显示区域的上侧、下侧、左侧和右侧中。
14.根据权利要求12所述的显示装置，进一步包括在所述显示区域中、所述基板和所述第一绝缘层之间的无机绝缘层，所述无机绝缘层朝向所述外围区域延伸并且在所述外围区域中，
其中，所述外围区域包括与所述显示区域邻近的第一子外围区域和在所述第一子外围区域外部的第二子外围区域，
其中，所述显示区域的所述第一绝缘层和所述第二绝缘层延伸到所述第一子外围区域中，并且
其中，所述电源线在所述第一子外围区域中、所述第一绝缘层和所述第二绝缘层之间，并且在所述第二子外围区域中、所述无机绝缘层和所述第一挡坝之间。
15.根据权利要求12至14中任一项所述的显示装置，进一步包括：
在所述第二绝缘层上的像素电极，所述像素电极耦接到所述薄膜晶体管；
在所述第二绝缘层上的第三绝缘层，所述第三绝缘层覆盖所述像素电极的边缘；以及
在所述第三绝缘层上的间隔件，所述间隔件在所述像素电极周围。
16.根据权利要求15所述的显示装置，其中，所述第一挡坝包括：
包括与所述第二绝缘层相同的材料的第一层；
在所述第一层上的第二层，所述第二层包括与所述第三绝缘层相同的材料；以及
在所述第二层上的第三层，所述第三层包括与所述间隔件相同的材料。
17.根据权利要求16所述的显示装置，其中，所述第一挡坝的所述第一层的厚度小于所述第二绝缘层的厚度。
18.根据权利要求15所述的显示装置，其中，所述第一挡坝包括：
包括与所述第一绝缘层相同的材料的第一层；
在所述第一层上的第二层，所述第二层包括与所述第二绝缘层相同的材料；
在所述第二层上的第三层，所述第三层包括与所述第三绝缘层相同的材料；以及
在所述第三层上的第四层，所述第四层包括与所述间隔件相同的材料。
19.根据权利要求18所述的显示装置，其中，所述第一挡坝的所述第一层的厚度小于所述第一绝缘层的厚度，并且
所述第一挡坝的所述第二层的厚度小于所述第二绝缘层的厚度。
20.根据权利要求12至13中任一项所述的显示装置，进一步包括在所述第一挡坝和所述显示区域之间的第二挡坝，
其中，所述第一挡坝的高度大于所述第二挡坝的高度。
21.根据权利要求20所述的显示装置，进一步包括在所述第二挡坝和所述显示区域之间的第三挡坝，
其中，所述第一挡坝的所述高度大于所述第三挡坝的高度。
22.根据权利要求21所述的显示装置，其中，所述外围区域包括与所述显示区域邻近的第一子外围区域和在所述第一子外围区域外部的第二子外围区域，
其中，所述显示区域的所述第一绝缘层和所述第二绝缘层延伸到所述第一子外围区域中，
其中，所述第一挡坝和所述第二挡坝在所述第二子外围区域中、所述基板上的无机绝缘层上，并且
其中，所述第三挡坝在所述第一子外围区域中、所述第二绝缘层上。
CN202110812110.8A 2020-07-17 2021-07-19 显示装置 Pending CN113948002A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0089155 2020-07-17
KR1020200089155A KR20220010690A (ko) 2020-07-17 2020-07-17 표시장치

Publications (1)

Publication Number Publication Date
CN113948002A true CN113948002A (zh) 2022-01-18

Family

ID=77042706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110812110.8A Pending CN113948002A (zh) 2020-07-17 2021-07-19 显示装置

Country Status (4)

Country Link
US (1) US20220020833A1 (zh)
EP (1) EP3940787A1 (zh)
KR (1) KR20220010690A (zh)
CN (1) CN113948002A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220166400A (ko) * 2021-06-09 2022-12-19 삼성디스플레이 주식회사 표시 장치
WO2023230873A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板及显示装置
KR20240055225A (ko) * 2022-10-19 2024-04-29 삼성디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102615113B1 (ko) * 2016-05-10 2023-12-19 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102534121B1 (ko) * 2018-01-25 2023-05-19 삼성디스플레이 주식회사 디스플레이 장치
CN108417608B (zh) * 2018-03-28 2021-03-09 上海天马微电子有限公司 一种柔性显示面板及显示装置
KR20200046221A (ko) * 2018-10-23 2020-05-07 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
KR20200071194A (ko) * 2018-12-10 2020-06-19 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220020833A1 (en) 2022-01-20
KR20220010690A (ko) 2022-01-26
EP3940787A1 (en) 2022-01-19

Similar Documents

Publication Publication Date Title
US11069302B2 (en) Display apparatus having extended connecting lines
KR20200015868A (ko) 표시 패널
CN111261085A (zh) 显示面板
KR20200021029A (ko) 표시 패널
KR20200034902A (ko) 표시 패널
KR20210008240A (ko) 표시 장치
EP3940787A1 (en) Display device
EP3863052B1 (en) Display device
US11502157B2 (en) Display panel
US11569477B2 (en) Display apparatus including multi-layered planarization layer
US11631729B2 (en) Display device
US11950460B2 (en) Display device
CN113223457A (zh) 像素和包括像素的显示设备
KR20220027351A (ko) 유기발광 디스플레이 장치
CN113809122A (zh) 显示装置
CN220402266U (zh) 显示装置
CN220511584U (zh) 显示设备
US20240164140A1 (en) Display device
US20220069033A1 (en) Display apparatus
US20220285463A1 (en) Display apparatus
US20230105289A1 (en) Display apparatus and method of providing the same
CN117156893A (zh) 显示装置和包括显示装置的电子装置
CN117062473A (zh) 显示面板和包括该显示面板的显示设备
CN114078921A (zh) 显示设备
CN114823799A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination