CN113937078A - 内埋式组件结构及其制造方法 - Google Patents

内埋式组件结构及其制造方法 Download PDF

Info

Publication number
CN113937078A
CN113937078A CN202010849728.7A CN202010849728A CN113937078A CN 113937078 A CN113937078 A CN 113937078A CN 202010849728 A CN202010849728 A CN 202010849728A CN 113937078 A CN113937078 A CN 113937078A
Authority
CN
China
Prior art keywords
chip
heat dissipation
layer
embedded
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010849728.7A
Other languages
English (en)
Inventor
陈禹伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN113937078A publication Critical patent/CN113937078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种内埋式组件结构，包括线路板、芯片以及散热构件。芯片内埋于线路板。散热构件包围芯片。芯片、线路板与散热构件电性连接。散热构件包括第一部分、第二部分与位于第一部分与第二部分之间的第三部分。第一部分与芯片的侧壁直接接触。第二部分为接地端子。另提供一种内埋式组件结构的制造方法。

Description

内埋式组件结构及其制造方法
技术领域
本发明涉及一种电子组件及其制造方法，尤其涉及一种内埋式组件结构及其制造方法。
背景技术
近年来，电子产品内通常会通过内埋芯片来降低线路板上的承载面积。然而，由于内埋芯片周围通常都是导热性较差的材料(如树脂)，因此往往无法有效地将废热适当的排出。此外，随着芯片效能的提升，芯片的功耗也随之增加，将使得芯片的废热积存问题更加明显。
进一步而言，当芯片在运作时，容易产生大量的热量，这些热量如果没有适当的排出的话容易导致芯片因高温而缩短寿命甚至损坏。因此，如何有效地将废热排出，以降低芯片因为过热而导致寿命缩短甚至损坏的问题，已成为本领域研究人员的一大挑战。
发明内容
本发明是针对一种内埋式组件结构及其制造方法，其可以有效地将废热排出，以降低芯片因为过热而导致寿命缩短甚至损坏的问题。
根据本发明的实施例，一种内埋式组件结构，包括线路板、芯片以及散热构件。芯片内埋于线路板。散热构件包围芯片。芯片、线路板与散热构件电性连接。散热构件包括第一部分、第二部分与位于第一部分与第二部分之间的第三部分。第一部分与芯片的侧壁直接接触。第二部分为接地端子。
在本发明的一实施例中，上述的散热构件贯穿线路板。
在本发明的一实施例中，上述的第一部分与第三部分形成凹槽，芯片配置于凹槽中。
在本发明的一实施例中，上述的芯片具有有源面与相对于有源面的背面，且有源面朝上配置于凹槽中。
在本发明的一实施例中，上述的芯片的背面面对第三部分。
在本发明的一实施例中，上述的第三部分为线路板的一部分。
在本发明的一实施例中，上述的第一部分与所述第二部分的材料实质上相同。
在本发明的一实施例中，上述的材料的导热系数介于200W/(m*K)至500W/(m*K)之间。
在本发明的一实施例中，上述的材料为铜。
在本发明的一实施例中，以俯视观之，上述的散热构件为封闭环状。
根据本发明的实施例，一种内埋式组件结构的制造方法至少包括以下步骤。提供具有穿槽的线路板。线路板具有相对的第一表面与第二表面。线路板包括散热层，其中散热层具有相对的上表面与下表面。穿槽暴露出散热层的上表面。配置芯片于穿槽内。形成介电层于第一表面与第二表面上，以密封芯片且覆盖散热层的下表面。移除第一部分介电层，以形成暴露出散热层的上表面的第一开口与暴露出散热层的下表面的第二开口。形成导热材料层于第一开口与第二开口内，以构成包围芯片的散热构件，其中芯片、线路板与散热构件电性连接。
在本发明的一实施例中，上述的散热构件包括第一部分、第二部分与位于第一部分与第二部分之间的第三部分。第一开口内的导热材料层为第一部分。第二开口内的导热材料层为第二部分。散热层为第三部分。
在本发明的一实施例中，上述的芯片以黏着层配置于穿槽内。
在本发明的一实施例中，上述的第一开口暴露出芯片的侧壁与有源面。
在本发明的一实施例中，上述的第一开口暴露出所述芯片的侧壁与有源面的步骤包括移除第一部分介电层之后，移除第二部分介电层，以将第一开口扩张至暴露出部分芯片的侧壁与有源面。
在本发明的一实施例中，上述的在移除第一部分介电层后未暴露出芯片的侧壁与有源面。
在本发明的一实施例中，上述的进行等离子体工艺与除胶渣工艺移除第二部分介电层。
在本发明的一实施例中，上述的移除第一部分介电层还包括形成暴露出芯片的有源面上的接垫的多个导通孔，并形成导热材料层于多个导通孔内，以构成多个导电端子，其中多个导电端子与线路板电性连接。
在本发明的一实施例中，以俯视观之，上述的多个导电端子为柱状结构。
在本发明的一实施例中，上述的多个导电端子还包括朝芯片边缘延伸的延伸部分。
基于上述，本发明的内埋式组件结构通过散热构件的设计可以有效地将废热排出，以降低芯片因为过热而导致寿命缩短甚至损坏的问题。进一步而言，散热构件包围芯片且其第一部分与芯片的侧壁直接接触，使芯片可以直接接触到导热性较佳的散热构件，因此可以缩短芯片散热路径，以有效地将废热排出，降低芯片因为过热而导致寿命缩短甚至损坏的问题。此外，由于散热构件包围芯片且散热构件的第二部分为接地端子，因此可以进一步使本发明的内埋式组件结构具有电磁屏蔽的效果，改善因电磁干扰产生信号衰减的现象，而具有较佳的信号完整性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1F是依据本发明一实施例的内埋式组件结构的部分制造方法的部分剖面示意图。
图1G是图1D的区域A的俯视示意图。
图1H是图1E的区域B的俯视示意图。
图1I是图1F的区域C的俯视示意图。
图2A至图2C是图1A的线路板的一制造方法的部分剖面示意图。
图3是本发明另一实施例的内埋式组件结构的俯视示意图。
图4是依据本发明又一实施例的内埋式组件结构的部分剖面示意图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。
各实施例的详细说明中，“第一”、“第二”、“第三”等术语可以用于描述不同的元素。这些术语仅用于将元素彼此区分，但在结构中，这些元素不应被这些术语限制。例如，第一元素可以被称为第二元素，并且，类似地，第二元素可以被称为第一元素而不背离本发明构思的保护范围。另外，在制造方法中，除了特定的工艺流程，这些组件或构件的形成顺序亦不应被这些术语限制。例如，第一元素可以在第二元素之前形成。或是，第一元素可以在第二元素之后形成。亦或是，第一元素与第二元素可以在相同的工艺或步骤中形成。
并且，附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的组件，以下段落将不再一一赘述。
图1A至图1F是依据本发明一实施例的内埋式组件结构的部分制造方法的部分剖面示意图。图1G是图1D的区域A的俯视示意图。图1H是图1E的区域B的俯视示意图。图1I是图1F的区域C的俯视示意图。在本实施例中，内埋式组件结构100的制造过程可以包括以下步骤。
请参照图1A，提供具有穿槽(through hole)110t的线路板110，其中线路板110具有相对的第一表面110a与第二表面110b。举例而言，线路板110可以由多个图案化导电材料层1111与多个介电材料层1112堆迭而成，且图案化导电材料层1111之间可以用多个埋孔114进行电性连接，其中第一表面110a可以是由最上层的图案化导电材料层1111与介电材料层1112的表面所组成，而第二表面110b可以是由最下层的图案化导电材料层1111与介电材料层1112的表面所组成，但本发明不限于此。
在本实施例中，线路板110包括散热层1113，其中散热层1113具有相对的上表面1113a与下表面1113b。换句话说，散热层1113可以是线路板110的一部分。举例而言，当图案化导电材料层1111的材料具有较佳的导热性时，例如图案化导电材料层1111的材料的导热系数介于200瓦特/(米*绝对温度)(W/(m*K))至500W/(m*K)之间，散热层1113可以是图案化导电材料层1111的一部分，但本发明不限于此。
另一方面，穿槽110t可以贯穿部分线路板110并暴露出散热层1113的上表面1113a，而散热层1113的下表面1113b可以完全被暴露出来。穿槽110t例如是通过激光、喷砂或等离子体工艺所形成，但本发明不限于此。
请参照图1B，于穿槽110t内配置芯片120，因此，芯片120可以是内埋于线路板110。举例而言，芯片120可以是配置于散热层1113的上表面1113a上。在本实施例中，芯片120具有有源面120a、相对于有源面120a的背面120b与有源面120a上的接垫122，且芯片120可以是有源面120a朝上配置于穿槽110t内。换句话说，芯片120的背面120b可以面向散热层1113。
在一实施例中，芯片120可以是通过黏着层(未示出)贴附于穿槽110t内。黏着层可为黏晶胶膜(DAF)或其他适当的材料，但本发明不限于此。芯片120的种类也可以视实际设计上的需求而定。
在一实施例中，多个芯片120与穿槽110t的侧壁之间可以具有间隙G，换句话说，芯片120可以不与穿槽110t的侧壁直接接触，但本发明不限于此。
请参照图1C，于第一表面110a与第二表面110b上形成介电层130，以密封芯片120且覆盖散热层1113的下表面1113b。举例而言，介电层130可以是填入穿槽110t内并填满电子组件120与线路板110之间的间隙G(如图1B所示)并全面地形成于第二表面110b上。
在一些实施例中，介电层130例如可以将树脂(如：环氧树脂(epoxy)或其他类似的热固性交联树脂)、硅烷(如：六甲基二硅氧烷(hexamethyldisiloxane,HMDSN)、四乙氧基硅烷(tetraethoxysilane,TEOS)、双二甲基胺二甲基硅氮烷(bis(dimethylamino)dimethylsilane,BDMADMS))或其他适宜的介电材料，经由层压工艺(lamination process)所形成，但本发明不限于此。
请参照图1D，移除第一部分介电层130，以形成暴露出散热层1113的上表面1113a的第一开口OP1与暴露出散热层1113的下表面1113b的第二开口OP2。进一步而言，例如是进行激光钻孔(laser drill)工艺、等离子体(plasma)工艺或喷砂工艺移除第一部分介电层130。
在本实施例中，移除第一部分介电层130时，第一开口OP1可以是未暴露出芯片120的有源面120a与侧壁120s。换句话说，在此阶段，介电层130可以是完全包覆芯片120。此外，第一开口OP1于散热层1113上的正投影可以是位于第二开口OP2于散热层1113上的正投影内，换句话说，第一开口OP1于散热层1113上的正投影的边缘可以是内缩于第二开口OP2于散热层1113上的正投影的边缘，但本发明不限于此。
在本实施例中，移除第一部分介电层130可以更包括形成暴露出芯片120的有源面120a上的接垫122的多个导通孔130t，以用于后续芯片120与线路板110或其他组件之间的电性连接。另一方面，基于线路布局需求，可以选择性地进一步移除部分位于线路板110的第二表面110b上的介电层130，以形成导通孔130t1，如图1D所示，但本发明不限于此。
在一实施例中，如图1G所示，以俯视观之，第一开口OP1的形状可以为封闭环状，以使后续形成的导热材料层可以确实地包围芯片120，但本发明不限于此，在其他实施例中，第一开口OP1可以具有其他适宜的形状。
请同时参照图1D至图1E与图1G至图1H，移除第一部分介电层130之后，可以移除第二部分介电层130，以将第一开口OP1扩张至暴露出部分芯片的侧壁120s与有源面120a。然而，本发明不限于此，在其他实施例中，移除第一部分介电层130时也可以直接暴露出芯片120的侧壁120s与有源面120a。
请同时参照图1F与图1I，于第一开口OP1与第二开口OP2内形成导热材料层，以构成包围芯片120的散热构件140，其中芯片120、线路板110与散热构件140电性连接。举例而言，散热构件140可以包括第一部分1401、第二部分1402与位于第一部分1401与第二部分1402之间的第三部分1403，其中第一部分1401与芯片120的侧壁120s直接接触，且第二部分1402为接地端子。
在本实施例中，内埋式组件结构100通过散热构件140的设计可以有效地将废热排出，以降低芯片120因为过热而导致寿命缩短甚至损坏的问题。进一步而言，散热构件140包围芯片120且其第一部分1401与芯片120的侧壁直接接触，使芯片120可以直接接触到导热性较佳的散热构件140，因此可以缩短芯片散热路径，以有效地将废热排出，降低芯片120因为过热而导致寿命缩短甚至损坏的问题。此外，由于散热构件140包围芯片120且散热构件140的第二部分1402为接地端子，因此可以进一步使本发明的内埋式组件结构100具有电磁屏蔽的效果，改善因电磁干扰产生信号衰减的现象，而具有较佳的信号完整性。
在一实施例中，散热构件140可以是贯穿线路板110，且第一开口OP1内的导热材料层可以为第一部分1401，第二开口内的导热材料层可以为第二部分1402，而散热层1113可以为第三部分1403，因此第三部分1403可以为线路板110的一部分。
在一实施例中，第一部分1401与第三部分1403可以形成凹槽，芯片120可以是朝上配置于凹槽中。举例而言，芯片120的有源面120a可以是朝上配置于凹槽中，换句话说，芯片120的背面120b可以面向第三部分1403，但本发明不限于此。
在一些实施例中，导电材料层可以是于同一工艺中填入第一开口OP1与第二开口OP2，因此第一部分1401与第二部分1402的材料可以实质上相同，举例而言，第一部分1401与第二部分1402的材料例如是导热系数介于200W/(m*K)至500W/(m*K)之间，以更有效地将废热排出。在一实施例中，第一部分1401与第二部分1402的材料可以是铜，铜在具有较佳的导热性的同时也可以使内埋式组件结构100具有较好的信号完整性，但本发明不限于此。
应说明的是，本发明不限制第一部分1401与第二部分1402的材料，在其他实施例中，导电材料层可以是于不同工艺中填入第一开口OP1与第二开口OP2，因此第一部分1401与第二部分1402的材料也可以不同。
此外，由于以俯视观之，第一开口OP1可以封闭环状，因此，形成于第一开口OP1内的散热构件140，以俯视观之，也可以为封闭环状，但本发明不限于此。
在本实施例中，还可以于多个导通孔130t内形成导热材料层，以构成多个导电端子150，其中多个导电端子150与线路板110电性连接。此外，以俯视观之，多个导电端子150可以为柱状结构(未示出)，但本发明不限于此。接着，可以于介电层130上形成增层线路160。
经过上述工艺后即可大致上完成本实施例的内埋式组件结构100的制作。本实施例的内埋式组件结构100包括线路板110、芯片120以及散热构件140。芯片120内埋于线路板110。散热构件140包围芯片120。芯片120、线路板110与散热构件140电性连接。散热构件140包括第一部分1401、第二部分1402与位于第一部分1401与第二部分1402之间的第三部分1403。第一部分1401与芯片120的侧壁120s直接接触。第二部分1402为接地端子。
图2A至图2C是图1A的线路板的一制造方法的部分剖面示意图。
请同时参照图2A至图2C，在一实施例中，例如是通过以下步骤形成图1A中的线路板110。
首先，如图2A所示，提供基底1，其中基底1可以包括核心层11、离型层12以及导电材料层13，其中离型层12可以是形成于核心层11上，而导电材料层13可以是形成于离型层12上。举例而言，离型层12与导电材料层13可以是同时形成于核心层11的上下表面上。
在一些实施例中，核心层11可以包括高分子玻璃纤维复合材料基板、玻璃基板、陶瓷基板、绝缘硅基板或聚酰亚胺(polyimide,PI)玻璃纤维复合基板。然而，本发明不限于此，只要在后续的工艺中，核心层11只要可以适于承载形成于其上膜层或配置于其上的组件即可。另一方面，离型层12以及导电材料层13可以是任何适宜的离型与导电材料。
接着，如图2B与图2C所示，将两侧的导电材料13上形成多个图案化导电材料层1111与多个介电材料层1112，然后，移除核心层11与离型层12以形成两个线路板(图中仅示出一个示意)，其中于多个图案化导电材料层1112之间形成多个埋孔114，以使多个图案化导电材料层1111之间可以电性连接。在此，图案化导电材料层1111、介电材料层1112、与埋孔114可以以适宜的材料与方法所形成，本发明不限于此。
在本实施例中，图案化导电材料层1111中包括可以用于后续散热构件140中的第三部分的散热层1113。接着可以于介电材料层1111中形成穿槽110t，以形成如图1A所示的线路板110。在一实施例中，例如是通过蚀刻工艺以移除核心层11、剩余的离型层12与导电材料层13，但本发明不限于此。
应说明的是，本发明不限制以前述方式形成线路板110，只要线路板110具有穿槽110t皆属于本发明的保护范围。
图3是本发明另一实施例的内埋式组件结构的俯视示意图。本实施例的内埋式组件结构200的多个导电端子250与图1I的内埋式结构100的导电端子150相似，差异在于多个导电端子250可以更包括朝芯片120边缘延伸的延伸部分2501，以进一步增加内埋式组件结构200于应用上的弹性，但本发明不限于此，内埋式结构的导电端子可以视实际线路设计上的需求而定。
图4是依据本发明又一实施例的内埋式组件结构的部分剖面示意图。
请参照图4，与图1F类似，差异在于本实施例的内埋式组件结构300是于内埋式组件结构100的第一侧100a上进一步形成增层线路350，而在相对于第一侧100a的第二侧100b上进一步形成增层线路360，以使内埋式组件结构300后续可以进一步进行其他电性连接。
综上所述，本发明的内埋式组件结构通过散热构件的设计可以有效地将废热排出，以降低芯片因为过热而导致寿命缩短甚至损坏的问题。进一步而言，散热构件包围芯片且其第一部分与芯片的侧壁直接接触，使芯片可以直接接触到导热性较佳的散热构件，因此可以缩短芯片散热路径，以有效地将废热排出，降低芯片因为过热而导致寿命缩短甚至损坏的问题。此外，由于散热构件包围芯片且散热构件的第二部分为接地端子，因此可以进一步使本发明的内埋式组件结构具有电磁屏蔽的效果，改善因电磁干扰产生信号衰减的现象，而具有较佳的信号完整性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种内埋式组件结构，其特征在于，包括：
线路板；
芯片，内埋于所述线路板；以及
散热构件，包围所述芯片，其中：
所述芯片、所述线路板与所述散热构件电性连接；
所述散热构件包括第一部分、第二部分与位于所述第一部分与所述第二部分之间的第三部分；
所述第一部分与所述芯片的侧壁直接接触；
所述第二部分为接地端子。
2.根据权利要求1所述的内埋式组件结构，其特征在于，所述散热构件贯穿所述线路板。
3.根据权利要求1所述的内埋式组件结构，其特征在于，所述第一部分与所述第三部分形成凹槽，所述芯片配置于所述凹槽中。
4.根据权利要求3所述的内埋式组件结构，其特征在于，所述芯片具有有源面与相对于所述有源面的背面，且所述有源面朝上配置于所述凹槽中。
5.根据权利要求4所述的内埋式组件结构，其特征在于，所述芯片的所述背面面对所述第三部分。
6.根据权利要求1所述的内埋式组件结构，其特征在于，所述第三部分为所述线路板的一部分。
7.根据权利要求1所述的内埋式组件结构，其特征在于，所述第一部分与所述第二部分的材料实质上相同。
8.根据权利要求7所述的内埋式组件结构，其特征在于，所述材料的导热系数介于200瓦特/(米*绝对温度)至500瓦特/(米*绝对温度)之间。
9.根据权利要求8所述的内埋式组件结构，其特征在于，所述材料为铜。
10.根据权利要求1所述的内埋式组件结构，其特征在于，以俯视观之，所述散热构件为封闭环状。
11.一种内埋式组件结构的制造方法，其特征在于，包括：
提供具有穿槽的线路板，其中：
所述线路板具有相对的第一表面与第二表面；
所述线路板包括散热层，其中所述散热层具有相对的上表面与下表面；且
所述穿槽暴露出所述散热层的所述上表面；
配置芯片于所述穿槽内；
形成介电层于所述第一表面与所述第二表面上，以密封所述芯片且覆盖所述散热层的所述下表面；
移除第一部分所述介电层，以形成暴露出所述散热层的所述上表面的第一开口与暴露出所述散热层的所述下表面的第二开口；
形成导热材料层于所述第一开口与所述第二开口内，以构成包围所述芯片的散热构件，其中所述芯片、所述线路板与所述散热构件电性连接。
12.根据权利要求11所述的内埋式组件结构的制造方法，其特征在于，
所述散热构件包括第一部分、第二部分与位于所述第一部分与所述第二部分之间的第三部分；
所述第一开口内的所述导热材料层为所述第一部分；
所述第二开口内的所述导热材料层为所述第二部分；
所述散热层为所述第三部分。
13.根据权利要求11所述的内埋式组件结构的制造方法，其特征在于，所述芯片以黏着层配置于所述穿槽内。
14.根据权利要求11所述的内埋式组件结构的制造方法，其特征在于，所述第一开口暴露出所述芯片的侧壁与有源面。
15.根据权利要求14所述的内埋式组件结构的制造方法，其特征在于，所述第一开口暴露出所述芯片的所述侧壁与所述有源面的步骤包括：
移除所述第一部分所述介电层之后，移除第二部分所述介电层，以将所述第一开口扩张至暴露出部分所述芯片的所述侧壁与所述有源面。
16.根据权利要求15所述的内埋式组件结构的制造方法，其特征在于，在移除所述第一部分所述介电层后未暴露出所述芯片的所述侧壁与所述有源面。
17.根据权利要求15所述的内埋式组件结构的制造方法，其特征在于，进行等离子体工艺与除胶渣工艺移除所述第二部分所述介电层。
18.根据权利要求11所述的内埋式组件结构的制造方法，其特征在于，移除所述第一部分所述介电层还包括：
形成暴露出所述芯片的有源面上的接垫的多个导通孔，并形成所述导热材料层于所述多个导通孔内，以构成多个导电端子，其中所述多个导电端子与所述线路板电性连接。
19.根据权利要求18所述的内埋式组件结构的制造方法，其特征在于，以俯视观之，所述多个导电端子为柱状结构。
20.根据权利要求18所述的内埋式组件结构的制造方法，其特征在于，所述多个导电端子还包括朝所述芯片边缘延伸的延伸部分。
CN202010849728.7A 2020-07-14 2020-08-21 内埋式组件结构及其制造方法 Pending CN113937078A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109123678A TWI720921B (zh) 2020-07-14 2020-07-14 內埋式元件結構及其製造方法
TW109123678 2020-07-14

Publications (1)

Publication Number Publication Date
CN113937078A true CN113937078A (zh) 2022-01-14

Family

ID=76035876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010849728.7A Pending CN113937078A (zh) 2020-07-14 2020-08-21 内埋式组件结构及其制造方法

Country Status (3)

Country Link
US (2) US11470715B2 (zh)
CN (1) CN113937078A (zh)
TW (1) TWI720921B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720921B (zh) * 2020-07-14 2021-03-01 欣興電子股份有限公司 內埋式元件結構及其製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081037A (en) * 1998-06-22 2000-06-27 Motorola, Inc. Semiconductor component having a semiconductor chip mounted to a chip mount
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
US7129572B2 (en) * 2004-08-18 2006-10-31 Chung-Cheng Wang Submember mounted on a chip of electrical device for electrical connection
TWI260756B (en) 2004-11-10 2006-08-21 Phoenix Prec Technology Corp Heat sink structure for embedding chips and method for fabricating the same
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
TW200901409A (en) * 2007-06-22 2009-01-01 Nan Ya Printed Circuit Board Corp Packaging substrate with embedded chip and buried heatsink
TWI464929B (zh) * 2011-03-16 2014-12-11 Lextar Electronics Corp 提昇散熱效率之光源模組及其嵌入式封裝結構
US9826623B2 (en) * 2013-05-22 2017-11-21 Kaneka Corporation Heat dissipating structure
US20150115433A1 (en) * 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconducor device and method of manufacturing the same
US9978660B2 (en) * 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features
TWI581688B (zh) 2014-11-13 2017-05-01 欣興電子股份有限公司 內埋式元件封裝結構及其製作方法
KR102424402B1 (ko) * 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102442623B1 (ko) 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지
TWI672776B (zh) * 2018-10-17 2019-09-21 欣興電子股份有限公司 晶片封裝結構及其製造方法
DE102018132143B4 (de) * 2018-12-13 2023-10-12 Infineon Technologies Ag Leiterplatte, Chip-Kühlgehäuse, Baugruppe und Verfahren zum Kühlen eines Halbleiterchips
KR102586890B1 (ko) * 2019-04-03 2023-10-06 삼성전기주식회사 반도체 패키지
TWI720921B (zh) * 2020-07-14 2021-03-01 欣興電子股份有限公司 內埋式元件結構及其製造方法

Also Published As

Publication number Publication date
US11470715B2 (en) 2022-10-11
TWI720921B (zh) 2021-03-01
US20220022311A1 (en) 2022-01-20
TW202203398A (zh) 2022-01-16
US20220408547A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
EP3134797B1 (en) Thermal solutions for system-in-package assemblies in portable electronic devices
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
CN108074883B (zh) 半导体封装件、其制造方法以及使用其的电子元件模块
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
KR20130014122A (ko) 전자 소자 내장 인쇄회로기판 및 그 제조방법
KR102026389B1 (ko) 계층화된 기판 상의 매립 패드를 이용하여 집적회로를 패키징하는 시스템 및 그 제조방법
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
CN101325182A (zh) 带有加强构件的配线基板
KR20160120481A (ko) 회로기판
US10483194B2 (en) Interposer substrate and method of fabricating the same
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
CN113937078A (zh) 内埋式组件结构及其制造方法
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
CN112188731A (zh) 内埋式元件结构及其制造方法
CN110024113B (zh) 集成电路封装结构及方法
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP7133329B2 (ja) 配線基板
US10512173B1 (en) Wiring board
US20240147629A1 (en) Circuit board assembly and method of manufacturing the same, packaging structure having the same
TWI731745B (zh) 內埋式元件結構及其製造方法
CN220569634U (zh) 高导热嵌埋结构
CN113745188B (zh) 内埋组件的基板结构及其制造方法
KR100284661B1 (ko) 모듈식 구조 전원회로 장치
CN113950190A (zh) 内埋式组件结构及其制造方法
KR20090060551A (ko) 반도체 소자 내장형 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination