CN113937053A - 浅沟槽隔离结构的制造方法及半导体器件的制造方法 - Google Patents
浅沟槽隔离结构的制造方法及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN113937053A CN113937053A CN202010601275.6A CN202010601275A CN113937053A CN 113937053 A CN113937053 A CN 113937053A CN 202010601275 A CN202010601275 A CN 202010601275A CN 113937053 A CN113937053 A CN 113937053A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- trench isolation
- isolation structure
- asi
- implant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 64
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims abstract description 24
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- 239000001301 oxygen Substances 0.000 claims abstract description 10
- 239000007943 implant Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 41
- 238000001459 lithography Methods 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 4
- -1 boron ions Chemical class 0.000 claims description 2
- 229910001449 indium ion Inorganic materials 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 5
- 239000007924 injection Substances 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 230000008021 deposition Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000011161 development Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000002059 diagnostic imaging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052500 inorganic mineral Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011707 mineral Substances 0.000 description 2
- 238000009659 non-destructive testing Methods 0.000 description 2
- 230000002285 radioactive effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种浅沟槽隔离结构的制造方法及半导体器件的制造方法，所述浅沟槽隔离结构的制造方法包括：在高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构之前，于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子；HDPCVD硅氧化物填充浅沟槽隔离结构，衬底偏压功率为1500W，氧气的流通速率为100‑300sccm。本发明在HDPCVD硅氧化物填充STI结构之前，通过P型掺杂增加了衬底在与STI交界处的空穴浓度，这些空穴能够与辐照等特殊环境下感应出的负电荷复合，阻断漏电通道，提升芯片电路的良率与可靠性。而通过调低HDPCVD的bias power，可以减轻STI下方的等离子体损伤，避免ASI注入失效。通过优化HDPCVD氧气的流通速率，优化HDPCVD填充STI的填充性能，保证硅氧化物填充正常。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种浅沟槽隔离结构的制造方法。
背景技术
在芯片的先进制程中，常常会采用浅沟槽隔离(STI)工艺进行器件隔离，STI结构通常通过氧化硅填充。但在一些辐照等特殊环境中，如：医学影像设备周边、压力容器无损检测现场以及放射性矿藏核电站等区域，形成有浅沟槽隔离的半导体器件经电离辐射，会在其与有源区界面形成空间电荷层(空穴)，致使器件退化，此时芯片的良率与可靠性难以得到保障。随着科技发展，应用于特殊环境芯片的需求与日俱增，采用合适的方法减少器件在上述特殊环境中的漏电，防止器件退化，提高此类产品的良率与可靠性是必需的。
发明内容
基于此，有必要提供一种能够使器件适用于上述特殊环境的浅沟槽隔离结构的制造方法及半导体器件的制造方法。
一种浅沟槽隔离结构的制造方法，包括：在高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构之前，于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子；高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构，衬底偏压功率为1500-2200W，氧气的流通速率为100-300sccm。
在其中一个实施例中，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤包括第一ASI注入和第二ASI注入，所述第一ASI注入是垂直注入以在浅沟槽隔离结构底部下方形成所需的空穴浓度增加区，所述第二ASI注入是倾斜注入以在浅沟槽隔离结构侧面形成所需的空穴浓度增加区。
在其中一个实施例中，所述第一ASI注入的注入离子为硼离子，所述第二ASI注入的注入离子为铟离子。
在其中一个实施例中，所述第一ASI注入的注入能量为30KeV-200KeV，注入剂量为2E13-9E13/cm2；所述第二ASI注入的注入能量为100KeV-800KeV，注入剂量为2E13-9E13/cm2。
在其中一个实施例中，所述高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构的步骤中，SiH4的流通速率为80-150sccm。
在其中一个实施例中，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤之前还包括通过STI光刻和STI刻蚀在所述衬底表面形成沟槽的步骤。
在其中一个实施例中，所述在所述衬底表面形成沟槽的步骤之后，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤之前还包括进行ASI光刻的步骤。
在其中一个实施例中，所述高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构的步骤中，沉积的温度为50-80摄氏度，沉积的压力为2-7豪托。
在其中一个实施例中，所述衬底偏压功率为1500W。
在其中一个实施例中，所述第一ASI注入在所述第二ASI注入之前进行。
一种半导体器件的制造方法，通过如前述任一实施例所述的浅沟槽隔离结构的制造方法进行制造，所述半导体器件的关键尺寸为0.18微米以下。
在其中一个实施例中，在所述高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构的步骤之后，还包括形成N型的源漏区的步骤，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤掺杂的P型离子形成的空穴浓度增加区位于两个相邻器件的相邻源漏区之间。
在其中一个实施例中，所述半导体器件为NMOS器件。
上述浅沟槽隔离结构的制造方法及半导体器件的制造方法，在高密度等离子体化学气相沉积(HDPCVD)硅氧化物填充浅沟槽隔离(STI)结构之前，通过P型掺杂增加了衬底在与STI交界处的空穴浓度(即进行有源区与浅沟槽界面掺杂)，这些空穴能够与辐照等特殊环境下感应出的负电荷复合，阻断漏电通道，提升芯片电路的良率与可靠性。而通过调低HDPCVD的衬底偏压功率bias power(即将衬底偏压功率设为1500-2200W)，可以减轻STI下方的等离子体损伤，避免有源区与浅沟槽界面掺杂失效。相应的，对于低衬底偏压功率导致的HDPCVD填充STI能力降低的问题，通过优化HDPCVD氧气的流通速率(100-300sccm)，可以优化HDPCVD填充STI的填充性能，保证STI的硅氧化物填充正常。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是一示例性的器件在辐照环境下产生漏电流的示意图；
图2是一实施例中浅沟槽隔离结构的制造方法的流程图；
图3是空穴浓度增加区将衬底与STI界面处感应出的负电荷复合的示意图；
图4是HDPCVD硅氧化物填充STI采用大的衬底偏压功率时STI底部下方的等离子体损伤区域的示意图；
图5是HDPCVD硅氧化物填充STI采用小的衬底偏压功率时STI底部下方的等离子体损伤区域的示意图；
图6是一实施例中半导体器件的制造方法的流程图；
图7是在步骤S670不同的衬底偏压功率下HDPCVD硅氧化物得到器件的漏电流Ioff与良率的关系；
图8是采用一实施例中半导体器件的制造方法制造的器件在步骤S670HDPCVD硅氧化物后的切片在电子显微镜下的照片；
图9是采用一实施例中半导体器件的制造方法制造的另一规格的器件在步骤S670HDPCVD硅氧化物后的切片在电子显微镜下的照片。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
STI中填充的氧化硅原子在特殊环境下会吸收能量(射线、粒子等)产生电子-空穴对。参见图1，具有较大迁移率的电子很快离开STI 20中的氧化硅，而迁移率较小的空穴聚集在STI 20与衬底10界面处的STI 20一侧形成空间正电荷层层，同时在该界面的衬底10一侧建立感应负电荷层。对于由电子形成导电通道的NMOS(N沟道金属氧化物半导体场效应管，即图1所示器件结构)而言，通过STI 20隔离的源漏区与衬底10(衬底10在图1示出的区域为N阱)之间存在漏电通道，如图1箭头所示；该漏电通道从一NMOS的N+源漏区绕过用于隔离的STI 20隔离到达相邻的一另NMOS的N+源漏区，该漏电通道的存在会导致NMOS器件功能退化和失效。
图2是一实施例中浅沟槽隔离结构的制造方法的流程图，包括以下步骤：
S210，于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子。
在高密度等离子体化学气相沉积(HDPCVD)硅氧化物填充浅沟槽隔离结构之前，于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子，形成空穴浓度增加区。在一个实施例中，对于两侧不形成源漏区的STI，可以不在该STI区域形成空穴浓度增加区。在一个实施例中，可以在步骤S210之前进行ASI光刻，即有源区与浅沟槽接触界面(Active Area andSTI’s Interface)光刻，通过光刻胶将不需要形成空穴浓度增加区的区域遮挡。在一个实施例中，HDPCVD的硅氧化物为二氧化硅。
S220，高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构。
参见图3，空穴浓度增加区30将衬底10与STI 20界面处感应出的负电荷复合，能够阻断因辐照导致的漏电通道，提升芯片电路的良率与可靠性。我们将上述形成空穴浓度增加区解决辐照漏电流的方法简称为ASI-imp，即有源区与浅沟槽接触界面区域注入。然而随着节点工艺减小，即器件的关键尺寸(CD)减小，发明人发现器件会出现ASI失效的现象。具体分析如下：
HDPCVD是一种在同一个反应腔中同步地进行淀积和刻蚀的工艺。具体来说，在常见的HDPCVD淀积无掺杂硅玻璃(Un-doped Silicate Glass，USG)制程中，淀积工艺通常是由SiH4和O2的反应来实现，而蚀刻工艺通常是由Ar和O2的溅射来完成。在HDPCVD过程中，腔体需要设置top power与side power，实现工艺气体解离，形成等离子体；并且腔体通过设置方向垂直于晶圆的衬底偏压功率bias power，将top power与side power解离出的等离子体拉到晶圆表面。高等离子体密度加上晶圆偏压产生的方向性，使HDPCVD可以填充高深宽比的间隙。
发明人认为ASI失效的原因是随着器件关键尺寸的减小，STI深宽比增大，对HDPCVD的填充不断提出更高要求，因此通常会通过增加HDPCVD的衬底偏压功率的方式满足填充要求。然而高bias power会导致严重的等离子体损伤(Plasma Damage，区别于PlasmaInduced Damage)，导致ASI失效。参见图4，STI 20下方的PD区40为等离子体损伤区域，biaspower能够在HDPCVD时将等离子体拉到STI 20底部下方形成PD区40，发明人认为衬底偏压功率越大，PD区40的深度就会越大。PD区40会对空穴浓度增加区30产生影响，导致ASI失效，这样图1所示漏电通道将会再次出现，该漏电通道的存在会导致器件功能退化和失效。图4的示例性结构形成STI 20采用的HDPCVD硅氧化物的衬底偏压功率典型值为3000W。本申请在步骤S220中将HDPCVD硅氧化物的衬底偏压功率降低为1500-2200W，能够使PD区40的深度变浅，参见图5，PD区40的深度变浅使得空穴浓度增加区30能够重新阻断漏电通道，因此器件重新恢复作用，电路良率提升。
但如前所述，大的衬底偏压功率主要是为了保证HDPCVD硅氧化物对STI的填充效果(填充能力低会导致HDPCVD硅氧化物填充STI时)。那么为了弥补衬底偏压功率降低导致的填充能力降低问题，本申请在步骤S220中优化了氧气的流通速率，即将氧气的流通速率设置为100-300sccm，可以优化HDPCVD填充STI的填充性能，保证STI的硅氧化物填充正常。
综上，上述浅沟槽隔离结构的制造方法，在高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构之前，通过P型掺杂增加了衬底在与STI交界处的空穴浓度，这些空穴能够与辐照等特殊环境下感应出的负电荷复合，阻断漏电通道，提升芯片电路的良率与可靠性。而通过调低HDPCVD的衬底偏压功率bias power，可以减轻STI下方的等离子体损伤，避免有源区与浅沟槽界面掺杂失效。相应的，对于低衬底偏压功率导致的HDPCVD填充STI能力降低的问题，通过优化HDPCVD氧气的流通速率，可以优化HDPCVD填充STI的填充性能，保证STI的硅氧化物填充正常。
在进一步的实施例中，步骤S220的HDPCVD的衬底偏压功率降低为1500W。
在一个实施例中，步骤S220的HDPCVD的SiH4的流通速率为80-150sccm。
在一个实施例中，步骤S220的HDPCVD的沉积的温度为50-80摄氏度，沉积的压力为2-7豪托。这些参数设置能够进一步提高HDPCVD硅氧化物对STI的填充能力。
在一个实施例中，步骤S210掺杂P型离子是通过ASI注入，即加固注入，包括第一ASI注入和第二ASI注入。第一ASI注入是垂直注入以在浅沟槽隔离结构底部下方形成所需的空穴浓度增加区，第二ASI注入是倾斜注入以在浅沟槽隔离结构侧面形成所需的空穴浓度增加区。在一个实施例中，第一ASI注入在第二ASI注入之前进行。
在一个实施例中，第一ASI注入的注入离子为硼(B)离子，第二ASI注入的注入离子为铟(In)离子。
在一个实施例中，第一ASI注入的注入能量为30KeV-200KeV，注入剂量为2E13-9E13/cm2；第二ASI注入的注入能量为100KeV-800KeV，注入剂量为2E13-9E13/cm2。
在一个实施例中，步骤S210之前还包括通过STI光刻和STI刻蚀在衬底表面形成沟槽的步骤。具体地，可以通过沉积或其他工艺在衬底表面形成一层硬掩膜；在一个实施例中，该硬掩膜可以是氮化硅层。然后通过STI光刻在硬掩膜上形成一光刻胶层，该光刻胶层通过图形转移工艺将需要形成STI的区域露出。光刻后再通过STI刻蚀将光刻胶露出的位置的氮化硅刻蚀去除，其余位置的氮化硅被光刻胶保护因而被保留。从氮化硅被刻蚀掉的位置继续向下刻蚀衬底形成浅沟槽。
如前述，步骤S210之前可以进行ASI光刻，通过光刻胶将不需要形成空穴浓度增加区的区域遮挡，然后再进行ASI注入。ASI光刻可以在STI刻蚀之后进行。ASI光刻之前需要把STI光刻形成的光刻胶层去除，ASI光刻中重新涂布的光刻胶通过图形转移工艺将需要形成空穴浓度增加区的区域露出。
一方面，随着科技发展，特殊环境越来越多，如医学影像设备周边、压力容器无损检测现场以及放射性矿藏核电站等区域；另一方面，这些环境需要更高的自动化与智能化，因此此类环境下应用的电路芯片与日俱增；这两方面都导致应用于特殊环境电路芯片的市场需求越来越大，但研发困难，限制了该类芯片的应用发展，其工艺节点的发展更是已落后主流芯片数代。基于以上所有的实施例，本申请还提供一种半导体器件的制造方法，该方法采用所述前述实施例所述的浅沟槽隔离结构的制造方法制造半导体器件，以使器件能够适用于前述的特殊环境。图6是一实施例中半导体器件的制造方法的流程图，包括以下步骤：
S610，在衬底表面形成硬掩膜层。
提供衬底。衬底可以为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本实施例中，衬底的构成材料选用单晶硅。通过沉积或其他工艺在衬底表面形成一层硬掩膜。在一个实施例中，该硬掩膜可以是氮化硅层。
S620，STI光刻。
通过STI光刻在硬掩膜上形成一光刻胶层，该光刻胶层通过图形转移工艺将要形成STI的区域露出。
S630，STI刻蚀。
通过STI刻蚀将光刻胶露出的位置的氮化硅刻蚀去除，其余位置的氮化硅被光刻胶保护因而被保留。从氮化硅被刻蚀掉的位置继续向下刻蚀衬底形成浅沟槽。
S640，ASI光刻。
通过光刻胶将不需要形成空穴浓度增加区的区域遮挡，然后再进行ASI注入。ASI光刻可以在STI刻蚀之后进行。ASI光刻之前需要把STI光刻形成的光刻胶层去除，ASI光刻中重新涂布的光刻胶通过图形转移工艺将需要形成空穴浓度增加区的区域露出。
S650，第一ASI注入。
第一ASI注入是垂直注入以在浅沟槽隔离结构底部下方形成所需的空穴浓度增加区。在一个实施例中，第一ASI注入的注入离子为硼(B)离子。在一个实施例中，第一ASI注入的注入能量为30KeV-200KeV，注入剂量为2E13-9E13/cm2。
S660，第二ASI注入。
第二ASI注入是倾斜注入以在浅沟槽隔离结构侧面形成所需的空穴浓度增加区。在一个实施例中，第二ASI注入的注入离子为铟(In)离子。在一个实施例中，第二ASI注入的注入能量为100KeV-800KeV，注入剂量为2E13-9E13/cm2。
S670，高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构。
在本实施例中，HDPCVD硅氧化物的衬底偏压功率为1500W，氧气的流通速率为100-300sccm，SiH4的流通速率为80-150sccm，沉积的温度为50-80摄氏度，沉积的压力为2-7豪托。在本实施例中，HDPCVD的硅氧化物为二氧化硅。
S680，形成N型的源漏区。
可以通过本领域习知的工艺形成源漏区(作为器件源极区或漏极区的掺杂区)，例如离子注入工艺。相邻的器件(在本实施例中为两个相邻的NMOS)被浅沟槽隔离结构隔开以保证绝缘，因此两个相邻器件的相邻源漏区之间的区域为STI及空穴浓度增加区。
上述半导体器件的制造方法，在高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构之前，通过P型掺杂增加了衬底在与STI交界处的空穴浓度，这些空穴能够与辐照等特殊环境下感应出的负电荷复合，阻断漏电通道，提升芯片电路的良率与可靠性。而通过调低HDPCVD的衬底偏压功率bias power，可以减轻STI下方的等离子体损伤，避免有源区与浅沟槽界面掺杂失效。相应的，对于低衬底偏压功率导致的HDPCVD填充STI能力降低的问题，通过优化HDPCVD氧气的流通速率，可以优化HDPCVD填充STI的填充性能，保证STI的硅氧化物填充正常。上述半导体器件的制造方法能够适用于关键尺寸为0.18(例如0.18、0.13、0.11微米等)微米以下的需要在辐照等特殊下工作的半导体器件，实现了该类特殊芯片向更先进工艺节点的发展。
图7是在步骤S670不同的衬底偏压功率下HDPCVD硅氧化物得到器件的漏电流Ioff与良率的关系。从图中可以看到，随着衬底偏压功率减小(从3000W降低到1500W)，浅沟槽隔离两侧的两NMOS间的漏电流Ioff不断减小(从3.1*10-7A降低到2.7*10-10A)。与此同时，产品良率从0提高到85％，良率在80％以上就可以达到我们对产品良率的需求。因此HDPCVD菜单中衬底偏压功率降低到1500W，可满足漏电流减小、良率提升的目的。
图8和图9分别是采用上述一实施例的半导体器件的制造方法制造的两种不同规格的器件，在步骤S670 HDPCVD硅氧化物后的切片在电子显微镜下的照片。从图8和图9中可以看到STI填充性良好，中心无孔洞，可应用于产品。说明通过菜单的优化，同时实现了填充正常与衬底偏压功率降低的目的。
应该理解的是，虽然图2和图6的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2和图6中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种浅沟槽隔离结构的制造方法，包括：
在高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构之前，于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子；
高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构，衬底偏压功率为1500-2200W，氧气的流通速率为100-300sccm。
2.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤包括第一ASI注入和第二ASI注入，所述第一ASI注入是垂直注入以在浅沟槽隔离结构底部下方形成所需的空穴浓度增加区，所述第二ASI注入是倾斜注入以在浅沟槽隔离结构侧面形成所需的空穴浓度增加区。
3.根据权利要求2所述的浅沟槽隔离结构的制造方法，其特征在于，所述第一ASI注入的注入离子为硼离子，所述第二ASI注入的注入离子为铟离子。
4.根据权利要求3所述的浅沟槽隔离结构的制造方法，其特征在于，所述第一ASI注入的注入能量为30KeV-200KeV，注入剂量为2E13-9E13/cm2；所述第二ASI注入的注入能量为100KeV-800KeV，注入剂量为2E13-9E13/cm2。
5.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构的步骤中，SiH4的流通速率为80-150sccm。
6.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤之前还包括通过STI光刻和STI刻蚀在所述衬底表面形成沟槽的步骤。
7.根据权利要求6所述的浅沟槽隔离结构的制造方法，其特征在于，所述在所述衬底表面形成沟槽的步骤之后，所述于衬底需要形成浅沟槽隔离结构的位置掺杂P型离子的步骤之前还包括进行ASI光刻的步骤。
8.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述高密度等离子体化学气相沉积硅氧化物填充浅沟槽隔离结构的步骤中，沉积的温度为50-80摄氏度，沉积的压力为2-7豪托。
9.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述衬底偏压功率为1500W。
10.一种半导体器件的制造方法，其特征在于，通过如权利要求1-8中任一项所述的浅沟槽隔离结构的制造方法进行制造，所述半导体器件的关键尺寸为0.18微米以下。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010601275.6A CN113937053B (zh) | 2020-06-29 | 2020-06-29 | 浅沟槽隔离结构的制造方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010601275.6A CN113937053B (zh) | 2020-06-29 | 2020-06-29 | 浅沟槽隔离结构的制造方法及半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113937053A true CN113937053A (zh) | 2022-01-14 |
| CN113937053B CN113937053B (zh) | 2024-08-06 |
Family
ID=79272606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010601275.6A Active CN113937053B (zh) | 2020-06-29 | 2020-06-29 | 浅沟槽隔离结构的制造方法及半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113937053B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW508725B (en) * | 2001-06-21 | 2002-11-01 | Macronix Int Co Ltd | Manufacturing method of shallow trench isolation structure |
| CN101079379A (zh) * | 2006-04-17 | 2007-11-28 | 应用材料股份有限公司 | 集成工艺调制一种利用hdp－cvd间隙填充的新型方法 |
| US20130313650A1 (en) * | 2012-05-25 | 2013-11-28 | Microsemi Soc Corp. | Tid hardened mos transistors and fabrication process |
| US20150001669A1 (en) * | 2013-06-28 | 2015-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Trench Liner Passivation for Dark Current Improvement |
| CN104835775A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟道隔离结构的制备方法 |
-
2020
- 2020-06-29 CN CN202010601275.6A patent/CN113937053B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW508725B (en) * | 2001-06-21 | 2002-11-01 | Macronix Int Co Ltd | Manufacturing method of shallow trench isolation structure |
| CN101079379A (zh) * | 2006-04-17 | 2007-11-28 | 应用材料股份有限公司 | 集成工艺调制一种利用hdp－cvd间隙填充的新型方法 |
| US20130313650A1 (en) * | 2012-05-25 | 2013-11-28 | Microsemi Soc Corp. | Tid hardened mos transistors and fabrication process |
| US20150001669A1 (en) * | 2013-06-28 | 2015-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Trench Liner Passivation for Dark Current Improvement |
| CN104835775A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟道隔离结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113937053B (zh) | 2024-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7709345B2 (en) | Trench isolation implantation | |
| TWI499033B (zh) | 充電保護裝置 | |
| JP2965783B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62219943A (ja) | 絶縁分離のｃｍｏｓ ｆｅｔ集積装置の製造方法 | |
| US5457339A (en) | Semiconductor device for element isolation and manufacturing method thereof | |
| US20120261804A1 (en) | Vertical substrate diode, method of manufacture and design structure | |
| KR100798158B1 (ko) | 반도체 디바이스 제조 방법 | |
| KR20080098632A (ko) | 고 열 전도율을 가진 반도체 웨이퍼 | |
| JP2735407B2 (ja) | 半導体装置およびその製造方法 | |
| CN114883244A (zh) | 半导体结构及其形成方法 | |
| KR20220015317A (ko) | 고전압 실리콘-온-절연체 디바이스용 다층 격리 구조체 | |
| JP2534991B2 (ja) | Ｃｍｏｓ構造の製法 | |
| CN106298966B (zh) | 半导体器件及其制备方法和电子装置 | |
| CN113937053B (zh) | 浅沟槽隔离结构的制造方法及半导体器件的制造方法 | |
| CN110707043B (zh) | 一种带硅化物的场加固抗总剂量辐射cmos器件及工艺 | |
| US6281081B1 (en) | Method of preventing current leakage around a shallow trench isolation structure | |
| KR20030063095A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN214378462U (zh) | 变容二极管 | |
| CN115020226B (zh) | 一种半导体结构的制造方法及半导体结构 | |
| CN110957218A (zh) | 半导体元器件的制造方法及半导体元器件 | |
| CN109119464A (zh) | 一种新型离子注入型pd soi器件及其制备方法 | |
| KR20060019367A (ko) | 보이드가 없는 게이트 전극을 구비한 ｍｏｓ 트랜지스터의제조방법 | |
| CN118299271A (zh) | 半导体器件的制备方法及半导体器件 | |
| CN112185894A (zh) | 降低刻蚀停止层对nmos器件压应力的方法 | |
| KR100527540B1 (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |