CN214378462U - 变容二极管 - Google Patents
变容二极管 Download PDFInfo
- Publication number
- CN214378462U CN214378462U CN202022952129.6U CN202022952129U CN214378462U CN 214378462 U CN214378462 U CN 214378462U CN 202022952129 U CN202022952129 U CN 202022952129U CN 214378462 U CN214378462 U CN 214378462U
- Authority
- CN
- China
- Prior art keywords
- region
- type
- varactor
- polysilicon gate
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型提供了一种变容二极管,包括:基底,其包括N型区域以及与所述N型区域相邻的P型区域;位于所述基底上的环型多晶硅栅;其中,所述N型区域和P型区域均包括源极及漏极,所述环型多晶硅栅包围所述源极及所述漏极。本实用新型中的变容二极管具有包围源极及漏极的环型多晶硅栅,能够有效的提升单位面积电容。
Description
技术领域
本实用新型涉及半导体技术领域,特别涉及一种变容二极管。
背景技术
变容二极管(Varactor Diodes)又称“可变电抗二极管”,其为一种利用PN结电容(势垒电容)与其反向偏置电压的依赖关系及原理制成的二极管。当外加顺向偏压时,有大量电流产生,PN(正负极)结的耗尽区变窄,电容变大,产生扩散电容效应;当外加反向偏压时,则会产生过渡电容效应,但因加顺向偏压时会有漏电流的产生,所以在应用上均供给反向偏压。
由于在一些特殊电路中可能需要大容量电容,而目前市场上的变容二极管需要通过增加面积来满足要求。然而,在有限的芯片面积中增加电容面积会造成其它电路设计的重新设计等额外工作,且增加的面积也不利于芯片面积的持续缩减,因此,需要设计一种能够提高单位面积电容的变容二极管,以使该变容二极管能够满足大容量电容需求同时又能很好兼顾芯片微小化趋势。
实用新型内容
本实用新型的目的在于提供一种变容二极管,以有效的提升变容二极管的单位面积电容。
为解决上述技术问题,本实用新型提供了一种变容二极管,包括:
基底,其包括N型区域以及与所述N型区域相邻的P型区域;
位于所述基底上的环型多晶硅栅;
其中,所述N型区域和P型区域均包括源极及漏极,所述环型多晶硅栅包围所述源极及所述漏极。
可选的,在所述的变容二极管中,所述N型区域包括N阱注入区以及位于所述N阱注入区上的P型轻掺杂区;所述P型区域包括P阱注入区以及位于所述P阱注入区上的N型轻掺杂区。
可选的,在所述的变容二极管中,所述变容二极管还包括栅极氧化层,所述栅极氧化层位于所述基底与所述环型多晶硅栅之间。
可选的,在所述的变容二极管中,所述栅极氧化层的材料为氧化硅。
可选的,在所述的变容二极管中,所述环型多晶硅栅的环内面积等于所述源极及所述漏极的面积。
可选的,在所述的变容二极管中,所述源极及所述漏极的面积为0.64μm2~1μm2。
可选的,在所述的变容二极管中,所述环型多晶硅栅的线宽为4.5μm~5μm。
可选的,在所述的变容二极管中,所述基底还包括浅沟道隔离结构,所述浅沟道隔离结构位于相邻的半导体元件之间,所述半导体元件包括所述N阱注入区、所述P型轻掺杂区、所述P阱注入区和所述N型轻掺杂区。
可选的,在所述的变容二极管中,所述浅沟道隔离结构的填充材料为氧化硅。
可选的,在所述的变容二极管中,所述变容二极管还包括引线孔,所述引线孔位于所述基底以及环型多晶硅栅上。
综上所述,本实用新型提供了一种变容二极管,包括:基底,其包括N型区域以及与所述N型区域相邻的P型区域;位于所述基底上的环型多晶硅栅;其中,所述N型区域和P型区域均包括源极及漏极,所述环型多晶硅栅包围所述源极及所述漏极。本实用新型中的变容二极管具有包围源极及漏极的环型多晶硅栅,能够有效的提升单位面积电容。
附图说明
图1是一种变容二极管的结构示意图;
图2是另一种变容二极管的结构示意图;
图3是图2或者图3的变容二极管的俯视图;
图4是本实用新型一实施中变容二极管的制造方法的流程图;
图5至图9是本实用新型一实施中浅沟道隔离工艺的各步骤的结构示意图;
图10至图13是本实用新型一实施中离子注入工艺的各步骤的结构示意图;
图14至图16是本实用新型一实施中多晶硅工艺的各步骤的结构示意图;
图17是本实用新型一实施中变容二极管的P型区域的结构示意图;
图18是图17中变容二极管的P型区域的俯视图;
其中,图1至图3中:
0101-阱注入区,0102-轻掺杂区,0103-源极,0104-漏极,0105-浅沟道隔离结构,0106-有源区,02-多晶硅栅,03-引线孔;
图4至图18中:
10-半导体衬底,1011-N阱注入区,1012-P阱注入区,1021-P型轻掺杂区,1022-N型轻掺杂区,103-P型源极及漏极,104-N型源极及漏极,105-浅沟道隔离结构,106-填充材料,20-栅极氧化层,30-阻拦层,401-第一光阻层,402-第二光阻层,403-第三光阻层,404-第四光阻层,405-第五光阻层,406-第六光阻层,50-多晶硅层,501-环型多晶硅栅,60-光罩,70-引线孔。
具体实施方式
以下结合附图和具体实施例对本实用新型提出的变容二极管及其制造方法作进一步详细说明。根据下面说明,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
参阅图1,传统的变容二极管包括形成有浅沟道隔离结构(STI)0105的基底以及位于所述基底上方的多晶硅栅(Poly)02,所述基底包括阱注入区0101、在所述阱注入区0101上形成的轻掺杂区0102以及在所述轻掺杂区0102上形成的源极0103和漏极0104,所述轻掺杂区0102的极性与所述阱注入区0101的极性相反,所述源极0103和漏极0104位于所述多晶硅栅02的两侧,且所述源极0103、所述漏极0104以及所述多晶硅栅02的极性与所述轻掺杂区0102的极性相同。例如,图1中,所述阱注入区0101为P型掺杂(即PW),则所述轻掺杂区0102为N型掺杂(即NDD),所述源极0103、漏极0104以及多晶硅栅02均为N型掺杂。图2中所述阱注入区0101为N型掺杂(即NW),则所述轻掺杂区0102为P型掺杂(即PDD),所述源极0103、漏极0104以及多晶硅栅02均为P型掺杂。所述变容二极管还包括在所述基底以及多晶硅栅02上形成的引线孔03,以引出电极。
所述变容二极管单位面积电容的计算过程如下:
首先,计算X方向宽度W=(W1+W2+W3+W4+W5)×2+W6;
其中W1为所述阱注入区0101的外边缘与有源区0106的外边缘在X方向的距离的一半,所述轻掺杂区0102与浅沟道隔离结构0105组成所述有源区0106;W2为有源区0106的外边缘与源极0103的外边缘在X方向的距离;W3为源极0103的外边缘与多晶硅栅02外边缘在X方向的距离;W4为所述多晶硅栅02在X方向的宽度;W5为所述多晶硅栅02的外边缘与所述漏极0104外边缘在X方向的距离;W6为漏极外边缘与另一多晶硅栅一侧的源极在X方向的距离。由于所述阱注入区0101的外边缘存在波动区域,因此,为了提高计算的准确度,W1选为所述阱注入区0101的外边缘与有源区0106的外边缘在X方向的距离的一半。
其次,计算Y方向的宽度为D=(D1+D2)×2+D3;
其中,D1为所述阱注入区0101的外边缘与有源区0106的外边缘在Y方向的距离的一半;D2为有源区0106的外边缘与源极0103的外边缘在Y方向的距离;D3为源极(或者漏极)在Y方向的宽度。
然后,计算总面积S总=W×D
最后计算出单位面积电容=电容的有效面积/S总=(多晶硅栅的面积-存在引线孔的区域面积)/S总。
例如,参阅图3,
X方向宽度为:W=0.28μm+1μm+0.32μm+5μm+0.32μm+0.9μm+0.32μm+5μm+0.32μm+1μm=14.46μm
Y方向宽度为:D=0.28μm+1μm+5μm+1μm=7.28μm
总面积为S总=W×D=105.27μm2
而所述电容的有效面积为=5μm×5μm=25μm2
单位面积的电容=25μm2/105.27μm2=0.475
由上可知,单位面积的电容并不是很高,由于在一些特殊电路中可能需要大容量电容,而目前市场上的变容二极管需要通过增加面积来满足要求。然而,在有限的芯片面积中增加电容面积会造成其它电路设计的重新设计等额外工作,且增加的面积也不利于芯片面积的持续缩减。
为了提升单位面积电容,本实用新型提供了一种变容二极管,包括:
基底,所述基底包括N型区域以及与所述N型区域相邻的P型区域;
位于所述基底上方的环型多晶硅栅;
源极及漏极,所述环型多晶硅栅包围所述源极及所述漏极
位于所述N型区域和所述P型区域中的源极及漏极,所述环型多晶硅栅包围所述源极及所述漏极。
参见图4,所述变容二极管的制造方法包括:
提供一基底,所述基底包括N型区域以及与所述N型区域相邻的P型区域;
形成多晶硅层,所述多晶硅层覆盖所述N型区域和所述P型区域;
刻蚀所述多晶硅层,形成环型多晶硅栅;以及,
对所述N型区域和所述P型区域分别进行离子注入,以在所述N型区域和所述P型区域形成源极及漏极,所述环型多晶硅栅包围所述源极及所述漏极。
参阅图5~图18,将所述基底的左侧作为N型区域,将右侧作为P型区域,当然也可以将左侧作为P型区域,将右侧作为N型区域。即,P型区域和N型区域被混合地制造于同一半导体衬底10的表面。
所述N型区域包括N阱注入区1011以及位于所述N阱注入区1011上的P型轻掺杂区1021;所述P型区域包括P阱注入区1012以及位于所述P阱注入区1012上的N型轻掺杂区1022。所述P型轻掺杂区1021以及N型轻掺杂区1022上方还覆盖有栅极氧化层20,所述多晶硅层50形成于所述栅极氧化层20的上方。
而所述基底的形成主要包括浅沟道隔离工艺以及离子注入工艺。
在将进行所述浅沟道隔离工艺以及离子注入工艺之前进行半导体衬底预处理,包括:通过将例如单晶硅加工成与芯片制造工序的处理相适合的形状以及在单晶硅中进行P型掺杂。所述半导体衬底除了可以为单晶硅之外,还可以为锗衬底、硅锗衬底、绝缘体上硅衬底(SOI)以及绝缘体上锗(GOI)衬底等。所述变容二极管制作于所述半导体衬底表面。所谓半导体衬底表面,意指相对于半导体衬底的表面为内部方向及外部方向的邻近区域(表面附近)。具体而言,在相对于半导体衬底的表面为内部方向的邻近区域形成构成变容二极管的阱、轻掺杂区、源极及漏极,在相对于衬底的表面为外部方向的邻近区域形成构成变容二极管的栅极氧化层和栅极(多晶硅栅)。
所述浅沟道隔离工艺包括:
在所述半导体衬底10上形成栅极氧化层20和位于所述栅极氧化层20上方的阻拦层30;
采用微影技术定义浅沟道隔离区;
刻蚀所述定义的浅沟道隔离区的半导体衬底10、栅极氧化层20以及阻拦层30,形成浅沟道隔离结构105;
填充所述浅沟道隔离结构105。
参阅图5,在所述半导体衬底10上形成栅极氧化层20和位于所述栅极氧化层上方的阻拦层30,所述栅极氧化层20和阻拦层30的形成可以利用本领域公知的沉积或外延生长技术,包括但不限于物理气相沉积(PVD)或化学气相沉积(CVD)。例如,采用热炉管工艺形成所述栅极氧化层20,采用化学气相沉积工艺形成所述阻拦层30。所述栅极氧化层20的材料优选为氧化硅,所述阻拦层30的材料可以为氮化物,进一步优选为SiN。
采用微影技术定义浅沟道隔离区,所述微影技术是制造晶体管及它们之间的连结的关键技术,在半导体制程上一般是指以光子束经由光罩对晶圆(Wafer)上的光阻照射;以电子束、离子束经由光罩、图规(Stencil)对晶圆上的光阻照射;或不经由光罩、图规,对晶圆上的光阻直接照射(直写),使光阻产生极性变化、主链断链、主链交连等化学作用,经显影后将光罩、图规或直写的特定图案转移至晶圆上。所述微影技术所要求的光源,可以用可见光(Visible)、近紫外光(Near Ultra-Violet,NUV)、中紫外光(Mid UV,MUV)、深紫外光(Deep UV,DUV)、真空紫外光(Vacuum UV,VUV)、极短紫外光(Extreme UV,EUV)、X-光(X-Ray)等光源对光阻进行照射;也可以用高能电子束(25100keV),低能电子束(100eV),镓离子(Ga+)聚焦离子束(10100keV)对光阻进行照射。例如,利用一定波长的紫外线透过光罩后照射在硅晶圆上,将光罩上的电路图像完整地复制到硅晶元上从而形成所需要的电路图形。
参阅图6,在本实施例中,在所述阻拦层30上形成第一光阻层401,然后将光源经掩膜版(例如光罩)照射所述第一光阻层401,之后进行显影除去部分光阻,定义出浅沟道隔离区。
参阅图7,在定义出浅沟道隔离区之后,刻蚀所述定义的浅沟道隔离区中的阻拦层30、栅极氧化层20以及半导体衬底10,形成浅沟道隔离结构105。所述刻蚀工艺是本领域公知的技术,在此不做赘述。所述浅沟道隔离结构105是用于防止邻接的半导体元件的干扰的元件分离区域。所述半导体元件包括N阱注入区、P型轻掺杂区、P阱注入区和N型轻掺杂区。
参阅图8,填充所述浅沟道隔离结构105的方法可以为物理沉积或者化学沉积,由于高密度等离子体化学气相沉积(HDP)工艺具有优良的填孔性,并且可在相对较低的温度下填充深宽比大的间隙,且采用HDP工艺沉积的薄膜质量较好,因此,所述填充方法优选为HDP工艺。所述填充的材料优选为氧化硅,且所述填充材料106填满所述浅沟道隔离结构105。
参阅图9,在填充所述浅沟道隔离结构105之后,还包括除去所述阻拦层30表面上的填充材料106。所述除去的方法可以为物理研磨,也可以为化学研磨,优选为化学机械研磨。在除去所述阻拦层30表面上的填充材料之后,采用湿刻蚀除去所述阻挡层106。
在所述浅沟道隔离工艺之后进行所述离子注入工艺,且所述离子注入工艺包括两个步骤,即阱离子注入和轻掺杂离子注入。所述阱离子注入的过程为:
在所述P型区域的上方形成第二光阻层402;
并以所述第二光阻层402为掩膜对所述衬底10进行第一次离子注入;
除去所述第二光阻层402,并在所述N型区域的上方形成第三光阻层403;
并以所述第三光阻层403为掩膜对所述衬底10进行第二次离子注入。
其中所述第一次离子注入的离子与所述第二次离子注入的离子极性相反。例如,参阅图10和图11,所述第一次离子注入为N型离子(例如磷)注入,第二次离子注入为P型离子(例如硼)注入。而对所述衬底10进行第一次离子注入形成N阱注入区1011,对所述衬底10进行第二次离子注入形成P阱注入区1012。当然,也可以先在所述N型区域形成光阻,并进行第一次离子注入,然后在所述P型区域形成光阻,进行第二次离子注入,则所述第一次离子注入为P型离子注入,第二次离子注入为N型离子注入。
在N型区域形成N阱注入区1011的情况下,P型区域被遮掩,以使得不在P型区域注入N型离子,同理,在P型区域形成P阱注入区1012的情况下,N型区域被遮掩,以使得不在N型区域注入P型离子。
参阅图12和图13,所述轻掺杂离子注入的过程为:
在所述衬底10的上方形成第四光阻层404,使得所述P型区域完全被覆盖,部分所述N型区域被覆盖;
并以所述第四光阻层404为掩膜对所述N阱注入区1011进行第三次离子注入;
除去所述第四光阻层404,并在所述衬底10的上方形成第五光阻层405,所述第五光阻层405使得所述N型区域完全被覆盖,部分所述P型区域被覆盖;
并以所述第五光阻层405为掩膜对所述P阱注入区1012进行第四次离子注入。
其中所述第三次离子注入的离子极性与所述第一次离子注入的离子极性相反,所述第四次离子注入的离子极性与所述第二次离子注入的离子极性相反。例如,所述第一离子注入为N型离子注入,则所述第三次离子注入为P型离子注入,所述第二次离子注入为P型离子注入,所述第四次离子注入为N型离子注入。对所述N阱注入区1011进行第三次离子注入形成P型轻掺杂区1021,对所述P阱注入区1012进行第四次离子注入形成N型轻掺杂区1022。当然,也可以先在所述N型区域形成光阻,并进行第三次离子注入,然后在所述P型区域形成光阻,进行第四次离子注入,则所述第三次离子注入为N型离子注入,所述第四次离子注入为P型离子注入,对所述P阱注入区1012进行第三次离子注入形成N型轻掺杂区,对所述N阱注入区1011进行第四次离子注入形成P型轻掺杂区。
在N型区域形成P型轻掺杂区1021的情况下,P型区域被遮掩,以使得不在P型区域注入P型离子,同理,在P型区域形成N型轻掺杂区1022的情况下,N型区域被遮掩,以使得不在N型区域注入N型离子。所述N型轻掺杂区1021和P型轻掺杂区1022是用于防止在源极及漏极间移动的电子因在源极及漏极的端子旁边产生的强电场而成为热载流子并使栅极氧化层等受损伤的部件。
参阅图14,在所述基底上形成多晶硅层50。所述多晶硅的形成可以利用本领域公知的沉积或外延生长技术,包括但不限于物理气相沉积(PVD)或化学气相沉积(CVD)。例如,采用化学气相沉积法形成所述多晶硅。
在形成所述多晶硅层50之后,采用微影技术定义出栅极区域,并采用刻蚀工艺除去所述定义出的栅极区域之外的多晶硅,以形成环型多晶硅栅501。例如图14至图16,首先在多晶硅层50上形成第六光阻层406,并通过微影技术将所述第六光阻层406图形化,即采用光源透过光罩60照射到光阻上,并通过显影将光罩上的图形转移到光阻上;然后以所述图形化的第六光阻层406为掩膜刻蚀所述多晶硅层50,形成环型多晶硅栅501。所述环型多晶硅栅的线宽优选为4.5μm~5μm,而环内面积优选为0.64μm2~1μm2。所述刻蚀方法优选为干法刻蚀。
在形成环型多晶硅栅501之后,对所述栅极氧化层进行刻蚀,裸漏出N型轻掺杂区1022、P型轻掺杂区1021以及浅沟道隔离结构(STI)105的上表面;然后在所述P型区域上方覆盖第七光阻层,并以第七光阻层为掩膜,对所述N型区域的环型多晶硅栅501、裸漏出的P型轻掺杂区1021以及浅沟道隔离结构105的上表面进行第五次离子注入,所述第五次离子注入为P型离子注入,以形成P型的源极及漏极103以及P型的多晶硅栅;接着,除去第七光阻层,并在所述N型区域上方覆盖第八光阻层,并以第八光阻层为掩膜,对所述P型区域的环型多晶硅栅501以及裸漏出的N型轻掺杂区1022以及浅沟道隔离结构105的上表面进行第六次离子注入,所述第六次离子注入为N型离子注入,以形成N型的源极及漏极104以及N型的多晶硅栅。当然,也可以先进行P型区域的离子注入,再进行N型区域的离子注入。
在形成源极及漏极之后,所述变容二极管的制造方法还包括在所述基底以及环型多晶硅栅501上形成引线孔70,以引出电极。
上述方法形成的源极及漏极被所述环型多晶硅栅501包围,因此,所述环型多晶硅栅的环内面积等于源极及漏极的面积。由于所述多晶硅栅包围所述源极及所述漏极,使得单位面积电容明显提升。
由于N型区域与所述P型区域结构的单位面积电容相同,因此,只需要计算出N型区域或者P型区域的单位面积电容即可。参阅图17至图18,所述单位面积电容的计算过程如下:
首先,计算X方向宽度W’=(W1’+W2’+W3’)×2+W4’;
其中W1’为所述P阱注入区1012的外边缘与有源区107的外边缘在X方向的距离的一半,所述N型轻掺杂区1022与浅沟道隔离结构105组成所述有源区107;W2’为有源区107的外边缘与多晶硅栅501的外边缘在X方向的距离;W3’为多晶硅栅501的外边缘与N型轻掺杂区1022外边缘在X方向的距离;W4’为所述N型轻掺杂区1022在X方向的宽度。由于阱注入区的外边缘存在波动区域,因此,为了提高计算的准确度,W1’选为所述P阱注入区1012的外边缘与有源区107的外边缘在X方向的距离的一半。
其次,计算Y方向的宽度为D’=D1’+D2’+D3’+D4’;
其中,D1’为P阱注入区1012的外边缘与有源区107的外边缘在X方向的距离的一半;D2’为为有源区107的外边缘与多晶硅栅501的外边缘在Y方向的距离;D3’为多晶硅栅501的外边缘与N型轻掺杂区1022外边缘在Y方向的距离;D4’为所述N型轻掺杂区1022在Y方向的宽度。
然后,计算总面积S’总=W’×D’
最后计算出单位面积电容=电容的有效面积/S’总=(多晶硅栅的面积-存在引线孔70的区域面积)/S’总。
例如,参阅图17和图18,
X方向宽度为:W’=0.28μm+0.62μm+0.38μm+10μm+0.38μm+0.62μm=12.28μm;
Y方向宽度为:D’=0.28μm+0.62μm+0.38μm+5+0.38μm+0.62μm=7.28μm;
总面积为S’总=W’×D’=89.4μm2;
单位面积的电容=[(5μm×10μm)-(0.94μm×0.94μm)]/89.4μm2=0.549。
相对于传统方法得到的变容二极管(传统的变容二极管)的单位面积的电容(0.475)来说,采用本实用新型的变容二极管的制造方法制备的变容二极管的单位面积的电容提升了大约16%左右。
与所述传统的变容二极管相比,得到相同面积的电容时,本实用新型的方法制备的变容二极管的总面积更小,更有利于芯片面积的持续缩减。例如,以电容面积为50μm2来说,传统的变容二极管所需的总面积为105.27μm2,而本实用新型的方法制备的变容二极管所需的总面积为89.4μm2。
而且,本实用新型提供的变容二极管的制备方法,不但相同面积下的电容可利用率提升之外,制程上与传统的方式相同,仅需修改布局而让晶圆上的空间可利用率提升达成更大的效益。
综上所述,本实用新型提供的变容二极管具有包围源极及漏极的环型多晶硅栅,能够有效的提升单位面积电容。而且在得到相同面积的电容时,本实用新型的方法制备的变容二极管的总面积更小,有利于芯片面积的持续缩减。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本实用新型已以较佳实施例披露如上,然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言,在不脱离本实用新型技术方案范围情况下,都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本实用新型技术方案保护的范围内。
而且还应该理解的是,本实用新型并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用,它们可以变化。还应该理解的是,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本实用新型的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准,除非上下文明确表示相反意思。因此,例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解,除非上下文明确表示相反意思。
Claims (10)
1.一种变容二极管,其特征在于,包括:
基底,其包括N型区域以及与所述N型区域相邻的P型区域;
位于所述基底上的环型多晶硅栅;
其中,所述N型区域和P型区域均包括源极及漏极,所述环型多晶硅栅包围所述源极及所述漏极。
2.如权利要求1所述的变容二极管,其特征在于,所述N型区域包括N阱注入区以及位于所述N阱注入区上的P型轻掺杂区;所述P型区域包括P阱注入区以及位于所述P阱注入区上的N型轻掺杂区。
3.如权利要求1所述的变容二极管,其特征在于,所述变容二极管还包括栅极氧化层,所述栅极氧化层位于所述基底与所述环型多晶硅栅之间。
4.如权利要求3所述的变容二极管,其特征在于,所述栅极氧化层的材料为氧化硅。
5.如权利要求1所述的变容二极管,其特征在于,所述环型多晶硅栅的环内面积等于所述源极及所述漏极的面积。
6.如权利要求5所述的变容二极管,其特征在于,所述源极及所述漏极的面积为0.64μm2~1μm2。
7.如权利要求1所述的变容二极管,其特征在于,所述环型多晶硅栅的线宽为4.5μm~5μm。
8.如权利要求2所述的变容二极管,其特征在于,所述基底还包括浅沟道隔离结构,所述浅沟道隔离结构位于相邻的半导体元件之间,所述半导体元件包括所述N阱注入区、所述P型轻掺杂区、所述P阱注入区和所述N型轻掺杂区。
9.如权利要求8所述的变容二极管,其特征在于,所述浅沟道隔离结构的填充材料为氧化硅。
10.如权利要求1所述的变容二极管,其特征在于,所述变容二极管还包括引线孔,所述引线孔位于所述基底以及环型多晶硅栅上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2020112695469 | 2020-11-13 | ||
CN202011269546 | 2020-11-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214378462U true CN214378462U (zh) | 2021-10-08 |
Family
ID=77982456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022952129.6U Active CN214378462U (zh) | 2020-11-13 | 2020-12-08 | 变容二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214378462U (zh) |
-
2020
- 2020-12-08 CN CN202022952129.6U patent/CN214378462U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6153455A (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
KR100382728B1 (ko) | 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법 | |
US4534824A (en) | Process for forming isolation slots having immunity to surface inversion | |
TWI221019B (en) | CMOS of semiconductor device and method for manufacturing the same | |
US20060276014A1 (en) | Self-aligned high-energy implantation for deep junction structure | |
US6514810B1 (en) | Buried channel PMOS transistor in dual gate CMOS with reduced masking steps | |
US20090212335A1 (en) | Complementary metal-oxide-semiconductor (cmos) image sensor and fabricating method thereof | |
KR970077625A (ko) | 반도체 장치 제조 방법 | |
US7429496B2 (en) | Buried photodiode for image sensor with shallow trench isolation technology | |
US6946710B2 (en) | Method and structure to reduce CMOS inter-well leakage | |
US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
JP4383929B2 (ja) | フラッシュメモリ素子の高電圧トランジスタの製造方法 | |
CN214378462U (zh) | 变容二极管 | |
US6406974B1 (en) | Method of forming triple N well utilizing phosphorus and boron ion implantations | |
CN103715129B (zh) | 注入隔离器件及其形成方法 | |
CN110707043A (zh) | 一种带硅化物的场加固抗总剂量辐射cmos器件及工艺 | |
CN110957218A (zh) | 半导体元器件的制造方法及半导体元器件 | |
CN109103143B (zh) | 一种兼容低压工艺的高压器件制作方法 | |
US6127247A (en) | Method of eliminating photoresist outgassing in constructing CMOS vertically modulated wells by high energy ion implantation | |
JP2904068B2 (ja) | 半導体装置の製造方法 | |
JP2626522B2 (ja) | 半導体装置及びその製造方法 | |
CN116169027A (zh) | 半导体装置的制作方法 | |
KR100264211B1 (ko) | 반도체장치의 제조 방법 | |
JPH10209450A (ja) | 幅狭分離酸化膜プロセス | |
KR101077057B1 (ko) | 바이폴라 접합 트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |