CN113921587A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113921587A
CN113921587A CN202110575884.3A CN202110575884A CN113921587A CN 113921587 A CN113921587 A CN 113921587A CN 202110575884 A CN202110575884 A CN 202110575884A CN 113921587 A CN113921587 A CN 113921587A
Authority
CN
China
Prior art keywords
region
semiconductor device
collector
collector region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110575884.3A
Other languages
English (en)
Inventor
白川彻
阿形泰典
三塚要
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN113921587A publication Critical patent/CN113921587A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种半导体装置，其适当地调整有源区中的耐压。所述半导体装置具备有源区和边缘区域，并且具备：第1导电型的漂移区，其设置于半导体基板；第2导电型的基区，其设置于漂移区的上方；第2导电型的第1集电区，其在有源区中设置于漂移区的下方；以及第2导电型的第2集电区，其在边缘区域中设置于漂移区的下方，第1集电区的掺杂浓度大于第2集电区的掺杂浓度，在俯视时，第1集电区的面积与第2集电区的面积相同或大于第2集电区的面积。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知在绝缘栅双极型晶体管(IGBT)等中具备有源区和边缘区域(终端结构部)的半导体装置(例如，参照专利文献1或2)。
现有技术文献
专利文献
专利文献1：日本特开2018-133493号公报
专利文献2：日本特开2019-12725号公报
发明内容
技术问题
在半导体装置中，耐压包括有源区的耐压和边缘区域的耐压，就开关动作时的耐压而言，最好是边缘区域高于有源区。
技术方案
在本发明的一个方式中，提供一种半导体装置，所述半导体装置具备有源区和边缘区域，并且具备：第1导电型的漂移区，其设置于半导体基板；第2导电型的基区，其设置于漂移区的上方；第2导电型的第1集电区，其在有源区中设置于漂移区的下方；以及第2导电型的第2集电区，其在边缘区域中设置于漂移区的下方，第1集电区的掺杂浓度大于第2集电区的掺杂浓度，在俯视时，第1集电区的面积与第2集电区的面积相同或大于第2集电区的面积。
第1集电区的掺杂浓度可以为1E16cm-3以上且5E18cm-3以下。
第2集电区的掺杂浓度可以为1E16cm-3以上且5E18cm-3以下。
半导体装置可以具备在俯视时设置于有源区与边缘区域之间的中间区域。第1集电区可以设置为在俯视时从有源区延伸到中间区域。
第1集电区可以在俯视时设置于有源区的内侧。
半导体装置可以具备：发射电极，其设置于半导体基板的上方，与半导体基板的正面电连接；栅极金属层，其设置于半导体基板的上方，用于设定为栅极电位。作为从半导体基板的外周端到第2集电区的端部为止的距离的宽度B可以大于作为从半导体基板的外周端到栅极金属层的端部为止的距离的宽度A。
第2集电区的掺杂浓度可以为第1集电区的掺杂浓度的0.85倍以下。
宽度B与宽度A的差可以大于10μm。
第2集电区的掺杂浓度可以为第1集电区的掺杂浓度的0.85倍以上且0.9倍以下。
在设为0.1＜α＜0.5的情况下，半导体基板的深度方向上的厚度T可以满足B-A＜αT。
半导体装置可以具备：第2导电型的保护环部，其设置于边缘区域中的漂移区的上方；沟道截断区域，其在边缘区域中的漂移区的上方，设置于比保护环部靠近半导体基板的外周端侧的位置。
上述的发明概要并未列举出本发明的全部特征。这些特征组的子组合也能够成为发明。
附图说明
图1A表示半导体装置100的俯视图的一例。
图1B表示半导体装置100的俯视图的一例。
图1C是表示图1B中的a-a’截面的一例的图。
图2是表示半导体装置100的构成的一例的截面图。
图3A表示在俯视半导体装置100时，形成有第1集电区61的区域。
图3B表示在俯视半导体装置100时，形成有第1集电区61的区域。
图3C表示在俯视半导体装置100时，形成有第1集电区61的区域。
图4A表示引出长度(D)与温度的关系。
图4B表示半导体装置100的模拟结果的一例。
图4C表示比较例的半导体装置的模拟结果的一例。
图5A表示半导体装置100的特性的一例。
图5B表示比较例的半导体装置的特性的一例。
符号说明
10…半导体基板、11…外周端、12…发射区、14…基区、15…接触区、16…蓄积区、17…阱区、18…漂移区、20…缓冲区、21…正面、23…背面、24…集电电极、25…连接部、28…上部、29…端部、30…虚设沟槽部、31…延伸部分、32…虚设绝缘膜、34…虚设导电部、38…层间绝缘膜、40…栅极沟槽部、41…延伸部分、42…栅极绝缘膜、43…连接部分、44…栅极导电部、50…栅极金属层、52…发射电极、53…势垒金属层、54…接触孔、55…接触孔、56…接触孔、57…插塞、61…第1集电区、62…第2集电区、71…台面部、80…场板电极、82…沟道截断电极、84…连接部、86…绝缘膜、88…保护膜、92…保护环部、94…沟道截断区域、100…半导体装置、110…有源区、120…非有源区、122…边缘区域、124…中间区域、140…栅极焊盘
具体实施方式
以下，通过发明的实施方式说明本发明，但是以下的实施方式并不限定权利要求书所涉及的发明。另外，在实施方式中说明的特征的所有组合并不一定是发明的解决方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“正”或“上”，将另一侧称为“背”或“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“正”、“上”、“背”和“下”的方向不限于重力方向或安装半导体装置时的方向。
在本说明书中，有时使用X轴、Y轴和Z轴的正交坐标轴来说明技术事项。正交坐标轴只不过是确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限于表示相对于地面的高度方向。应予说明，+Z轴方向与-Z轴方向为彼此相反的方向。在未记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。另外，在本说明书中，有时将从+Z轴方向观察的情况称为俯视。
在本说明书中称为“相同”或“相等”的情况下，还可以包括具有因制造偏差等而引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂有杂质的掺杂区域的导电型设为P型或N型进行说明。但是，各掺杂区域的导电型也可以分别为相反的极性。另外，在本说明书中，记载为P+型或N+型的情况是指掺杂浓度高于P型或N型，记载为P-型或N-型的情况是指掺杂浓度低于P型或N型。
在本说明书中，掺杂浓度是指作为施主或受主而活化的杂质的浓度。在本说明书中，有时将施主与受主的浓度差作为施主或受主中的多的一方的浓度。该浓度差能够通过电压-电容测定法(CV法)来测定。另外，可以将通过扩散电阻测定法(SR)测得的载流子浓度作为施主或受主的浓度。另外，在施主或受主的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主或受主的浓度。在施主或受主所存在的区域中的施主或受主的浓度基本均匀的情况下等，可以将该区域中的施主浓度或受主浓度的平均值作为施主浓度或受主浓度。
图1A表示半导体装置100的俯视图的一例。半导体装置100是具备晶体管部的半导体芯片。半导体装置100具备形成有有源区110和非有源区120的半导体基板10。
半导体基板10是由硅、碳化硅或氮化镓等半导体材料形成的基板。半导体基板10可以包含通过外延生长等形成的部分。本例的半导体基板10是硅基板。
有源区110是在将半导体装置100控制为导通状态的情况下，在半导体基板10的正面21与背面23之间流通主电流的区域。即，有源区110是从半导体基板10的正面21到背面23或从背面23到正面21在半导体基板10的内部沿深度方向流通电流的区域。在本例的有源区110形成有IGBT。
在俯视时，非有源区120是有源区110与半导体基板10的外周端11之间的区域。非有源区120包含边缘区域122和中间区域124。在非有源区120可以配置用于用引线等将半导体装置100与外部的装置连接的一个以上的金属的焊盘。
边缘区域122是有源区110与半导体基板10的外周端11之间的区域。边缘区域122在俯视时被设置为包围有源区110。应予说明，边缘区域122可以具有边缘终端结构部。边缘终端结构部缓和半导体基板10的上表面侧的电场集中。后面对边缘区域122的具体的结构进行叙述。
中间区域124在俯视时设置于有源区110与边缘区域122之间。在俯视时，本例的中间区域124包围有源区110的外周。中间区域124具备后述的栅极金属层50。
栅极焊盘140隔着栅极金属层50与有源区110的栅极导电部电连接。栅极焊盘140也可以与栅极金属层50接触。栅极焊盘140被设定为栅极电位。本例的栅极焊盘140在俯视时是矩形。
图1B表示半导体装置100的俯视图的一例。在本例中，表示将图1A的区域X放大而得的图。
本例的半导体装置100在半导体基板10的正面具备栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15和阱区17。另外，本例的半导体装置100具备设置于半导体基板10的正面的上方的发射电极52和栅极金属层50。
发射电极52设置于栅极沟槽部、虚设沟槽部、发射区、基区、接触区15和阱区17的上方。发射电极52可以通过引线键合等与半导体装置100的外部的电极连接。半导体装置100的外部的电极可以是例如以与半导体装置100相邻的方式配置的二极管的阳极电极或集成电路的电极、设置于搭载有半导体装置100的基板等的电极或者设置于组装有搭载了半导体装置100的基板等的树脂壳体的外部端子等。
栅极金属层50设置于栅极沟槽部40和阱区17的上方。栅极金属层50与有源区110的栅极导电部电连接，供给栅极电压。栅极金属层50与栅极焊盘140电连接。栅极金属层50在俯视时被设置为包围有源区110的外周。栅极金属层50可以沿着有源区110与边缘区域122之间的中间区域124而设置。
发射电极52和栅极金属层50由包含金属的材料形成。例如，发射电极52的至少一部分的区域可以由铝、铝-硅合金或铝-硅-铜合金形成。栅极金属层50的至少一部分的区域可以由铝、铝-硅合金或铝-硅-铜合金形成。发射电极52和栅极金属层50可以在由铝等形成的区域的下层具有由钛和/或钛化合物等形成的势垒金属。发射电极52和栅极金属层50彼此分离地设置。
发射电极52和栅极金属层50隔着层间绝缘膜38设置于半导体基板10的上方。层间绝缘膜38在图1B中被省略。在层间绝缘膜38贯通地设置有接触孔55和接触孔56。
接触孔55将栅极金属层50与有源区110内的栅极导电部连接。在接触孔55的内部可以隔着势垒金属层53而形成由钨等形成的后述的插塞57。
接触孔56将发射电极52与虚设沟槽部30内的虚设导电部连接。在接触孔56的内部可以隔着势垒金属层53而形成由钨等形成的插塞57。
连接部25将发射电极52或栅极金属层50等的正面侧电极与半导体基板10电连接。在一例中，连接部25设置于栅极金属层50与栅极导电部之间。连接部25也设置于发射电极52与虚设导电部之间。连接部25是掺杂有杂质的多晶硅等具有导电性的材料。这里，连接部25是掺杂有N型的杂质的多晶硅(N+)。连接部25隔着氧化膜等绝缘膜等而设置于半导体基板10的正面的上方。
栅极沟槽部40沿着预定的排列方向(在本例中为X轴方向)以预定的间隔排列。本例的栅极沟槽部40可以具有沿着平行于半导体基板10的正面且与排列方向垂直的延伸方向(在本例中为Y轴方向)延伸的两个延伸部分41和连接两个延伸部分41的连接部分43。
连接部分43优选其至少一部分形成为曲线状。通过将栅极沟槽部40的两个延伸部分41的端部连接，能够缓和延伸部分41的端部的电场集中。在栅极沟槽部40的连接部分43，栅极金属层50可以与栅极导电部连接。
虚设沟槽部30是与发射电极52电连接的沟槽部。虚设沟槽部30与栅极沟槽部40同样地沿着预定的排列方向(在本例中为X轴方向)以预定的间隔排列。本例的虚设沟槽部30具有沿着延伸方向延伸的延伸部分31。应予说明，虚设沟槽部30可以与栅极沟槽部40同样地在半导体基板10的正面具有U字形状。即，虚设沟槽部30可以具有沿着延伸方向延伸的两个延伸部分31和连接两个延伸部分31的连接部分。
本例的半导体装置100具有使两个栅极沟槽部40与一个虚设沟槽部30重复排列而得的结构。即，本例的半导体装置100以2：1的比率具有栅极沟槽部40和虚设沟槽部30。例如，半导体装置100在两根延伸部分41之间具有一根延伸部分31。
但是，栅极沟槽部40与虚设沟槽部30的比率不限于本例。栅极沟槽部40与虚设沟槽部30的比率可以是1：1，也可以是1：2。另外，也可以在半导体装置100中不设置虚设沟槽部30而全部设为栅极沟槽部40。
阱区17是设置于比后述的漂移区18靠近半导体基板10的正面侧的位置的第2导电型的区域。阱区17是设置于半导体装置100的非有源区120侧的阱区的一例。阱区17的掺杂浓度可以高于基区14的掺杂浓度。作为一例，阱区17是P+型。阱区17从有源区110的设置有栅极金属层50的一侧的端部延伸到非有源区120而在预先设定的范围形成。阱区17的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的位于栅极金属层50侧的一部分区域形成于阱区17。栅极沟槽部40和虚设沟槽部30的延伸方向的端部的底部可以被阱区17覆盖。
接触孔54在台面部71形成于发射区12和接触区15的各区域的上方。接触孔54不在设置于Y轴方向两端的阱区17的上方设置。如此，在层间绝缘膜形成有一个或多个接触孔54。一个或多个接触孔54可以被设置为沿延伸方向延伸。
台面部71是在与半导体基板10的正面平行的面内与沟槽部邻接地设置的区域。台面部71可以是相邻的两个沟槽部所夹着的半导体基板10的部分，并且是从半导体基板10的正面到各沟槽部的最深的底部的深度为止的部分。可以将各沟槽部的延伸部分作为一个沟槽部。即，可以将两个延伸部分所夹着的区域作为台面部。台面部71在半导体基板10的正面具有阱区17、发射区12、基区14和接触区15。在台面部71中，发射区12和接触区15在延伸方向上被交替地设置。
基区14是设置于半导体基板10的正面侧的第2导电型的区域。作为一例，基区14是P-型。基区14在半导体基板10的正面可以设置于台面部71的Y轴方向上的两端部。应予说明，图1B仅示出该基区14的Y轴方向的一个端部。
发射区12是掺杂浓度高于漂移区18的掺杂浓度的第1导电型的区域。作为一例，本例的发射区12是N+型。发射区12的掺杂剂的一例是砷(As)。发射区12在台面部71的正面与栅极沟槽部40接触地设置。发射区12可以被设置为沿X轴方向从夹着台面部71的两根沟槽部中的一根延伸到另一根。发射区12也设置于接触孔54的下方。另外，发射区12既可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。本例的发射区12与虚设沟槽部30接触。
接触区15是掺杂浓度高于基区14的掺杂浓度的第2导电型的区域。作为一例，本例的接触区15是P+型。本例的接触区15设置于台面部71的正面。接触区15可以被设置为沿X轴方向从夹着台面部71的两根沟槽部中的一根到另一根。接触区15既可以与栅极沟槽部40接触，也可以不与栅极沟槽部40接触。另外，接触区15既可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。在本例中，接触区15与虚设沟槽部30和栅极沟槽部40接触。接触区15也设置于接触孔54的下方。
有源区110包含发射区12和接触区15重复排列而得的区域。另外，有源区110包含虚设沟槽部30和栅极沟槽部40。有源区110的Y轴方向上的端部是发射电极52介由接触孔54与半导体基板10连接的区域的端部。在本例中，接触孔54的端部位于接触区15的上方。
边缘区域122在俯视时是比栅极金属层50靠近外周端11侧的区域。本例的边缘区域122与中间区域124的边界是栅极金属层50的Y轴方向负侧的端部。后面对边缘区域122的更具体的结构进行叙述。
中间区域124在俯视时是有源区110与边缘区域122之间的区域。在中间区域124中，发射电极52可以不与半导体基板10电连接。但是，在中间区域124中，发射电极52可以与虚设沟槽部30的虚设导电部电连接。
图1C是表示图1B中的a-a’截面的一例的图。a-a’截面是在台面部71中通过接触区15的XZ面。本例的半导体装置100在a-a’截面中具有半导体基板、层间绝缘膜、发射电极52和集电电极24。发射电极52形成于半导体基板10和层间绝缘膜38的上方。
漂移区18是设置于半导体基板10的第1导电型的区域。作为一例，本例的漂移区18是N-型。漂移区18可以是在半导体基板10中未形成其他掺杂区域而残留的区域。即，漂移区18的掺杂浓度可以是半导体基板10的掺杂浓度。在漂移区18的上方设置有发射区12、接触区15和蓄积区16。在漂移区18的下方设置有缓冲区20和第1集电区61。
缓冲区20是设置于漂移区18的下方的第1导电型的区域。作为一例，本例的缓冲区20是N型。缓冲区20的掺杂浓度高于漂移区18的掺杂浓度。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达第2导电型的第1集电区61的场截止层而发挥功能。
第1集电区61是在有源区110中设置于漂移区18的下方的第2导电型的区域。作为一例，第1集电区61是P+型。例如，第1集电区61的掺杂浓度为1E16cm-3以上且5E18cm-3以下。在一例中，第1集电区61的掺杂浓度为8E17cm-3。应予说明，E是指10的幂，例如8E17cm-3是指8×1017cm-3。第1集电区61设置于缓冲区20的下方。
集电电极24形成于半导体基板10的背面23。集电电极24由金属等导电材料形成。集电电极24与第1集电区61接触。
蓄积区16是设置于比漂移区18靠近半导体基板10的正面21侧的第1导电型的区域。作为一例，本例的蓄积区16是N+型。本例的蓄积区16与栅极沟槽部40接触地设置。蓄积区16的掺杂浓度高于漂移区18的掺杂浓度。通过设置蓄积区16，从而提高载流子注入促进效应(IE效应)，能够降低有源区110的导通电压。
栅极沟槽部40具有形成于正面21的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42被形成为覆盖栅极沟槽的内壁。栅极绝缘膜42可以是将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成于比栅极绝缘膜42靠近内侧的位置。栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。栅极沟槽部40在正面21被层间绝缘膜38覆盖。
栅极导电部44在半导体基板10的深度方向上包含夹着栅极绝缘膜42与在台面部71侧邻接的基区14对置的区域。如果向栅极导电部44施加预先设定的电压，则在基区14中的与栅极沟槽接触的界面的表层有电子聚集，形成由N型的反型层构成的沟道，并流通电流。
虚设沟槽部30可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有形成于正面21侧的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设绝缘膜32被形成为覆盖虚设沟槽的内壁。虚设导电部34形成于虚设沟槽的内部，并且形成于比虚设绝缘膜32靠近内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设沟槽部30在正面21被层间绝缘膜38覆盖。
层间绝缘膜38设置于正面21。在层间绝缘膜38的上方设置有发射电极52。在层间绝缘膜38设置有用于将发射电极52与半导体基板10电连接的一个或多个接触孔54。接触孔55和接触孔56也可以同样地被设置为贯通层间绝缘膜38。
图2是表示半导体装置100的构成的一例的截面图。在本例中，将与半导体基板10的上表面平行的面设为XY面，将半导体基板10的深度方向设为Z轴。图2示出包括有源区110的一部分以及有源区110的该部分和半导体基板10的外周端11之间的边缘区域122的局部的截面图。作为一例，有源区110在X轴方向和Y轴方向上具有比边缘区域122大的宽度，并且在XY面中被边缘区域122包围。栅极金属层50的外周端11侧的端部29沿着边缘区域122与中间区域124之间的边界而设置。
第1集电区61的一部分在俯视时可以设置为从有源区110延伸到中间区域124。第1集电区61的一部分在俯视时可以设置为从有源区110延伸到边缘区域122。在一例中，第1集电区61可以设置为从有源区110向非有源区120延伸10μm以上，也可以设置为延伸20μm以上。第1集电区61向非有源区120延伸的距离可以为40μm以内。
第2集电区62是设置于漂移区18的下方的第2导电型的区域。第2集电区62设置于缓冲区20的下方。第2集电区62的至少一部分设置于边缘区域122。第2集电区62在俯视时设置于比第1集电区61靠近外周端11侧的位置。例如，第2集电区62的掺杂浓度为1E16cm-3以上且5E18cm-3以下。
第1集电区61的掺杂浓度大于第2集电区62的掺杂浓度。在一例中，第2集电区62的掺杂浓度为第1集电区61的掺杂浓度的0.85倍以下。应予说明，第1集电区61和第2集电区62的浓度差通过在半导体基板10的背面23进行离子注入而形成。作为形成方法，在第1集电区61的整个面进行硼等P型的掺杂剂的离子注入。其后，用抗蚀剂等将第2集电区62覆盖，再一次进行P型的掺杂剂的离子注入。由此，能够使第1集电区61的掺杂浓度大于第2集电区62的掺杂浓度。
位置X1是X轴方向上的有源区110与非有源区120的边界位置。位置X1是发射电极52与半导体基板10的正面21电连接的端部的位置。在本例中，第1集电区61与第2集电区62的边界位置可以与位置X1不同。
位置X2是X轴方向上的边缘区域122与中间区域124的边界位置。位置X2是栅极金属层50的X轴方向负侧的端部位置。位置X2设置于比位置X1靠近半导体基板10的外周端11侧的位置。
位置X3是X轴方向上的第1集电区61与第2集电区62的边界位置。位置X3在X轴方向上设置于位置X1与位置X2之间。有源区110与非有源区120的边界位置也可以和第1集电区61与第2集电区62的边界位置一致。在这种情况下，位置X1成为与位置X3相同的位置。
保护环部92是设置于边缘区域122中的漂移区18的上方的第2导电型的区域。在本例中，以与第2集电区62的掺杂浓度相同的掺杂浓度形成保护环部92。保护环部92在俯视时被形成为包围中间区域124。保护环部92起到使耗尽层从中间区域124沿X轴方向延伸的作用。另外，通过配置多个保护环部92，从而能够使耗尽层进一步沿X轴方向延伸。由此，通过设置多个保护环部92，从而能够确定边缘区域122的耐压。多个保护环部92可以彼此分离地设置。本例的边缘区域122具有四个保护环部92-1～保护环部92-4。
场板电极80可以设置于保护环部92的上方。在边缘区域122中的半导体基板10的上方可以形成多个场板电极80和多个连接部84。四个场板电极80-1～场板电极80-4和四个连接部84-1～连接部84-4分别对应地设置于保护环部92-1～保护环部92-4的上方。连接部84在X轴方向上可以被设置为超出对应的保护环部92，连接部84可以被设置为还超出场板电极80。本例的场板电极80经由势垒金属层53和连接部84与保护环部92电连接。场板电极80可以与栅极金属层50和发射电极52在同一工序形成。另外，连接部84可以由多晶硅形成，并与栅极沟槽部40的栅极导电部44和虚设沟槽部30的虚设导电部34在同一工序形成。
连接部84被绝缘膜86覆盖。在绝缘膜86设置有用于将连接部84与保护环部92连接的接触孔和用于将场板电极80与连接部84连接的接触孔。
势垒金属层53在接触孔中将场板电极80与保护环部92电连接。势垒金属层53由钛或钛化合物等形成。例如，势垒金属层53是Ti与TiN的层叠膜。应予说明，在接触孔也可以隔着势垒金属层53设置钨等插塞57。
沟道截断区域94在边缘区域122中的漂移区18的上方设置于比保护环部92靠近半导体基板10的外周端11侧的位置。沟道截断区域94是N+型或P+型的区域。在沟道截断区域94的上方可以隔着绝缘膜86而形成沟道截断电极82。
沟道截断电极82设置于沟道截断区域94的上方。沟道截断电极82介由设置于绝缘膜86的接触孔与沟道截断区域94电连接。沟道截断电极82也可以介由势垒金属层53与沟道截断区域94电连接。另外，在接触孔也可以隔着势垒金属层53具备钨等插塞57，将沟道截断电极82与沟道截断区域94电连接。沟道截断电极82在X轴方向上可以设置为从外周端11延伸到未设置沟道截断区域94的区域为止。沟道截断电极82可以与栅极金属层50和发射电极52在同一工序形成。
保护膜88在半导体基板10的上方覆盖场板电极、沟道截断电极、绝缘膜86和发射电极52。为了与键合线等连接，发射电极52的一部分区域可以从保护膜88露出。另外，就半导体基板10的外周端11侧的上部28而言，沟道截断区域94从保护膜88露出。
这里，第1集电区61的掺杂浓度大于第2集电区62的掺杂浓度。如果第2集电区62的掺杂浓度大于第1集电区61的掺杂浓度，则由于空穴增多，因此电子增多，漂移区18的浓度上升。因此，与第2集电区62的掺杂浓度小于第1集电区61的掺杂浓度的构成相比耐压降低。与边缘区域122的耐压相比能够使有源区110的耐压相对下降。这里，耐压是指在半导体装置处于关断状态时，在对半导体装置施加了对于基区14与漂移区18的pn结成为反向偏置的电压的状态下，超过硅的最大电场强度而引起雪崩击穿，根据电场的积分值计算出的电压值。由此，能够使有源区110比边缘区域122先雪崩击穿。
在第1集电区61的掺杂浓度大于第2集电区62的掺杂浓度的情况下，如后述的图4B所示，在有源区110中，栅极沟槽部40和虚设沟槽部30的底部的电场变强，因此，雪崩电流在栅极沟槽部40和虚设沟槽部30的底部产生。如果雪崩电流到达第1集电区61，则由于电导率调制而产生空穴。产生的空穴能够在正面21的抽取区域被抽取。
此时，栅极沟槽部40和虚设沟槽部30的底部的雪崩电流变得易于在栅极沟槽部40和虚设沟槽部30的沟槽的宽度和/或深度局部稍微不同的区域产生。对于产生了雪崩电流的区域而言，温度升高，漂移区18的电阻增大。由此，雪崩电流被抑制，耐压升高。
应予说明，在有源区110的雪崩电流未流通的其他区域中，因为未流通雪崩电流，所以温度低，耐压降低。
雪崩电流向温度低的区域移动，在雪崩电流移动到的区域中温度升高。在有源区110内反复进行雪崩电流流动的区域的移动。因此，因为雪崩电流持续在栅极沟槽部40和虚设沟槽部30的底部移动，所以抑制有源区110的温度上升，难以发生由于过电压导致的元件损坏。
另一方面，在第1集电区61的掺杂浓度小于第2集电区62的掺杂浓度的情况下，在边缘区域122中，雪崩电流在阱区17的保护环部92侧的角部产生。雪崩电流如果到达第2集电区62则产生空穴。该空穴能够通过阱区17而从有源区110的发射电极52抽取。根据空穴从阱区17到发射电极52所通过的距离而产生热，温度上升。其结果，在雪崩电流的产生区域移动之前，元件损坏。其结果，在第1集电区61的掺杂浓度大于第2集电区62的掺杂浓度的情况下，关断耐量(即，动态雪崩时的损坏耐量)提高。
特别是如果将半导体装置100微细化，使沟槽部的间距减小，则有源区110的耐压上升。在这种情况下，如果为了相对地削减成本而使边缘区域122的面积减小，或为了提高特性而使半导体基板10的厚度变薄，则边缘区域122的耐压相对地变低，因此，在边缘区域122变得易于发生雪崩击穿。由此，存在半导体装置100的关断耐量(即，动态雪崩时的损坏耐量)降低的情况。
在本例的半导体装置100中，因为第1集电区61具有大于第2集电区62的掺杂浓度，所以即使在使边缘区域122的面积减小，或使半导体基板10的厚度变薄了的情况下，也因为有源区110的耐压与非有源区120相比相对地变低，所以能够使雪崩耐量提高。
应予说明，通过设置蓄积区16，从而能够使蓄积区16的下方的载流子浓度上升，使导通电压降低。另外，通过设置蓄积区16，从而能够与不设置蓄积区16的情况相比，使有源区110的耐压相对地降低，进一步提高关断耐量(即，动态雪崩时的损坏耐量)。但是，半导体装置100也可以不具备蓄积区16。
宽度A是从半导体基板10的外周端11到栅极金属层50的端部为止的距离。对于宽度A的大小而言，能够通过增加保护环部92的根数来延长从中间区域124的阱区17起的X方向上的耗尽层。然而，如果使宽度A过大，则半导体装置100自身的面积变大，设置于一片半导体晶片的半导体装置100的数量变少，成本提高。因此，本例的宽度A设为120μm以上且300μm以下。
宽度B是从半导体基板10的外周端11到第2集电区62的端部的位置X3为止的距离。宽度B可以大于宽度A。在宽度B大于宽度A的情况下，差值B-A表示从边缘区域122起的第2集电区62的引出长度。例如，引出长度可以设为10μm以上。边缘区域122的雪崩电流从中间区域124的阱区17的位置X1产生。因此，在差值B-A变小(即，位置X3靠近边缘区域122侧)的情况下，边缘区域122与有源区110各自的耐压由第1集电区61的位置X3确定。差值B-A变得越小(即，位置X3越靠近边缘区域122侧)，边缘区域122的耐压越变得比有源区110的耐压高。由此，半导体装置100的耐压成为边缘区域122的耐压，关断耐量(即，动态雪崩时的损坏耐量)变低。
宽度C是从半导体基板10的外周端11到用于将发射电极52与半导体基板10的正面21电连接的接触孔的端部为止的距离。
引出长度D是第1集电区61超出有源区110而向非有源区120侧延伸的长度。引出长度D是宽度C与宽度B的差值。通过使引出长度D增大，从而能够变得易于使有源区110的耐压相对地降低，提高耐量。
第2集电区62的掺杂浓度可以为第1集电区61的掺杂浓度的0.85倍以上且0.9倍以下。在此情况下，通过使宽度B比宽度A大并且使宽度B与宽度A的差大于10μm，从而边缘区域122的耐压难以变得比有源区110的耐压低。
另外，在将α设为0.1＜α＜0.5的情况下，半导体基板10的Z轴方向(即，深度方向)上的厚度T满足B-A＜αT。例如，半导体基板10的深度方向的厚度T可以为50μm以上，也可以为60μm以上。另外，半导体基板10的深度方向的厚度T可以为650μm以下。
图3A表示在俯视半导体装置100时，形成有第1集电区61的区域。本例的第1集电区61设置于栅极金属层50的内侧的区域。第1集电区61沿着栅极金属层50设置。栅极焊盘140与栅极金属层50接触，并且栅极焊盘140从中间区域124一直设置到有源区110。本例的第1集电区61还设置于栅极焊盘140的下部的一部分。在俯视时，第1集电区61的面积S1与第2集电区62的面积S2相同或大于第2集电区62的面积S2。由此，能够变得易于使有源区110的耐压相对地降低，提高耐量。
图3B表示在俯视半导体装置100时，形成有第1集电区61的区域。本例的第1集电区61在俯视时设置于有源区110的内侧。虽然本例的第1集电区61在俯视时具有矩形的形状，但是不限于此。本例的第1集电区61未设置于非有源区120。即使在这种情况下，在俯视时，第1集电区61的面积S1也与第2集电区62的面积S2相同或大于第2集电区62的面积S2。
图3C表示在俯视半导体装置100时，形成有第1集电区61的区域。本例的第1集电区61在俯视时设置于有源区110的内侧。本例的第1集电区61沿着有源区110设置。第1集电区61在栅极金属层50的内侧的区域中，设置于设置有栅极焊盘140的区域以外的区域。即使在这种情况下，在俯视时，第1集电区61的面积S1也与第2集电区62的面积S2相同或大于第2集电区62的面积S2。
图4A表示引出长度D与温度的关系。纵轴表示将电压钳位时的半导体装置100内部的最大温度，横轴表示第1集电区61的引出长度D。在各个图表中，第1集电区61与第2集电区62的浓度比不同。
浓度比R表示第2集电区62的掺杂浓度相对于第1集电区61的掺杂浓度的比率。在R＝0.92的情况下，第2集电区62的掺杂浓度是第1集电区61的掺杂浓度的0.92倍。对于R＝0.85和R＝0.6而言也是同样的。
区域E1是钳位时的最大温度低的区域，并且是在有源区110中确定雪崩电流的温度区域。区域E2是钳位时的最大温度高于区域E1的区域，并且是在边缘区域122中确定雪崩电流的温度区域。钳位是指在后述的图5A所示的关断时，集电极电压VCE上升而达到恒定的状态。
图4B表示半导体装置100的模拟结果的一例。表示将第1集电区61的掺杂浓度设为8E17cm-3，将第2集电区62的掺杂浓度设为6E17cm-3的情况下的内部状态。
通过使第1集电区61的掺杂浓度比第2集电区62的掺杂浓度浓，从而变得易于在有源区110产生雪崩电流。其结果，在有源区110中的耐压成为半导体装置100的耐压。因为产生雪崩电流时的温度成为图4A的区域E1，所以温度不会急剧地上升，难以发生元件损坏。但是，最终如果雪崩电流移动到边缘部，温度上升到区域E2，则存在发生半导体装置100损坏的情况。
图4C表示比较例的半导体装置的模拟结果的一例。表示将第1集电区61和第2集电区62的掺杂浓度都设为6E17cm-3的情况下的内部状态。
通过将第1集电区61和第2集电区62的掺杂浓度设为相同，从而变得易于在边缘区域122产生雪崩电流。其结果，边缘区域122的耐压成为比较例的半导体装置的耐压。雪崩电流在阱区17的保护环部92侧的角部产生。产生雪崩电流时的温度急剧地上升到图4A的区域E2。因此，如果雪崩电流流动，则温度急剧地上升而发生半导体装置损坏。
图4A所示的R的条件和引出长度D为以下的条件。在R＝0.92的情况下，将第1集电区61的引出长度D设定为10μm以上。另外，在R＝0.85的情况下，将第1集电区61的引出长度D设定为40μm以内。
图5A表示半导体装置100的特性的一例。本例的图表分别表示连接了10～20μH左右的布线电感时的栅极电压VGE、集电极电压VCE和集电极电流ICE的波形。本例的半导体装置100如果具备掺杂浓度比第2集电区62的掺杂浓度高的第1集电区61，则钳位时间延长。因此，变得难以发生由过电压导致的元件损坏。
本例的半导体装置100通过使第1集电区61的掺杂浓度大于第2集电区62的掺杂浓度，从而使得背面23的空穴密度增大，来自正面21的电子密度增大。因此，在有源区110中，由于在图5A所示的集电极电压VCE的波形被钳位为恒定时漂移区18的电子密度提高，所以耗尽层的扩展被抑制，钳位时的耐压降低。由此，变得易于在有源区110产生雪崩电流，提高耐量。
图5B表示比较例的半导体装置的特性的一例。在比较例的半导体装置中，没有对集电区设置掺杂浓度的梯度而是恒定的。因此，在比较例的半导体装置中，如果在边缘区域产生雪崩电流，则由于温度上升而半导体装置100被损坏。在图5B中，如果进一步使布线电感增加，则半导体装置100损坏。
以上，使用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。对本领域技术人员来说可以对上述实施方式进行各种变更或改进是显而易见的。根据权利要求书的记载可知进行了那样的变更或改进的方式也可以包括在本发明的技术范围内。

Claims (11)

1.一种半导体装置，其特征在于，具备有源区和边缘区域，并且具备：
第1导电型的漂移区，其设置于半导体基板；
第2导电型的基区，其设置于所述漂移区的上方；
第2导电型的第1集电区，其在所述有源区中设置于所述漂移区的下方；以及
第2导电型的第2集电区，其在所述边缘区域中设置于所述漂移区的下方，
所述第1集电区的掺杂浓度大于所述第2集电区的掺杂浓度，
在俯视时，所述第1集电区的面积与所述第2集电区的面积相同，或所述第1集电区的面积大于所述第2集电区的面积。
2.根据权利要求1所述的半导体装置，其特征在于，所述第1集电区的掺杂浓度为1E16cm-3以上且5E18cm-3以下。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述第2集电区的掺杂浓度为1E16cm-3以上且5E18cm-3以下。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述半导体装置具备在俯视时设置于所述有源区与所述边缘区域之间的中间区域，
所述第1集电区被设置为在俯视时从所述有源区延伸到所述中间区域。
5.根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述第1集电区在俯视时设置于所述有源区的内侧。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，所述半导体装置具备：
发射电极，其设置于所述半导体基板的上方，与所述半导体基板的正面电连接；以及
栅极金属层，其设置于所述半导体基板的上方，用于设定为栅极电位，
作为从所述半导体基板的外周端到所述第2集电区的端部为止的距离的宽度B大于作为从所述半导体基板的外周端到所述栅极金属层的端部为止的距离的宽度A。
7.根据权利要求6所述的半导体装置，其特征在于，所述第2集电区的掺杂浓度为所述第1集电区的掺杂浓度的0.85倍以下。
8.根据权利要求6所述的半导体装置，其特征在于，所述宽度B与所述宽度A之差大于10μm。
9.根据权利要求8所述的半导体装置，其特征在于，所述第2集电区的掺杂浓度为所述第1集电区的掺杂浓度的0.85倍以上且0.9倍以下。
10.根据权利要求6～9中任一项所述的半导体装置，其特征在于，在设为0.1＜α＜0.5的情况下，所述半导体基板的深度方向上的厚度T满足B-A＜αT。
11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，所述半导体装置具备：
第2导电型的保护环部，其设置于所述边缘区域中的所述漂移区的上方；以及
沟道截断区域，其在所述边缘区域中的所述漂移区的上方，设置于比所述保护环部靠近所述半导体基板的外周端侧的位置。
CN202110575884.3A 2020-07-10 2021-05-26 半导体装置 Pending CN113921587A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-119493 2020-07-10
JP2020119493A JP2022016169A (ja) 2020-07-10 2020-07-10 半導体装置

Publications (1)

Publication Number Publication Date
CN113921587A true CN113921587A (zh) 2022-01-11

Family

ID=79020395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110575884.3A Pending CN113921587A (zh) 2020-07-10 2021-05-26 半导体装置

Country Status (4)

Country Link
US (1) US11574999B2 (zh)
JP (1) JP2022016169A (zh)
CN (1) CN113921587A (zh)
DE (1) DE102021205424A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6820738B2 (ja) * 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP6911373B2 (ja) 2017-02-16 2021-07-28 富士電機株式会社 半導体装置
JP2019012725A (ja) 2017-06-29 2019-01-24 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
DE102021205424A1 (de) 2022-01-13
US11574999B2 (en) 2023-02-07
US20220013628A1 (en) 2022-01-13
JP2022016169A (ja) 2022-01-21

Similar Documents

Publication Publication Date Title
JP5787853B2 (ja) 電力用半導体装置
JP2024073632A (ja) 半導体装置
CN109755293B (zh) 半导体装置
JP7251914B2 (ja) 半導体装置
CN109273520B (zh) 半导体装置
US11955540B2 (en) Semiconductor device and production method
JP2019096855A (ja) 半導体装置
JP7456520B2 (ja) 半導体装置
JP7497744B2 (ja) 半導体装置
CN112349766A (zh) 半导体装置
JP2023139265A (ja) 半導体装置
JP2019186312A (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
US11482615B2 (en) Super-junction power MOSFET device with improved ruggedness, and method of manufacturing
CN111247639B (zh) 半导体装置
CN113299643A (zh) 半导体装置及半导体装置的制造方法
CN109564939B (zh) 半导体装置
WO2022239284A1 (ja) 半導体装置
US11574999B2 (en) Semiconductor device
EP2458639A1 (en) Bipolar transistor with base trench contacts insulated from the emitter.
JP7231064B2 (ja) 半導体装置
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2024013911A (ja) 半導体装置
JP2023130809A (ja) 半導体装置及び半導体パッケージ
CN115398645A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination