JP2022016169A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022016169A
JP2022016169A JP2020119493A JP2020119493A JP2022016169A JP 2022016169 A JP2022016169 A JP 2022016169A JP 2020119493 A JP2020119493 A JP 2020119493A JP 2020119493 A JP2020119493 A JP 2020119493A JP 2022016169 A JP2022016169 A JP 2022016169A
Authority
JP
Japan
Prior art keywords
region
collector
semiconductor device
semiconductor substrate
collector region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020119493A
Other languages
English (en)
Inventor
徹 白川
Toru Shirakawa
泰典 阿形
Yasunori Agata
要 三塚
Kaname Mitsuzuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020119493A priority Critical patent/JP2022016169A/ja
Priority to US17/329,205 priority patent/US11574999B2/en
Priority to CN202110575884.3A priority patent/CN113921587A/zh
Priority to DE102021205424.2A priority patent/DE102021205424A1/de
Publication of JP2022016169A publication Critical patent/JP2022016169A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Figure 2022016169000001
【課題】活性領域における耐圧を適切に調整する。
【解決手段】活性領域およびエッジ領域を備える半導体装置であって、半導体基板に設けられた第１導電型のドリフト領域と、ドリフト領域の上方に設けられた第２導電型のベース領域と、活性領域において、ドリフト領域の下方に設けられた第２導電型の第１コレクタ領域と、エッジ領域において、ドリフト領域の下方に設けられた第２導電型の第２コレクタ領域とを備え、第１コレクタ領域のドーピング濃度は、第２コレクタ領域のドーピング濃度よりも大きく、上面視において、第１コレクタ領域の面積は、第２コレクタ領域の面積と同一または第２コレクタ領域の面積よりも大きい半導体装置を提供する。
【選択図】図２

Description

本発明は、半導体装置に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等において、活性領域とエッジ領域（終端構造部）とを備える半導体装置が知られている（例えば、特許文献１または２参照）。
特許文献１ 特開２０１８－１３３４９３号公報
特許文献２ 特開２０１９－１２７２５号公報
半導体装置において、耐圧には、活性領域における耐圧と、エッジ領域における耐圧があり、スイッチング動作時の耐圧は活性領域よりもエッジ領域の方が高いほうがよい。
本発明の一つの態様においては、活性領域およびエッジ領域を備える半導体装置であって、半導体基板に設けられた第１導電型のドリフト領域と、ドリフト領域の上方に設けられた第２導電型のベース領域と、活性領域において、ドリフト領域の下方に設けられた第２導電型の第１コレクタ領域と、エッジ領域において、ドリフト領域の下方に設けられた第２導電型の第２コレクタ領域とを備え、第１コレクタ領域のドーピング濃度は、第２コレクタ領域のドーピング濃度よりも大きく、上面視において、第１コレクタ領域の面積は、第２コレクタ領域の面積と同一または第２コレクタ領域の面積よりも大きい半導体装置を提供する。
第１コレクタ領域のドーピング濃度は、１Ｅ１６ｃｍ－３以上、５Ｅ１８ｃｍ－３以下であってよい。
第２コレクタ領域のドーピング濃度は、１Ｅ１６ｃｍ－３以上、５Ｅ１８ｃｍ－３以下であってよい。
半導体装置は、上面視において、活性領域とエッジ領域との間に設けられた中間領域を備えてよい。第１コレクタ領域は、上面視において、活性領域から中間領域に延伸して設けられてよい。
第１コレクタ領域は、上面視において、活性領域の内側に設けられてよい。
半導体装置は、半導体基板の上方に設けられ、半導体基板のおもて面と電気的に接続されたエミッタ電極と、半導体基板の上方に設けられ、ゲート電位に設定するためのゲート金属層とを備えてよい。半導体基板の外終端から第２コレクタ領域の端部までの距離である幅Ｂは、半導体基板の外終端からゲート金属層の端部までの距離である幅Ａよりも大きくてよい。
第２コレクタ領域のドーピング濃度は、第１コレクタ領域のドーピング濃度の０．８５倍以下であってよい。
幅Ｂと幅Ａとの差は、１０μｍよりも大きくてよい。
第２コレクタ領域のドーピング濃度は、第１コレクタ領域のドーピング濃度の０．８５倍以上、０．９倍以下であってよい。
半導体基板の深さ方向における厚みＴは、０．１＜α＜０．５とした場合に、Ｂ－Ａ＜αＴを満たしてよい。
半導体装置は、エッジ領域におけるドリフト領域の上方に設けられた第２導電型のガードリング部と、エッジ領域におけるドリフト領域の上方において、ガードリング部よりも半導体基板の外終端側に設けられたチャネルストッパ領域とを備えてよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
半導体装置１００の上面図の一例を示す。 半導体装置１００の上面図の一例を示す。 図１Ｂにおけるａ－ａ'断面の一例を示す図である。 半導体装置１００の構成の一例を示す断面図である。 半導体装置１００の上面視において、第１コレクタ領域６１が形成された領域を示す。 半導体装置１００の上面視において、第１コレクタ領域６１が形成された領域を示す。 半導体装置１００の上面視において、第１コレクタ領域６１が形成された領域を示す。 引き出し長さ（Ｄ）と温度との関係を示す。 半導体装置１００のシミュレーション結果の一例を示す。 比較例に係る半導体装置のシミュレーション結果の一例を示す。 半導体装置１００の特性の一例を示す。 比較例に係る半導体装置の特性の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「おもて」または「上」、他方の側を「裏」または「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「おもて」、「上」、「裏」、および「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。また本明細書では、＋Ｚ軸方向から見ることを上面視と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。ただし、各ドーピング領域の導電型は、それぞれ逆の極性であってもよい。また、本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタとして活性化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差を、ドナーまたはアクセプタのうちの多い方の濃度とする場合がある。当該濃度差は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ）により計測されるキャリア濃度を、ドナーまたはアクセプタの濃度としてよい。また、ドナーまたはアクセプタの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナーまたはアクセプタの濃度としてよい。ドナーまたはアクセプタが存在する領域におけるドナーまたはアクセプタの濃度がほぼ均一な場合等においては、当該領域におけるドナー濃度またはアクセプタ濃度の平均値をドナー濃度またはアクセプタ濃度としてよい。
図１Ａは、半導体装置１００の上面図の一例を示す。半導体装置１００は、トランジスタ部を備える半導体チップである。半導体装置１００は、活性領域１１０および非活性領域１２０が形成された半導体基板１０を備える。
半導体基板１０は、シリコン、炭化シリコンまたは窒化ガリウム等の半導体材料で形成された基板である。半導体基板１０は、エピタキシャル成長等により形成された部分を含んでよい。本例の半導体基板１０は、シリコン基板である。
活性領域１１０は、半導体装置１００をオン状態に制御した場合に、半導体基板１０のおもて面２１と裏面２３との間で主電流が流れる領域である。即ち、半導体基板１０のおもて面２１から裏面、または裏面２３からおもて面２１に、半導体基板１０の内部を深さ方向に電流が流れる領域である。本例の活性領域１１０には、ＩＧＢＴが形成されている。
非活性領域１２０は、上面視で、活性領域１１０と半導体基板１０の外周端１１との間の領域である。非活性領域１２０は、エッジ領域１２２および中間領域１２４を含む。非活性領域１２０には、半導体装置１００と外部の装置とをワイヤ等で接続するための１つ以上の金属のパッドが配置されてよい。
エッジ領域１２２は、活性領域１１０と半導体基板１０の外周端１１との間の領域である。エッジ領域１２２は、上面視において、活性領域１１０を囲んで設けられる。なお、エッジ領域１２２は、エッジ終端構造部を有してよい。エッジ終端構造部は、半導体基板１０の上面側の電界集中を緩和する。エッジ領域１２２の具体的な構造については後述する。
中間領域１２４は、上面視において、活性領域１１０とエッジ領域１２２との間に設けられる。本例のエッジ領域１２２は、上面視で、活性領域１１０の外周を囲っている。中間領域１２４は、後述するゲート金属層５０を備える。
ゲートパッド１４０は、ゲート金属層５０を介して活性領域１１０のゲート導電部と電気的に接続される。ゲートパッド１４０は、ゲート金属層５０と接していてもよい。ゲートパッド１４０は、ゲート電位に設定されている。本例のゲートパッド１４０は、上面視で矩形である。
図１Ｂは、半導体装置１００の上面図の一例を示す。本例では、図１Ａの領域Ｘを拡大した図を示す。
本例の半導体装置１００は、半導体基板１０のおもて面において、ゲートトレンチ部４０と、ダミートレンチ部３０と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを備える。また、本例の半導体装置１００は、半導体基板１０のおもて面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。
エミッタ電極５２は、ゲートトレンチ部、ダミートレンチ部、エミッタ領域、ベース領域、コンタクト領域１５およびウェル領域１７の上方に設けられている。エミッタ電極５２は、ワイヤボンディング等によって、半導体装置１００の外部の電極と接続されてよい。半導体装置１００の外部の電極は、例えば、半導体装置１００と隣り合うように配置されたダイオードのアノード電極もしくは集積回路の電極、半導体装置１００が搭載された基板等に設けられた電極、または半導体装置１００が搭載された基板等が組み込まれた樹脂ケースに設けられた外部端子等でもよい。
ゲート金属層５０は、ゲートトレンチ部４０およびウェル領域１７の上方に設けられている。ゲート金属層５０は、活性領域１１０のゲート導電部と電気的に接続され、ゲート電圧を供給する。ゲート金属層５０は、ゲートパッド１４０と電気的に接続される。ゲート金属層５０は、上面視で、活性領域１１０の外周を囲うように設けられる。ゲート金属層５０は、活性領域１１０とエッジ領域１２２との間の中間領域１２４に沿って設けられてよい。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、エミッタ電極５２の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金、またはアルミニウム‐シリコン－銅合金で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金、またはアルミニウム‐シリコン－銅合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
エミッタ電極５２およびゲート金属層５０は、層間絶縁膜３８を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜３８は、図１Ｂでは省略されている。層間絶縁膜３８には、コンタクトホール、コンタクトホール５５およびコンタクトホール５６が貫通して設けられている。
コンタクトホール５５は、ゲート金属層５０と活性領域１１０内のゲート導電部とを接続する。コンタクトホール５５の内部には、バリアメタル層５３を介してタングステン等で形成された後述のプラグ５７が形成されてもよい。
コンタクトホール５６は、エミッタ電極５２とダミートレンチ部３０内のダミー導電部とを接続する。コンタクトホール５６の内部には、バリアメタル層５３を介してタングステン等で形成されたプラグ５７が形成されてもよい。
接続部２５は、エミッタ電極５２またはゲート金属層５０等のおもて面側電極と、半導体基板１０とを電気的に接続する。一例において、接続部２５は、ゲート金属層５０とゲート導電部との間に設けられる。接続部２５は、エミッタ電極５２とダミー導電部との間にも設けられている。接続部２５は、不純物がドープされたポリシリコン等の、導電性を有する材料である。ここでは、接続部２５は、Ｎ型の不純物がドープされたポリシリコン（Ｎ＋）である。接続部２５は、酸化膜等の絶縁膜等を介して、半導体基板１０のおもて面の上方に設けられる。
ゲートトレンチ部４０は、所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０のおもて面に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３を有してよい。
接続部分４３は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４３において、ゲート金属層５０がゲート導電部と接続されてよい。
ダミートレンチ部３０は、エミッタ電極５２と電気的に接続されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。本例のダミートレンチ部３０は、延伸方向に沿って延伸する延伸部分３１を有する。なお、ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分３１と、２つの延伸部分３１を接続する接続部分を有してよい。
本例の半導体装置１００は、２つのゲートトレンチ部４０と３つのダミートレンチ部３０を繰り返し配列させた構造を有する。即ち、本例の半導体装置１００は、２：１の比率でゲートトレンチ部４０とダミートレンチ部３０を有している。例えば、半導体装置１００は、２本の延伸部分４１の間に１本の延伸部分３１を有している。
但し、ゲートトレンチ部４０とダミートレンチ部３０の比率は本例に限定されない。ゲートトレンチ部４０とダミートレンチ部３０の比率は、１：１であってもよく、１：２であってもよい。また、半導体装置１００においてダミートレンチ部３０を設けず、全てゲートトレンチ部４０としてもよい。
ウェル領域１７は、後述するドリフト領域１８よりも半導体基板１０のおもて面側に設けられた第２導電型の領域である。ウェル領域１７は、半導体装置１００の非活性領域１２０側に設けられるウェル領域の一例である。ウェル領域１７は、ベース領域１４よりもドーピング濃度が高くてよい。ウェル領域１７は、一例としてＰ＋型である。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域１１０の端部から、非活性領域１２０に延伸して、予め定められた範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われてよい。
コンタクトホール５４は、メサ部７１において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。コンタクトホール５４は、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜には、１又は複数のコンタクトホール５４が形成されている。１又は複数のコンタクトホール５４は、延伸方向に延伸して設けられてよい。
メサ部７１は、半導体基板１０のおもて面と平行な面内において、トレンチ部に隣接して設けられた領域である。メサ部７１とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０のおもて面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。メサ部７１は、半導体基板１０のおもて面において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。メサ部７１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
ベース領域１４は、半導体基板１０のおもて面側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０のおもて面において、メサ部７１のＹ軸方向における両端部に設けられてよい。なお、図１Ｂは、当該ベース領域１４のＹ軸方向の一方の端部のみを示している。
エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。エミッタ領域１２は、メサ部７１のおもて面において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。また、エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接している。
コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、メサ部７１のおもて面に設けられている。コンタクト領域１５は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられてよい。コンタクト領域１５は、ゲートトレンチ部４０と接してもよいし、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例においては、コンタクト領域１５が、ダミートレンチ部３０およびゲートトレンチ部４０と接する。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。
活性領域１１０は、エミッタ領域１２およびコンタクト領域１５が繰り返し配列された領域を含む。また、活性領域１１０は、ダミートレンチ部３０およびゲートトレンチ部４０を含む。活性領域１１０のＹ軸方向における端部は、コンタクトホール５４を介して、エミッタ電極５２が半導体基板１０と接続される領域の端部である。本例では、コンタクトホール５４の端部がコンタクト領域１５の上方に位置する。
エッジ領域１２２は、上面視において、ゲート金属層５０よりも外周端１１側の領域である。本例のエッジ領域１２２と中間領域１２４との境界は、ゲート金属層５０のＹ軸方向の負側における端部である。エッジ領域１２２のより具体的な構造については後述する。
中間領域１２４は、上面視において、活性領域１１０とエッジ領域１２２との間の領域である。中間領域１２４において、エミッタ電極５２は、半導体基板１０と電気的に接続されていなくてよい。但し、中間領域１２４において、エミッタ電極５２は、ダミートレンチ部３０のダミー導電部と電気的に接続されてよい。
図１Ｃは、図１Ｂにおけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、メサ部７１において、エミッタ領域１２を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板、層間絶縁膜、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。
ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。ドリフト領域１８の上方には、エミッタ領域１２、コンタクト領域１５および蓄積領域１６が設けられている。ドリフト領域１８の下方には、バッファ領域２０および第１コレクタ領域６１が設けられている。
バッファ領域２０は、ドリフト領域１８の下方に設けられた第１導電型の領域である。本例のバッファ領域２０は、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型の第１コレクタ領域６１に到達することを防ぐフィールドストップ層として機能してよい。
第１コレクタ領域６１は、活性領域１１０において、ドリフト領域１８の下方に設けられた第２導電型の領域である。第１コレクタ領域６１は、一例としてＰ＋型である。例えば、第１コレクタ領域６１のドーピング濃度は、１Ｅ１６ｃｍ－３以上、５Ｅ１８ｃｍ－３以下である。一例において、第１コレクタ領域６１のドーピング濃度は、８Ｅ１７ｃｍ－３である。なお、Ｅは１０のべき乗を意味し、例えば８Ｅ１７ｃｍ－３は８×１０１７ｃｍ－３を意味する。第１コレクタ領域６１は、バッファ領域２０の下方に設けられる。
コレクタ電極２４は、半導体基板１０の裏面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。コレクタ電極２４は、第１コレクタ領域６１と接している。
蓄積領域１６は、ドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ＋型である。本例の蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、活性領域１１０のオン電圧を低減できる。
ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。
ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に予め定められた電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子が集まりＮ型の反転層によるチャネルが形成され、電流が流れる。
ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われる。
層間絶縁膜３８は、おもて面２１に設けられている。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１又は複数のコンタクトホール５４が設けられている。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。
図２は、半導体装置１００の構成の一例を示す断面図である。本例では、半導体基板１０の上面と平行な面をＸＹ面とし、半導体基板１０の深さ方向をＺ軸とする。図２は、活性領域１１０の一部分と、活性領域１１０の当該部分および半導体基板１０の外周端１１の間のエッジ領域１２２とを含む部分的な断面図を示している。一例として活性領域１１０は、Ｘ軸方向およびＹ軸方向においてエッジ領域１２２よりも大きな幅を有しており、且つ、ＸＹ面においてエッジ領域１２２に囲まれている。ゲート金属層５０の外周端１１側の端部２９は、エッジ領域１２２と中間領域１２４との境界に沿って設けられている。
第１コレクタ領域６１の一部は、上面視において、活性領域１１０から中間領域１２４に延伸して設けられてよい。第１コレクタ領域６１の一部は、上面視において、活性領域１１０からエッジ領域１２２に延伸して設けられてよい。一例において、第１コレクタ領域６１は、活性領域１１０から非活性領域１２０に１０μｍ以上延伸して設けられてよく、２０μｍ以上延伸して設けられてもよい。第１コレクタ領域６１が非活性領域１２０に延伸する距離は、４０μｍ以内であってよい。
第２コレクタ領域６２は、ドリフト領域１８の下方に設けられた第２導電型の領域である。第２コレクタ領域６２は、バッファ領域２０の下方に設けられる。第２コレクタ領域６２の少なくとも一部は、エッジ領域１２２に設けられる。第２コレクタ領域６２は、上面視で、第１コレクタ領域６１よりも外周端１１側に設けられる。例えば、第２コレクタ領域６２のドーピング濃度は、１Ｅ１６ｃｍ－３以上、５Ｅ１８ｃｍ－３以下である。
第１コレクタ領域６１のドーピング濃度は、第２コレクタ領域６２のドーピング濃度よりも大きい。一例において、第２コレクタ領域６２のドーピング濃度は、第１コレクタ領域６１のドーピング濃度の０．８５倍以下である。なお、第１コレクタ領域６１および第２コレクタ領域６２の濃度差は、半導体基板１０の裏面２３にイオン注入を行うことで形成される。形成方法としては、第１コレクタ領域６１の全面にボロンなどのＰ型のドーパントのイオン注入を行う。その後、第２コレクタ領域６２をレジストなどで覆い、もう一度Ｐ型のドーパントのイオン注入を行う。これにより、第１コレクタ領域６１のドーピング濃度は、第２コレクタ領域６２のドーピング濃度よりも大きくすることができる。
位置Ｘ１は、Ｘ軸方向における、活性領域１１０と非活性領域１２０との境界位置である。位置Ｘ１は、エミッタ電極５２が半導体基板１０のおもて面２１と電気的に接続される端部の位置である。本例では、第１コレクタ領域６１と第２コレクタ領域６２の境界位置は、位置Ｘ１と異なっていてもよい。
位置Ｘ２は、Ｘ軸方向における、エッジ領域１２２と中間領域１２４との境界位置である。位置Ｘ２は、ゲート金属層５０のＸ軸方向の負側の端部位置である。位置Ｘ２は、位置Ｘ１よりも半導体基板１０の外周端１１側に設けられる。
位置Ｘ３は、Ｘ軸方向における、第１コレクタ領域６１と第２コレクタ領域６２との境界位置である。位置Ｘ３は、Ｘ軸方向において、位置Ｘ１と位置Ｘ２との間に設けられている。活性領域１１０と非活性領域１２０の境界位置が第１コレクタ領域６１と第２コレクタ領域６２の境界位置と一致してもよい。この場合、位置Ｘ１が位置Ｘ３と同じ位置になる。
ガードリング部９２は、エッジ領域１２２におけるドリフト領域１８の上方に設けられた第２導電型の領域である。本例では、第２コレクタ領域６２のドーピング濃度と同じドーピング濃度でガードリング部９２を形成する。ガードリング部９２は、上面視において、中間領域１２４を囲んで形成されている。ガードリング部９２は、中間領域１２４から空乏層をＸ軸方向に伸ばす役割をする。また、ガードリング部９２は、複数配置することで、空乏層をさらにＸ軸方向に伸ばすことができる。よって、複数のガードリング部９２を設けることで、エッジ領域１２２の耐圧を決めることができる。複数のガードリング部９２は、互いに離間して設けられてよい。本例のエッジ領域１２２は、４つのガードリング部９２－１～ガードリング部９２－４を有する。
フィールドプレート電極８０は、ガードリング部９２の上方に設けられてよい。エッジ領域１２２における半導体基板１０の上方には、複数のフィールドプレート電極８０および接続部８４が形成されてよい。４つのフィールドプレート電極８０－１～フィールドプレート電極８０－４および接続部８４－１～接続部８４－４は、ガードリング部９２－１～ガードリング部９２－４の上方にそれぞれ対応して設けられている。接続部８４は、Ｘ軸方向において、対応するガードリング部９２からはみ出して設けられてもよく、接続部８４は、フィールドプレート電極８０よりもはみ出して設けられてよい。本例のフィールドプレート電極８０は、バリアメタル層５３および接続部８４を介してガードリング部９２と電気的に接続される。フィールドプレート電極８０は、ゲート金属層５０およびエミッタ電極５２と同一の工程で形成されてよい。また、接続部８４は、ポリシリコンで形成され、ゲートトレンチ部４０のゲート導電部４４およびダミートレンチ部３０のダミー導電部３４と同一の工程で形成されてよい。
接続部８４は、絶縁膜８６により覆われている。絶縁膜８６には、接続部８４とガードリング部９２とを接続するためのコンタクトホールと、フィールドプレート電極８０と接続部８４とを接続するためのコンタクトホールが設けられる。
バリアメタル層５３は、コンタクトホールにおいて、フィールドプレート電極８０とガードリング部９２とを電気的に接続する。バリアメタル層５３は、チタンまたはチタン化合物等で形成される。例えば、バリアメタル層５３は、ＴｉとＴｉＮの積層膜である。なお、コンタクトホールにはバリアメタル層５３を介して、タングステン等のプラグ５７を設けてもよい。
チャネルストッパ領域９４は、エッジ領域１２２におけるドリフト領域１８の上方において、ガードリング部９２よりも半導体基板１０の外周端１１側に設けられる。チャネルストッパ領域９４は、Ｎ＋型またはＰ＋型の領域である。チャネルストッパ領域９４の上方には、絶縁膜８６を介してチャネルストッパ電極８２が形成されてよい。
チャネルストッパ電極８２は、チャネルストッパ領域９４の上方に設けられる。チャネルストッパ電極８２は、絶縁膜８６に設けられたコンタクトホールを介してチャネルストッパ領域９４と電気的に接続する。チャネルストッパ電極８２は、バリアメタル層５３を介してチャネルストッパ領域９４と電気的に接続してもよい。また、コンタクトホールには、バリアメタル層５３を介して、タングステン等のプラグ５７を備え、チャネルストッパ電極８２とチャネルストッパ領域９４とを電気的に接続してもよい。チャネルストッパ電極８２は、Ｘ軸方向において、外周端１１からチャネルストッパ領域９４が設けられていない領域まで延伸して設けられてよい。チャネルストッパ電極８２は、ゲート金属層５０およびエミッタ電極５２と同一の工程で形成されてよい。
保護膜８８は、半導体基板１０の上方において、フィールドプレート電極、チャネルストッパ電極、絶縁膜８６およびエミッタ電極５２を覆う。エミッタ電極５２の一部の領域は、ボンディングワイヤ等と接続するために保護膜８８から露出していてよい。また、半導体基板１０の外周端１１側の上部２８は、チャネルストッパ領域９４が保護膜８８から露出している。
ここで、第１コレクタ領域６１のドーピング濃度は、第２コレクタ領域６２のドーピング濃度よりも大きい。第２コレクタ領域６２のドーピング濃度が第１コレクタ領域６１のドーピング濃度より大きいと、正孔の増大により、電子が増幅され、ドリフト領域１８の濃度が上がる。そのため、第２コレクタ領域６２のドーピング濃度が第１コレクタ領域６１のドーピング濃度より小さいものと比べると耐圧が低下する。エッジ領域１２２における耐圧よりも活性領域１１０における耐圧を相対的に下げることができる。ここで耐圧とは、半導体装置がオフ状態のときに、ベース領域１４とドリフト領域１８とのｐｎ接合に対して逆バイアスとなる電圧を半導体装置に印加した状態で、シリコンの最大電界強度を超えて、アバランシェ降伏を起こし、電界の積分値から算出される電圧値をいう。これにより、エッジ領域１２２よりも先に活性領域１１０をアバランシェ降伏させることができる。
第１コレクタ領域６１のドーピング濃度が第２コレクタ領域６２のドーピング濃度よりも大きい場合は、後述する図４Ｂに示すように活性領域１１０において、ゲートトレンチ部４０およびダミートレンチ部３０の底部の電界が強くなるので、アバランシェ電流はゲートトレンチ部４０およびダミートレンチ部３０の底部で発生する。アバランシェ電流が第１コレクタ領域６１に到達すると、電導度変調によりホールが発生する。発生したホールはおもて面２１の引き抜き領域で引き抜くことができる。
その時、ゲートトレンチ部４０およびダミートレンチ部３０の底部のアバランシェ電流は、ゲートトレンチ部４０およびダミートレンチ部３０のトレンチの幅や深さが局所的にわずかに異なる領域で発生しやすくなる。アバランシェ電流が発生した領域は温度が高くなり、ドリフト領域１８の抵抗が高くなる。これにより、アバランシェ電流が抑制されて、耐圧が高くなる。
なお、活性領域１１０のアバランシェ電流が流れていない他の領域では、アバランシェ電流が流れていないので温度が低く、耐圧が低くなる。
アバランシェ電流は、温度が低い領域へ移っていき、アバランシェ電流が移っていく領域では温度が高くなる。活性領域１１０内でアバランシェ電流が流れる領域の移動が繰り返される。そのため、アバランシェ電流はゲートトレンチ部４０およびダミートレンチ部３０の底部を移動し続けるので、活性領域１１０の温度が上昇を抑制し、過電圧による素子破壊が起こりにくくなる。
一方、第１コレクタ領域６１のドーピング濃度が第２コレクタ領域６２のドーピング濃度よりも小さい場合は、エッジ領域１２２において、アバランシェ電流はウェル領域１７のガードリング部９２側のコーナー部で発生する。アバランシェ電流は、第２コレクタ領域６２に到達するとホールが発生する。このホールはウェル領域１７を通過して活性領域１１０のエミッタ電極５２から引き抜くことができる。ホールがウェル領域１７からエミッタ電極５２まで通過する距離により熱が発生し、温度が上がる。その結果、アバランシェ電流の発生領域が移動する前に素子が破壊する。その結果、第１コレクタ領域６１のドーピング濃度が第２コレクタ領域６２のドーピング濃度よりも大きい場合の方がターンオフ耐量（即ち、ダイナミックアバランシェ時の破壊耐量）が向上する。
特に、半導体装置１００を微細化して、トレンチ部のピッチを小さくすると、活性領域１１０の耐圧が上昇する。この場合に、相対的にコストを削減するためにエッジ領域１２２の面積を小さくしたり、特性を上げるために半導体基板１０の厚みを薄くしたりすると、エッジ領域１２２の耐圧が相対的に低くなるので、エッジ領域１２２でアバランシェ降伏が生じやすくなる。これにより、半導体装置１００のターンオフ耐量（即ち、ダイナミックアバランシェ時の破壊耐量）が低下する場合がある。
本例の半導体装置１００では、第１コレクタ領域６１が第２コレクタ領域６２よりも大きなドーピング濃度を有するので、エッジ領域１２２の面積を小さくしたり、半導体基板１０の厚みを薄くしたりした場合であっても、活性領域１１０の耐圧が非活性領域１２０と比較して相対的に低くなることから、アバランシェ耐量を向上させることができる。
なお、蓄積領域１６を設けることにより、蓄積領域１６の下方におけるキャリア濃度を上昇させて、オン電圧を低下させることができる。また、蓄積領域１６を設けることにより、蓄積領域１６を設けない場合と比較して、活性領域１１０における耐圧を相対的に下げて、さらにターンオフ耐量（即ち、ダイナミックアバランシェ時の破壊耐量）を向上させることができる。但し、半導体装置１００は、蓄積領域１６を備えなくてもよい。
幅Ａは、半導体基板１０の外周端１１からゲート金属層５０の端部までの距離である。幅Ａの大きさは、ガードリング部９２の本数を増やすことで中間領域１２４のウェル領域１７からのＸ方向の空乏層を伸ばすことができる。しかし、幅Ａを大きくしすぎると、半導体装置１００自体の面積が大きくなり、１枚の半導体ウエハに設けられる半導体装置１００の数が少なくなり、コストが高くなる。そのため、本例の幅Ａは、１２０μｍ以上、３００μｍ以下とする。
幅Ｂは、半導体基板１０の外周端１１から第２コレクタ領域６２の端部の位置Ｘ３までの距離である。幅Ｂは、幅Ａよりも大きくてよい。幅Ｂが幅Ａよりも大きい場合、差分Ｂ－Ａは、エッジ領域１２２からの第１コレクタ領域６１の引き出し長さを示す。例えば、引き出し長さは、１０μｍ以上とするとよい。エッジ領域１２２のアバランシェ電流が中間領域１２４のウェル領域１７の位置Ｘ１から発生する。そのため、差分Ｂ－Ａが小さくなる（即ち、位置Ｘ３がエッジ領域１２２側になる）場合、エッジ領域１２２と活性領域１１０のそれぞれの耐圧は、第１コレクタ領域６１の位置Ｘ３で決まる。差分Ｂ－Ａが小さくなる（即ち、位置Ｘ３がエッジ領域１２２側になる）ほど、エッジ領域１２２の耐圧が活性領域１１０の耐圧より高くなる。よって、半導体装置１００の耐圧はエッジ領域１２２の耐圧となり、ターンオフ耐量（即ち、ダイナミックアバランシェ時の破壊耐量）が低くなる。
幅Ｃは、半導体基板１０の外周端１１からエミッタ電極５２と半導体基板１０のおもて面２１とを電気的に接続するためのコンタクトホールの端部までの距離である。
引き出し長さＤは、第１コレクタ領域６１が活性領域１１０を超えて、非活性領域１２０側に延伸する長さである。引き出し長さＤは、幅Ｃと幅Ｂの差分である。引き出し長さＤを大きくすることにより、活性領域１１０における耐圧を相対的に下げやすくなり、耐量を向上することができる。
第２コレクタ領域６２のドーピング濃度は、第１コレクタ領域６１のドーピング濃度の０．８５倍以上、０．９倍以下であってよい。この場合、幅Ｂは、幅Ａよりも大きく、幅Ｂと幅Ａとの差が１０μｍよりも大きくすることで、エッジ領域１２２の耐圧が活性領域１１０よりも低くなりにくくなる。
また、半導体基板１０のＺ軸方向（即ち、深さ方向）における厚みＴは、αを０．１＜α＜０．５とした場合に、Ｂ－Ａ＜αＴを満たす。例えば、半導体基板１０の深さ方向の厚みＴは、５０μｍ以上であってよく、６０μｍ以上であってもよい。また、半導体基板１０の深さ方向の厚みＴは、６５０μｍ以下であってよい。
図３Ａは、半導体装置１００の上面視において、第１コレクタ領域６１が形成された領域を示す。本例の第１コレクタ領域６１は、ゲート金属層５０の内側の領域に設けられる。第１コレクタ領域６１は、ゲート金属層５０に沿って設けられている。ゲートパッド１４０はゲート金属層５０に接しており、ゲートパッド１４０は中間領域１２４から活性領域１１０にわたって設けられている。本例の第１コレクタ領域６１は、ゲートパッド１４０の下部の一部にも設けられている。上面視において、第１コレクタ領域６１の面積Ｓ１は、第２コレクタ領域６２の面積Ｓ２と同一または第２コレクタ領域６２の面積Ｓ２よりも大きい。これにより、活性領域１１０における耐圧を相対的に下げやすくなり、耐量を向上することができる。
図３Ｂは、半導体装置１００の上面視において、第１コレクタ領域６１が形成された領域を示す。本例の第１コレクタ領域６１は、上面視において、活性領域１１０の内側に設けられる。本例の第１コレクタ領域６１は、上面視で矩形の形状を有するが、これに限定されない。本例の第１コレクタ領域６１は、非活性領域１２０には設けられていない。この場合であっても、上面視において、第１コレクタ領域６１の面積Ｓ１は、第２コレクタ領域６２の面積Ｓ２と同一または第２コレクタ領域６２の面積Ｓ２よりも大きい。
図３Ｃは、半導体装置１００の上面視において、第１コレクタ領域６１が形成された領域を示す。本例の第１コレクタ領域６１は、上面視において、活性領域１１０の内側に設けられる。本例の第１コレクタ領域６１は、活性領域１１０に沿って設けられている。第１コレクタ領域６１は、ゲート金属層５０の内側の領域において、ゲートパッド１４０が設けられた領域以外の領域に設けられている。この場合であっても、上面視において、第１コレクタ領域６１の面積Ｓ１は、第２コレクタ領域６２の面積Ｓ２と同一または第２コレクタ領域６２の面積Ｓ２よりも大きい。
図４Ａは、引き出し長さＤと温度との関係を示す。縦軸は電圧をクランプした時の半導体装置１００内部の最大温度を示し、横軸は第１コレクタ領域６１の引き出し長さＤを示す。各グラフでは、第１コレクタ領域６１と第２コレクタ領域６２の濃度比が異なる。
濃度比Ｒは、第１コレクタ領域６１のドーピング濃度に対する第２コレクタ領域６２のドーピング濃度の比率を示す。Ｒ＝０．９２の場合、第２コレクタ領域６２のドーピング濃度は、第１コレクタ領域６１のドーピング濃度の０．９２倍である。Ｒ＝０．８５およびＲ＝０．６についても同様である。
領域Ｅ１は、クランプ時の最大温度が低い領域であり、活性領域１１０でアバランシェ電流が決定される温度領域である。領域Ｅ２は、クランプ時の最大温度が領域Ｅ１よりも高い領域であり、エッジ領域１２２でアバランシェ電流が決定される温度領域である。クランプとは、後述する図５Ａに示すターンオフ時にコレクタ電圧Ｖｃｅが上昇して一定となった状態を指す。
図４Ｂは、半導体装置１００のシミュレーション結果の一例を示す。第１コレクタ領域６１のドーピング濃度を８Ｅ１７ｃｍ－３、第２コレクタ領域６２のドーピング濃度を６Ｅ１７ｃｍ－３とした場合の内部状態を示す。
第２コレクタ領域６２よりも第１コレクタ領域６１のドーピング濃度を濃くすることにより、活性領域１１０でアバランシェ電流が発生しやすくなる。その結果、活性領域１１０で耐圧が半導体装置１００の耐圧となる。アバランシェ電流が発生した時の温度は図４Ａの領域Ｅ１となるので、温度が急激に上昇せず素子破壊は起きにくい。但し、最終的にはエッジ部にアバランシェ電流が移り、温度が領域Ｅ２に上がると半導体装置１００の破壊が起きる場合がある。
図４Ｃは、比較例に係る半導体装置のシミュレーション結果の一例を示す。第１コレクタ領域６１と第２コレクタ領域６２のドーピング濃度を６Ｅ１７ｃｍ－３とした場合の内部状態を示す。
第１コレクタ領域６１と第２コレクタ領域６２のドーピング濃度を同じにすることにより、エッジ領域１２２でアバランシェ電流が発生しやすくなる。その結果、エッジ領域１２２の耐圧が比較例の半導体装置の耐圧となる。アバランシェ電流は、ウェル領域１７のガードリング部９２側のコーナー部で発生する。アバランシェ電流が発生した時の温度は、図４Ａの領域Ｅ２に急激に上昇する。そのため、アバランシェ電流が流れると温度が急激に上昇して半導体装置の破壊が起きる。
図４Ａに示すＲの条件および引き出しの長さＤは、以下の条件となる。Ｒ＝０．９２の場合、第１コレクタ領域６１の引き出し長さＤを１０μｍ以上に設定する。また、Ｒ＝０．８５の場合、第１コレクタ領域６１の引き出し長さＤを４０μｍ以内に設定する。
図５Ａは、半導体装置１００の特性の一例を示す。本例のグラフは、１０～２０μＨ程度の配線インダクタンスを接続した際のゲート電圧ＶＧＥ、コレクタ電圧ＶＣＥおよびコレクタ電流ＩＣＥの波形をそれぞれ示す。本例の半導体装置１００は、第２コレクタ領域６２よりもドーピング濃度の高い第１コレクタ領域６１を備えるとクランプ時間が伸びる。そのため、過電圧による素子破壊が起きにくくなる。
本例の半導体装置１００は、第１コレクタ領域６１のドーピング濃度を第２コレクタ領域６２よりも大きくすることにより、裏面２３の正孔密度が増加して、おもて面２１からの電子密度が増加する。そのため、活性領域１１０においては、図５Ａに示すコレクタ電圧ＶＣＥの波形が一定にクランプされている時にドリフト領域１８の電子密度が高まるので、空乏層の拡がりが抑制されて、クランプ時の耐圧が低下する。よって、アバランシェ電流が活性領域１１０で発生しやすくなり、耐量が向上する。
図５Ｂは、比較例に係る半導体装置の特性の一例を示す。比較例の半導体装置では、コレクタ領域にドーピング濃度の勾配を設けておらず一定である。そのため、比較例の半導体装置では、エッジ領域でアバランシェ電流が発生すると、温度上昇によって半導体装置１００が破壊される。図５Ｂにおいて、配線インダクタンスをさらに増加させていくと半導体装置１００が破壊する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１０・・・半導体基板、１１・・・外周端、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、２８・・・上部、２９・・・端部、３０・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、５０・・・ゲート金属層、５２・・・エミッタ電極、５３・・・バリアメタル層、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、５７・・・プラグ、６１・・・第１コレクタ領域、６２・・・第２コレクタ領域、７１・・・メサ部、８０・・・フィールドプレート電極、８２・・・チャネルストッパ電極、８４・・・接続部、８６・・・絶縁膜、８８・・・保護膜、９２・・・ガードリング部、９４・・・チャネルストッパ領域、１００・・・半導体装置、１１０・・・活性領域、１２０・・・非活性領域、１２２・・・エッジ領域、１２４・・・中間領域、１４０・・・ゲートパッド
半導体装置は、半導体基板の上方に設けられ、半導体基板のおもて面と電気的に接続されたエミッタ電極と、半導体基板の上方に設けられ、ゲート電位に設定するためのゲート金属層とを備えてよい。半導体基板の外周端から第２コレクタ領域の端部までの距離である幅Ｂは、半導体基板の外周端からゲート金属層の端部までの距離である幅Ａよりも大きくてよい。
半導体装置は、エッジ領域におけるドリフト領域の上方に設けられた第２導電型のガードリング部と、エッジ領域におけるドリフト領域の上方において、ガードリング部よりも半導体基板の外周端側に設けられたチャネルストッパ領域とを備えてよい。
中間領域１２４は、上面視において、活性領域１１０とエッジ領域１２２との間に設けられる。本例の中間領域１２４は、上面視で、活性領域１１０の外周を囲っている。中間領域１２４は、後述するゲート金属層５０を備える。
エミッタ電極５２およびゲート金属層５０は、層間絶縁膜３８を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜３８は、図１Ｂでは省略されている。層間絶縁膜３８には、コンタクトホール５５およびコンタクトホール５６が貫通して設けられている。
本例の半導体装置１００は、２つのゲートトレンチ部４０と１つのダミートレンチ部３０を繰り返し配列させた構造を有する。即ち、本例の半導体装置１００は、２：１の比率でゲートトレンチ部４０とダミートレンチ部３０を有している。例えば、半導体装置１００は、２本の延伸部分４１の間に１本の延伸部分３１を有している。
図１Ｃは、図１Ｂにおけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、メサ部７１において、コンタクト領域１５を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板、層間絶縁膜、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。
幅Ｂは、半導体基板１０の外周端１１から第２コレクタ領域６２の端部の位置Ｘ３までの距離である。幅Ｂは、幅Ａよりも大きくてよい。幅Ｂが幅Ａよりも大きい場合、差分Ｂ－Ａは、エッジ領域１２２からの第２コレクタ領域６２の引き出し長さを示す。例えば、引き出し長さは、１０μｍ以上とするとよい。エッジ領域１２２のアバランシェ電流が中間領域１２４のウェル領域１７の位置Ｘ１から発生する。そのため、差分Ｂ－Ａが小さくなる（即ち、位置Ｘ３がエッジ領域１２２側になる）場合、エッジ領域１２２と活性領域１１０のそれぞれの耐圧は、第１コレクタ領域６１の位置Ｘ３で決まる。差分Ｂ－Ａが小さくなる（即ち、位置Ｘ３がエッジ領域１２２側になる）ほど、エッジ領域１２２の耐圧が活性領域１１０の耐圧より高くなる。よって、半導体装置１００の耐圧はエッジ領域１２２の耐圧となり、ターンオフ耐量（即ち、ダイナミックアバランシェ時の破壊耐量）が低くなる。
領域Ｅ１は、クランプ時の最大温度が低い領域であり、活性領域１１０でアバランシェ電流が決定される温度領域である。領域Ｅ２は、クランプ時の最大温度が領域Ｅ１よりも高い領域であり、エッジ領域１２２でアバランシェ電流が決定される温度領域である。クランプとは、後述する図５Ａに示すターンオフ時にコレクタ電圧ＶＣＥが上昇して一定となった状態を指す。
第２コレクタ領域６２よりも第１コレクタ領域６１のドーピング濃度を濃くすることにより、活性領域１１０でアバランシェ電流が発生しやすくなる。その結果、活性領域１１０での耐圧が半導体装置１００の耐圧となる。アバランシェ電流が発生した時の温度は図４Ａの領域Ｅ１となるので、温度が急激に上昇せず素子破壊は起きにくい。但し、最終的にはエッジ部にアバランシェ電流が移り、温度が領域Ｅ２に上がると半導体装置１００の破壊が起きる場合がある。


Claims (11)

  1. 活性領域およびエッジ領域を備える半導体装置であって、
    半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記活性領域において、前記ドリフト領域の下方に設けられた第２導電型の第１コレクタ領域と、
    前記エッジ領域において、前記ドリフト領域の下方に設けられた第２導電型の第２コレクタ領域と
    を備え、
    前記第１コレクタ領域のドーピング濃度は、前記第２コレクタ領域のドーピング濃度よりも大きく、
    上面視において、前記第１コレクタ領域の面積は、前記第２コレクタ領域の面積と同一または前記第２コレクタ領域の面積よりも大きい
    半導体装置。
  2. 前記第１コレクタ領域のドーピング濃度は、１Ｅ１６ｃｍ－３以上、５Ｅ１８ｃｍ－３以下である
    請求項１に記載の半導体装置。
  3. 前記第２コレクタ領域のドーピング濃度は、１Ｅ１６ｃｍ－３以上、５Ｅ１８ｃｍ－３以下である
    請求項１または２に記載の半導体装置。
  4. 上面視において、前記活性領域と前記エッジ領域との間に設けられた中間領域を備え、
    前記第１コレクタ領域は、上面視において、前記活性領域から前記中間領域に延伸して設けられる
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１コレクタ領域は、上面視において、前記活性領域の内側に設けられる
    請求項１から３のいずれか一項に記載の半導体装置。
  6. 前記半導体基板の上方に設けられ、前記半導体基板のおもて面と電気的に接続されたエミッタ電極と、
    前記半導体基板の上方に設けられ、ゲート電位に設定するためのゲート金属層と
    を備え、
    前記半導体基板の外終端から前記第２コレクタ領域の端部までの距離である幅Ｂは、前記半導体基板の外終端から前記ゲート金属層の端部までの距離である幅Ａよりも大きい
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第２コレクタ領域のドーピング濃度は、前記第１コレクタ領域のドーピング濃度の０．８５倍以下である
    請求項６に記載の半導体装置。
  8. 前記幅Ｂと前記幅Ａとの差は、１０μｍよりも大きい
    請求項６に記載の半導体装置。
  9. 前記第２コレクタ領域のドーピング濃度は、前記第１コレクタ領域のドーピング濃度の０．８５倍以上、０．９倍以下である
    請求項８に記載の半導体装置。
  10. 前記半導体基板の深さ方向における厚みＴは、０．１＜α＜０．５とした場合に、Ｂ－Ａ＜αＴを満たす
    請求項６から９のいずれか一項に記載の半導体装置。
  11. 前記エッジ領域における前記ドリフト領域の上方に設けられた第２導電型のガードリング部と、
    前記エッジ領域における前記ドリフト領域の上方において、前記ガードリング部よりも前記半導体基板の外終端側に設けられたチャネルストッパ領域と
    を備える
    請求項１から１０のいずれか一項に記載の半導体装置。
JP2020119493A 2020-07-10 2020-07-10 半導体装置 Pending JP2022016169A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020119493A JP2022016169A (ja) 2020-07-10 2020-07-10 半導体装置
US17/329,205 US11574999B2 (en) 2020-07-10 2021-05-25 Semiconductor device
CN202110575884.3A CN113921587A (zh) 2020-07-10 2021-05-26 半导体装置
DE102021205424.2A DE102021205424A1 (de) 2020-07-10 2021-05-27 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020119493A JP2022016169A (ja) 2020-07-10 2020-07-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2022016169A true JP2022016169A (ja) 2022-01-21

Family

ID=79020395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020119493A Pending JP2022016169A (ja) 2020-07-10 2020-07-10 半導体装置

Country Status (4)

Country Link
US (1) US11574999B2 (ja)
JP (1) JP2022016169A (ja)
CN (1) CN113921587A (ja)
DE (1) DE102021205424A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6820738B2 (ja) * 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP6911373B2 (ja) 2017-02-16 2021-07-28 富士電機株式会社 半導体装置
JP2019012725A (ja) 2017-06-29 2019-01-24 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN113921587A (zh) 2022-01-11
US20220013628A1 (en) 2022-01-13
DE102021205424A1 (de) 2022-01-13
US11574999B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
JP5787853B2 (ja) 電力用半導体装置
JP2022071220A (ja) 半導体装置
JP7230969B2 (ja) 半導体装置
JP2018022902A (ja) トレンチ型絶縁ゲートｍｏｓ半導体装置
US11532738B2 (en) Semiconductor device
US11955540B2 (en) Semiconductor device and production method
JP7251914B2 (ja) 半導体装置
KR101870809B1 (ko) 전력 반도체 소자
JP7456520B2 (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
JPWO2021010000A1 (ja) 半導体装置
JPWO2018147466A1 (ja) 半導体装置
JP2020177973A (ja) 半導体装置
JP6996621B2 (ja) 半導体装置
US20230124922A1 (en) Semiconductor device
JP2020205408A (ja) 半導体装置
WO2022239284A1 (ja) 半導体装置
WO2018154963A1 (ja) 半導体装置
JP2022016169A (ja) 半導体装置
US11424351B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
US20240120412A1 (en) Semiconductor device
US11264491B2 (en) Semiconductor device for improving transistor characteristics during turn-on
US11810913B2 (en) Semiconductor device
JP7231065B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240502