CN113921498A - 晶圆级封装结构及制备方法 - Google Patents

晶圆级封装结构及制备方法 Download PDF

Info

Publication number
CN113921498A
CN113921498A CN202010653364.5A CN202010653364A CN113921498A CN 113921498 A CN113921498 A CN 113921498A CN 202010653364 A CN202010653364 A CN 202010653364A CN 113921498 A CN113921498 A CN 113921498A
Authority
CN
China
Prior art keywords
layer
wafer
chip
tsv
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010653364.5A
Other languages
English (en)
Inventor
黄晗
林正忠
吴政达
陈彦亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202010653364.5A priority Critical patent/CN113921498A/zh
Publication of CN113921498A publication Critical patent/CN113921498A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Abstract

本发明提供一种晶圆级封装结构及制备方法，晶圆级封装结构包括具有TSV的晶圆、第一重新布线层、第二重新布线层、键合焊盘、芯片、保护层及封装层。其中，通过具有TSV的晶圆以及位于晶圆相对两面的第一重新布线层及第二重新布线层，可形成三维方向堆叠密度大、外形尺寸小的晶圆级封装结构，且可降低单一RDL的制造难度，以降低工艺复杂度及生产成本；通过TSV进行互连，可使得具有TSV的晶圆上下面良好导通，从而可大大提高芯片的速度并降低功耗，以形成具有较好的电热性能和高效率传输性能的晶圆级封装结构。

Description

晶圆级封装结构及制备方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种晶圆级封装结构及制备方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型集成电路的出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。
晶圆级封装(WLP)技术，由于具有小型化、低成本、高集成度以及具有更好的性能和更高的能源效率等优点，因此，已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
在晶圆级封装技术中，由于重新布线层(RDL)可对芯片的焊盘的焊区位置进行重新布局，因此可使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布，但对于高I/O芯片封装结构而言，需要在RDL中设置多层堆叠的金属线，且在有限的外形形状及封装尺寸下，RDL金属线的线宽及线间距越小，则意味着可以得到越多的供电轨道。然而，RDL金属线的制造部分是整个WLP流程中最昂贵的部分，它需要较多的过程步骤及复杂的工艺制程，因此，制备高集成的RDL的制程难度及开发成本越来较高。
因此，提供一种新型的晶圆级封装结构及制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆级封装结构及制备方法，用于解决在晶圆级封装技术中，为了制备高集成的RDL，以提高RDL的供电轨道，所造成的工艺步骤多、制程难度大及生产成本高等问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆级封装结构，所述晶圆级封装结构包括：
晶圆，所述晶圆包括相对的第一面及第二面，且所述晶圆包括若干TSV，其中，所述晶圆的第一面显露所述TSV的第一端，所述晶圆的第二面显露所述TSV的第二端；
第一重新布线层，所述第一重新布线层位于所述晶圆的第一面上，且与所述TSV的第一端电连接；
第二重新布线层，所述第二重新布线层位于所述晶圆的第二面上，且与所述TSV的第二端电连接；
键合焊盘，所述键合焊盘位于所述第二重新布线层上，且与所述第二重新布线层电连接；
芯片，所述芯片位于所述第二重新布线层上，且所述芯片通过芯片焊盘与所述键合焊盘电连接；
保护层，所述保护层位于所述芯片与所述第二重新布线层之间，且填充所述芯片与所述第二重新布线层之间的间隙；
封装层，所述封装层位于所述第二重新布线层上，且覆盖所述芯片及第二重新布线层。
可选地，所述TSV包括铜TSV、镍TSV、锡TSV及银TSV中的一种。
可选地，所述封装层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种。
可选地，所述保护层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种。
可选地，所述第一重新布线层及第二重新布线层均包括依次层叠的图形化的介质层及图形化的金属布线层，其中，所述介质层包括环氧树脂层、硅胶层、PI层、PBO层、BCB层、氧化硅层、磷硅玻璃层及含氟玻璃层中的一种或组合，所述金属布线层包括铜层、铝层、镍层、金层、银层及钛层中的一种或组合。
可选地，所述芯片包括主动组件及被动组件中的一种或组合，所述主动组件包括收发一体芯片及电源管理芯片中的一种或组合，所述被动组件包括电阻、电容及电感中的一种或组合。
本发明还提供一种晶圆级封装结构的制备方法，包括以下步骤：
提供晶圆，所述晶圆包括相对的第一面及第二面，且所述晶圆包括若干TSV；
形成第一重新布线层，所述第一重新布线层覆盖所述晶圆的第一面，且与所述TSV的第一端电连接；
提供支撑基底，通过分离层将所述第一重新布线层与所述支撑基底键合；
减薄所述晶圆，以显露所述TSV的第二端；
形成第二重新布线层，所述第二重新布线层覆盖所述晶圆的第二面，且与所述TSV的第二端电连接；
形成键合焊盘，所述键合焊盘位于所述第二重新布线层上，且与所述第二重新布线层电连接；
提供芯片，所述芯片位于所述第二重新布线层上，且所述芯片通过芯片焊盘与所述键合焊盘电连接；
形成保护层，所述保护层位于所述芯片与所述第二重新布线层之间，且填充所述芯片与所述第二重新布线层之间的间隙；
形成封装层，所述封装层位于所述第二重新布线层上，且覆盖所述芯片及第二重新布线层；
去除所述分离层及支撑基底，以显露所述第一重新布线层。
可选地，所述支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。
可选地，所述分离层包括胶带及聚合物层中的一种。
可选地，形成所述封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种；在去除所述分离层及支撑基底之前，还包括减薄所述封装层的步骤。
如上所述，本发明的晶圆级封装结构及制备方法，通过具有TSV的晶圆以及位于晶圆相对两面的第一重新布线层及第二重新布线层，可形成三维方向堆叠密度大、外形尺寸小的晶圆级封装结构，且可降低单一RDL的制造难度，以降低工艺复杂度及生产成本；通过TSV进行互连，可使得具有TSV的晶圆上下面良好导通，从而可大大提高芯片的速度并降低功耗，以形成具有较好的电热性能和高效率传输性能的晶圆级封装结构。
附图说明
图1显示为本发明中制备晶圆级封装结构的工艺流程示意图。
图2～图9显示为本发明中制备晶圆级封装结构各步骤所呈现的结构示意图。
元件标号说明
100 晶圆
200 TSV
300 第一重新布线层
400 分离层
500 支撑基底
600 第二重新布线层
700 键合焊盘
800 芯片焊盘
900 芯片
110 保护层
120 封装层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
参阅图9，本发明提供一种晶圆级封装结构，所述晶圆级封装结构包括：具有TSV200的晶圆100、第一重新布线层300、第二重新布线层600、键合焊盘700、芯片900、保护层110及封装层120。其中，所述晶圆100包括相对的第一面及第二面，所述晶圆100的第一面显露所述TSV200的第一端，所述晶圆100的第二面显露所述TSV200的第二端；所述第一重新布线层300位于所述晶圆100的第一面上，且与所述TSV200的第一端电连接；所述第二重新布线层600位于所述晶圆100的第二面上，且与所述TSV200的第二端电连接；所述键合焊盘700位于所述第二重新布线层600上，且与所述第二重新布线层600电连接；所述芯片900位于所述第二重新布线层600上，且所述芯片900通过芯片焊盘800与所述键合焊盘700电连接；所述保护层800位于所述芯片900与所述第二重新布线层600之间，且填充所述芯片900与所述第二重新布线层600之间的间隙；所述封装层120位于所述第二重新布线层600上，且覆盖所述芯片900及第二重新布线层600。
本实施例，通过具有所述TSV200的所述晶圆100以及位于所述晶圆100相对两面的所述第一重新布线层300及第二重新布线层600，可形成三维方向堆叠密度大、外形尺寸小的所述晶圆级封装结构。本实施例由于采用所述TSV200进行互连，从而在将所述芯片900进行电性引出时，可通过所述第一重新布线层300、TSV200及第二重新布线层600进行互连的多层结构，以降低单一RDL的制造难度，降低工艺复杂度及生产成本，且通过所述TSV200进行互连，可使得具有所述TSV的所述晶圆100上下面良好导通，从而可大大提高所述芯片900的速度并降低功耗，以形成具有较好的电热性能和高效率传输性能的所述晶圆级封装结构。
作为示例，所述TSV200包括铜TSV、镍TSV、锡TSV及银TSV中的一种。
作为示例，所述封装层120包括环氧树脂层、聚酰亚胺层及硅胶层中的一种；所述保护层110包括环氧树脂层、聚酰亚胺层及硅胶层中的一种。
作为示例，所述第一重新布线层300及第二重新布线层600均包括依次层叠的图形化的介质层及图形化的金属布线层，其中，所述介质层包括环氧树脂层、硅胶层、PI层、PBO层、BCB层、氧化硅层、磷硅玻璃层及含氟玻璃层中的一种或组合，所述金属布线层包括铜层、铝层、镍层、金层、银层及钛层中的一种或组合。
作为示例，所述芯片900包括主动组件及被动组件中的一种或组合，所述主动组件包括收发一体芯片及电源管理芯片中的一种或组合，所述被动组件包括电阻、电容及电感中的一种或组合。
参阅图1，本实施例还提供一种晶圆级封装结构的制备方法，该方法可用以形成上述晶圆级封装结构，但所述晶圆级封装结构的制备方法并非局限于此，具体制备工艺参阅图2～图9。
首先，参阅图2，提供晶圆100，所述晶圆100包括相对的第一面及第二面，且所述晶圆100包括若干TSV200。
具体的，所述TSV200的材质可采用铜、镍、锡及银中的一种，但并非局限于此，其中，为降低工艺复杂度，可直接采购具有所述TSV200的所述晶圆100作为中间连接结构，但并非局限于此，所述晶圆100也可采用在硅衬底上进行刻蚀及沉积的方法，以制备形成所述TSV200。其中，有关所述TSV200的尺寸、形貌及数量，可根据具体的需要进行选择及设计。
接着，在所述晶圆100的第一面上，形成所述第一重新布线层300，所述第一重新布线层300覆盖所述晶圆100的第一面，且与所述TSV200的第一端电连接。
具体的，可通过CMP法，去除部分所述晶圆100，以显露所述TSV200的第一端，且提供平坦的表面，以便于形成高质量的所述第一重新布线层300。其中，形成所述第一重新布线层300可包括以下步骤：
采用物理气相沉积工艺或化学气相沉积工艺于所述晶圆100上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；
采用物理气相沉积工艺、化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化的介质层上形成金属布线层，并对所述金属布线层进行刻蚀形成图形化的金属布线层。
在所述第一重新布线层300中，所述介质层及金属布线层的层数可分别均为单层或多层，其中，所述介质层的材质可包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种或组合，所述金属布线层的材质可包括铜、铝、镍、金、银及钛中的一种或组合，且所述第一重新布线层300的厚度范围可包括10μm～20μm。有关所述第一重新布线层300的层数、材质、厚度及分布，可根据具体的需要进行选择，此处不作过分限制。
接着，参阅图3，提供支撑基底500，通过分离层400将所述第一重新布线层300与所述支撑基底500键合。
作为示例，所述支撑基底500可包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种；所述分离层400可包括胶带及聚合物层中的一种。
具体的，通过所述支撑基底500，可为后续制程提供支撑，以降低产生变形、碎片的风险，其中，所述支撑基底500的厚度可采用毫米级，如1mm、2mm等，具体可根据需要进行选择。为进一步的降低损伤，提供产品质量及提高操作便捷性，优选所述分离层400先形成于所述支撑基底500上，本实施例中，所述支撑基底500优选为玻璃衬底，所述分离层400优选为聚合物层，如LTHC光热转换层，其中，所述LTHC光热转换层可采用旋涂工艺涂覆于所述支撑基底500表面，然后采用紫外固化或热固化工艺使其固化成型，在后续的分离工艺中，可以基于激光对所述LTHC光热转换层进行加热，以使所述支撑基底500自所述LTHC光热转换层处相互分离，以提供操作便捷性，并降低对所述晶圆级封装结构的损伤，但所述支撑基底500及所述分离层400的材质的选择并非局限于此，具体材质的选择及形成方法，此处不作过分限制。
接着，参阅图4，减薄所述晶圆100，以显露所述TSV200的第二端。
具体的，减薄所述晶圆100的方法可采用CMP法，以便于提供平整的表面，但并非局限于此，如还可采用刻蚀法。通过减薄，可显露所述TSV200的第二端，且通过减薄可进一步的降低后续形成的所述晶圆级封装结构的厚度。本实施例中，由于具有所述支撑基底500的支撑作用，因此，在进行减薄的工艺过程中，可降低对所述晶圆100的损伤，且由于减薄工艺是在形成所述芯片900之前，因此在进行减薄所述晶圆100的工艺中，可避免对所述芯片900的损伤，提高最终形成的所述晶圆级封装结构的质量。其中，优选减薄后的所述TSV200的高度范围为500μm～800μm，如600μm、750μm等，所述TSV200的具体厚度可根据需要进行选择，此处不作过分限制。
接着，参阅图5，形成第二重新布线层600，所述第二重新布线层600覆盖所述晶圆100的第二面，且与所述TSV200的第二端电连接。有关所述第二重新布线层600的材质、制备方法、结构及分布，可参阅所述第一重新布线层300，此处不作赘述。
具体的，通过具有所述TSV200的所述晶圆100以及位于所述晶圆100相对两面的所述第一重新布线层300及第二重新布线层600，可形成三维方向堆叠密度大、外形尺寸小的所述晶圆级封装结构。通过所述TSV200，可使得单一的RDL转化为由所述第一重新布线层300、TSV200及第二重新布线层600进行互连的多层结构，以降低单一RDL的制造难度，降低工艺复杂度及生产成本，且通过所述TSV200进行互连，可使得具有所述TSV的所述晶圆100上下面良好导通，从而可大大提高所述芯片900的速度并降低功耗，以形成具有较好的电热性能和高效率传输性能的所述晶圆级封装结构。
接着，形成键合焊盘700，所述键合焊盘700位于所述第二重新布线层600上，且与所述第二重新布线层600电连接。其中，所述键合焊盘700的材质可包括锡、银、金、铜中的一种或组合，具体制备工艺此处不作限制。
接着，参阅图6，提供芯片900，所述芯片900位于所述第二重新布线层600上，且所述芯片900通过芯片焊盘800与所述键合焊盘700电连接。
具体的，所述芯片焊盘800与所述键合焊盘700的连接方式可采用回流焊工艺进行键合，但并非局限于此，如也可采用导电胶进行固化连接。其中，所述芯片900可包括主动组件及被动组件中的一种或组合，如所述主动组件可包括收发一体芯片及电源管理芯片中的一种或组合，所述被动组件可包括电阻、电容及电感中的一种或组合，但所述芯片的种类、个数及分布可根据需要进行选择，此处不作过分限制。
接着，形成保护层110，所述保护层110位于所述芯片900与所述第二重新布线层600之间，且所述保护层110填充所述芯片900与所述第二重新布线层600之间的间隙。
具体的，所述保护层110的材质可包括环氧树脂、聚酰亚胺及硅胶中的一种，所述保护层110可采用点胶或者模压的方式形成于所述芯片900与所述第二重新布线层600之间的间隙。所述保护层110可有效保护所述芯片900，例如，可以防止水汽等进入所述芯片900与所述第二重新布线层600，且所述保护层110可作为缓冲结构，以进一步的提高所述晶圆级封装结构的稳定性，如可防止撞击等造成的损伤。
接着，参阅图7，形成封装层120，所述封装层120位于所述第二重新布线层600上，且覆盖所述芯片900及第二重新布线层600。
具体的，所述封装层120的材质可包括环氧树脂、聚酰亚胺及硅胶中的一种，形成所述封装层120的方法可包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种。其中，参阅图8，在形成所述封装层120后，还可包括减薄所述封装层120的步骤，如采用CMP法等，作用于所述封装层120的表面，以提供平整的所述封装层120，以进一步的降低后续形成的所述晶圆级封装结构的厚度。
接着，参阅图9，去除所述分离层400及支撑基底500，以显露所述第一重新布线层300。
具体的，由于本实施例中，所述分离层400采用所述LTHC光热转换层，因此可基于激光对所述LTHC光热转换层进行加热，以使所述支撑基底500自所述LTHC光热转换层处相互分离，以显露所述第一重新布线层300，从而基于所述第一重新布线层300可将制备形成的所述晶圆级封装结构与基板或其他芯片、晶圆等进行电性连接。
综上所述，本发明的晶圆级封装结构及制备方法，通过具有TSV的晶圆以及位于晶圆相对两面的第一重新布线层及第二重新布线层，可形成三维方向堆叠密度大、外形尺寸小的晶圆级封装结构，且可降低单一RDL的制造难度，以降低工艺复杂度及生产成本；通过TSV进行互连，可使得具有TSV的晶圆上下面良好导通，从而可大大提高芯片的速度并降低功耗，以形成具有较好的电热性能和高效率传输性能的晶圆级封装结构。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种晶圆级封装结构，其特征在于，所述晶圆级封装结构包括：
晶圆，所述晶圆包括相对的第一面及第二面，且所述晶圆包括若干TSV，其中，所述晶圆的第一面显露所述TSV的第一端，所述晶圆的第二面显露所述TSV的第二端；
第一重新布线层，所述第一重新布线层位于所述晶圆的第一面上，且与所述TSV的第一端电连接；
第二重新布线层，所述第二重新布线层位于所述晶圆的第二面上，且与所述TSV的第二端电连接；
键合焊盘，所述键合焊盘位于所述第二重新布线层上，且与所述第二重新布线层电连接；
芯片，所述芯片位于所述第二重新布线层上，且所述芯片通过芯片焊盘与所述键合焊盘电连接；
保护层，所述保护层位于所述芯片与所述第二重新布线层之间，且填充所述芯片与所述第二重新布线层之间的间隙；
封装层，所述封装层位于所述第二重新布线层上，且覆盖所述芯片及第二重新布线层。
2.根据权利要求1所述的晶圆级封装结构，其特征在于：所述TSV包括铜TSV、镍TSV、锡TSV及银TSV中的一种。
3.根据权利要求1所述的晶圆级封装结构，其特征在于：所述封装层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种。
4.根据权利要求1所述的晶圆级封装结构，其特征在于：所述保护层包括环氧树脂层、聚酰亚胺层及硅胶层中的一种。
5.根据权利要求1所述的晶圆级封装结构，其特征在于：所述第一重新布线层及第二重新布线层均包括依次层叠的图形化的介质层及图形化的金属布线层，其中，所述介质层包括环氧树脂层、硅胶层、PI层、PBO层、BCB层、氧化硅层、磷硅玻璃层及含氟玻璃层中的一种或组合，所述金属布线层包括铜层、铝层、镍层、金层、银层及钛层中的一种或组合。
6.根据权利要求1所述的晶圆级封装结构，其特征在于：所述芯片包括主动组件及被动组件中的一种或组合，所述主动组件包括收发一体芯片及电源管理芯片中的一种或组合，所述被动组件包括电阻、电容及电感中的一种或组合。
7.一种晶圆级封装结构的制备方法，其特征在于，包括以下步骤：
提供晶圆，所述晶圆包括相对的第一面及第二面，且所述晶圆包括若干TSV；
形成第一重新布线层，所述第一重新布线层覆盖所述晶圆的第一面，且与所述TSV的第一端电连接；
提供支撑基底，通过分离层将所述第一重新布线层与所述支撑基底键合；
减薄所述晶圆，以显露所述TSV的第二端；
形成第二重新布线层，所述第二重新布线层覆盖所述晶圆的第二面，且与所述TSV的第二端电连接；
形成键合焊盘，所述键合焊盘位于所述第二重新布线层上，且与所述第二重新布线层电连接；
提供芯片，所述芯片位于所述第二重新布线层上，且所述芯片通过芯片焊盘与所述键合焊盘电连接；
形成保护层，所述保护层位于所述芯片与所述第二重新布线层之间，且填充所述芯片与所述第二重新布线层之间的间隙；
形成封装层，所述封装层位于所述第二重新布线层上，且覆盖所述芯片及第二重新布线层；
去除所述分离层及支撑基底，以显露所述第一重新布线层。
8.根据权利要求7所述的晶圆级封装结构的制备方法，其特征在于：所述支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。
9.根据权利要求7所述的晶圆级封装结构的制备方法，其特征在于：所述分离层包括胶带及聚合物层中的一种。
10.根据权利要求7所述的晶圆级封装结构的制备方法，其特征在于：形成所述封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种；在去除所述分离层及支撑基底之前，还包括减薄所述封装层的步骤。
CN202010653364.5A 2020-07-08 2020-07-08 晶圆级封装结构及制备方法 Pending CN113921498A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010653364.5A CN113921498A (zh) 2020-07-08 2020-07-08 晶圆级封装结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010653364.5A CN113921498A (zh) 2020-07-08 2020-07-08 晶圆级封装结构及制备方法

Publications (1)

Publication Number Publication Date
CN113921498A true CN113921498A (zh) 2022-01-11

Family

ID=79231876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010653364.5A Pending CN113921498A (zh) 2020-07-08 2020-07-08 晶圆级封装结构及制备方法

Country Status (1)

Country Link
CN (1) CN113921498A (zh)

Similar Documents

Publication Publication Date Title
US11239157B2 (en) Package structure and package-on-package structure
CN108231601B (zh) 半导体装置及其制造方法
CN111883481B (zh) 3d封装件结构及其形成方法
KR102591618B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN105374693A (zh) 半导体封装件及其形成方法
CN111370385A (zh) 扇出型系统级封装结构及其制作方法
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
US20230386986A1 (en) Semiconductor Device and Method of Manufacture
CN107403785B (zh) 电子封装件及其制法
TW201737452A (zh) 系統級封裝及用於製造系統級封裝的方法
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN212084995U (zh) 晶圆级封装结构
CN110957284A (zh) 芯片的三维封装结构及其封装方法
US20230369164A1 (en) High efficiency heat dissipation using discrete thermal interface material films
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN114188226A (zh) 扇出型封装结构及封装方法
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN115566014A (zh) 集成电路封装结构及制备方法
US11735564B2 (en) Three-dimensional chip packaging structure and method thereof
CN115023031A (zh) 一种高密度集成基板结构和制造方法
CN211480019U (zh) 扇出型系统级封装结构
CN209804638U (zh) 扇出型天线封装结构
CN113921498A (zh) 晶圆级封装结构及制备方法
CN114188225A (zh) 扇出型封装结构及封装方法
CN114188227A (zh) 扇出型封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination