CN113903668A - 沟槽型mos器件的制作方法 - Google Patents
沟槽型mos器件的制作方法 Download PDFInfo
- Publication number
- CN113903668A CN113903668A CN202111103005.3A CN202111103005A CN113903668A CN 113903668 A CN113903668 A CN 113903668A CN 202111103005 A CN202111103005 A CN 202111103005A CN 113903668 A CN113903668 A CN 113903668A
- Authority
- CN
- China
- Prior art keywords
- forming
- trench
- gate structure
- epitaxial layer
- mos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- SCYULBFZEHDVBN-UHFFFAOYSA-N 1,1-Dichloroethane Chemical compound CC(Cl)Cl SCYULBFZEHDVBN-UHFFFAOYSA-N 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- 239000001301 oxygen Substances 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005192 partition Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 6
- 229920006395 saturated elastomer Polymers 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 3
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种沟槽型MOS器件的制作方法，涉及半导体制造领域。该沟槽型MOS器件的制作方法包括：形成沟槽栅结构，进行阱区离子注入，在高温炉管中进行推阱，且在推阱过程中向高温炉管中通入二氯乙烷和氧气，在沟槽栅结构外侧形成源极；解决了目前沟槽型MOS器件中多晶硅栅容易出现缺陷的问题；达到了改善沟槽型MOS器件的饱和源漏电流性能的效果。
Description
技术领域
本申请涉及半导体制造领域，具体涉及一种沟槽型MOS器件的制作方法。
背景技术
沟槽型MOS器件(trench MOSFET)是一种栅极垂直于衬底表面的器件，具有导通电阻小、饱和电压低、沟道密度高等特点。
目前，在形成沟槽型MOS器件过程中，先在外延层上形成沟槽栅结构，再通过离子注入工艺形成源极。
然而，在进行源极注入的过程中，掺杂离子大剂量注入会对栅多晶硅11的表面造成损害，如图1所示，导致沟槽型MOS器件的饱和源漏电流(IDSS)的性能表现不符合器件设计要求。
发明内容
为了解决相关技术中的问题，本申请提供了一种沟槽型MOS器件的制作方法。该技术方案如下：
一方面，本申请实施例提供了一种沟槽型MOS器件的制作方法，该方法包括：
形成沟槽栅结构；
进行阱区离子注入；
在高温炉管中进行推阱，且在推阱过程中向高温炉管中通入二氯乙烷和氧气；
在沟槽栅结构外侧形成源极。
可选的，形成沟槽栅结构包括：
在衬底表面形成外延层；
在外延层中形成沟槽；
通过氧化工艺形成栅氧化层，栅氧化层覆盖沟槽表面和外延层表面；
沉积多晶硅填充沟槽；
去除高于外延层表面的多晶硅，形成沟槽栅结构。
可选的，去除高于外延层表面的多晶硅，形成沟槽栅结构之前，该方法还包括：
向多晶硅中注入掺杂离子。
可选的，在外延层中形成沟槽，包括：
在外延层表面形成硬掩膜层；
通过光刻和刻蚀工艺在硬掩膜层中形成沟槽区域图案；
以硬掩膜层为掩膜刻蚀外延层，形成沟槽。
可选的，在沟槽栅结构外侧形成源极，包括：
通过光刻工艺定义源区掺杂区域；
通过离子注入工艺进行源区掺杂；
通过光刻工艺和接触孔隔断工艺在沟槽栅结构外侧形成源极。
本申请技术方案，至少包括如下优点：
通过形成沟槽栅结构，进行阱区离子注入，在高温炉管中进行推阱，且在推阱过程中向高温炉管中通入二氯乙烷和氧气，在沟槽栅结构外侧形成源极；解决了目前沟槽型MOS器件中多晶硅栅容易出现缺陷的问题；达到了改善沟槽型MOS器件的饱和源漏电流性能的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种沟槽栅结构中多晶硅的缺陷示意图；
图2是本申请实施例提供的一种沟槽型MOS器件的制作方法的流程图；
图3是本申请实施例提供的沟槽型MOS器件制作过程中的结构剖视图；
图4是本申请实施例提供的沟槽型MOS器件制作过程中的结构剖视图；
图5是本申请实施例提供的沟槽型MOS器件制作过程中的结构剖视图；
图6是本申请实施例提供的沟槽型MOS器件的IDSS曲线图；
图7是一种现有的沟槽型MOS器件的IDSS曲线图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图2，其示出了本申请实施例提供的一种沟槽型MOS器件的制作方法的流程图，该方法至少包括如下步骤：
步骤101，形成沟槽栅结构。
提供制作沟槽型MOS器件的衬底和外延层，在外延层中形成沟槽栅结构。
步骤102，进行阱区离子注入。
通过离子注入工艺向外延层中注入阱区掺杂离子。
步骤103，在高温炉管中进行推阱，且在推阱过程中向高温炉管中通入二氯乙烷和氧气。
将进行阱区离子注入之后的衬底送入高温炉管中，进行阱区的推阱，在推阱过程中向高温炉管内通入二氯乙烷和氧气，在高温炉管推阱的过程中，二氯乙烷可以去除器件表面碱金属电荷，并且通入的氧可以在多晶硅表面形成一层二氧化硅(SiO2)保护层，避免了后续的高剂量离子注入过程中对多晶硅的表面的损伤。
步骤104，在沟槽栅结构外侧形成源极。
通过离子注入工艺向衬底注入源极掺杂离子，在沟槽栅结构外侧形成源极。
由于沟槽栅结构的表面形成了一层二氧化硅且二氯乙烷去除了表面的碱金属电荷，在大剂量的源极掺杂离子注入时，沟槽栅结构中的多晶硅被表面的二氧化硅保护，避免了多晶硅缺陷的产生，同时也避免了电荷聚集导致的击穿。
综上所述，本申请实施例提供的沟槽型MOS器件的制作方法，通过形成沟槽栅结构，进行阱区离子注入，在高温炉管中进行推阱，且在推阱过程中向高温炉管中通入二氯乙烷和氧气，在沟槽栅结构外侧形成源极；解决了目前沟槽型MOS器件中多晶硅栅容易出现缺陷的问题；达到了改善沟槽型MOS器件的饱和源漏电流性能的效果。
本申请另一实施例提供一种沟槽栅型MOS器件的制作方法，该方法包括如下步骤：
步骤201，在衬底表面形成外延层。
可选的，通过外延生长工艺在衬底表面形成外延层。
步骤202，在外延层中形成沟槽。
在外延层表面形成硬掩膜层。
可选的，在外延层表面形成一层垫氧化层，在垫氧化层表面形成硬掩膜层。
可选的，硬掩膜层为氮化硅层。
步骤203，通过光刻和刻蚀工艺在硬掩膜层中形成沟槽区域图案。
在硬掩膜层表面涂布光刻胶，通过光刻工艺在光刻胶层中形成沟槽区域图案。
以光刻胶层为掩膜刻蚀硬掩膜层，在硬掩膜层中形成沟槽区域图案，去除硬掩膜层表面残余的光刻胶。
沟槽区域图案对应的外延区域用于形成沟槽。
步骤204，以硬掩膜层为掩膜刻蚀外延层，形成沟槽。
步骤205，通过氧化工艺形成栅氧化层，栅氧化层覆盖沟槽表面和外延层表面。
沟槽的侧面和底部均被栅氧化层覆盖。
步骤206，沉积多晶硅填充沟槽。
沉积多晶硅，利用多晶硅完全填充沟槽。
如图3所示，沉积的多晶硅33位于栅氧化层32的上层，外延层31表面也形成有多晶硅33。
可选的，用于形成沟槽栅结构的多晶硅为掺杂多晶硅；在沉积多晶硅之后，通过离子注入工艺向多晶硅中注入掺杂离子。
可选的，用于形成沟槽栅结构的多晶硅为非掺杂多晶硅。
步骤207，去除高于外延层表面的多晶硅，形成沟槽栅结构。
可选的，对多晶硅进行回刻蚀，去除高于外延层表面的多晶硅。
如图4所示，外延层31上方的多晶硅被去除，外延层31中形成沟槽栅结构。
步骤208，进行阱区离子注入。
通过离子注入工艺向衬底中注入阱区掺杂离子。
步骤209，在高温炉管中进行推阱，且在推阱过程中向高温炉管中通入二氯乙烷和氧气。
将进行阱区离子注入之后的衬底送入高温炉管中，进行阱区的推阱，在推阱过程中向高温炉管内通入二氯乙烷和氧气。
如图5所示，在高温炉管推阱的过程中，沟槽栅结构中的多晶硅33表面形成一层二氧化硅(SiO2)34。
步骤210，通过光刻工艺在外延层表面定义源区掺杂区域。
可选的，在外延层表面涂布光刻胶，通过光刻工艺在光刻胶层中形成源区掺杂图案，源区掺杂图案对应的衬底区域用于形成源区。
步骤211，通过离子注入工艺进行源区掺杂。
通过离子注入工艺，向源区掺杂图案对应的外延层中注入源极掺杂离子。
由于栅多晶硅33的表面有一层二氧化硅34，在注入源极掺杂离子过程中起到保护栅多晶硅33作用，可以防止栅多晶硅33的表面出现缺陷，有助于改善沟槽型MOS器件的饱和源漏电流(IDSS)性能。
步骤212，通过光刻工艺和接触孔隔断工艺在沟槽栅外侧形成源极。
在一个例子中，对采用本申请实施例提供的沟槽型MOS器件的制作方法制作的沟槽型MOS器件进行IDSS性能测试，得到的IDSS曲线如图6所示；对采用现有技术制作的沟槽型MOS器件进行IDSS性能测试，得到的IDSS曲线如图7所示；比较图6和图7，可以看出，本申请实施例提供的沟槽型MOS器件的制作方法改善了器件的IDSS性能。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (5)
1.一种沟槽型MOS器件的制作方法，其特征在于，所述方法包括：
形成沟槽栅结构；
进行阱区离子注入；
在高温炉管中进行推阱，且在推阱过程中向所述高温炉管中通入二氯乙烷和氧气；
在所述沟槽栅结构外侧形成源极。
2.根据权利要求1所述的方法，其特征在于，所述形成沟槽栅结构包括：
在衬底表面形成外延层；
在所述外延层中形成沟槽；
通过氧化工艺形成栅氧化层，所述栅氧化层覆盖沟槽表面和所述外延层表面；
沉积多晶硅填充所述沟槽；
去除高于所述外延层表面的多晶硅，形成沟槽栅结构。
3.根据权利要求2所述的方法，其特征在于，所述去除高于所述外延层表面的多晶硅，形成沟槽栅结构之前，所述方法还包括：
向所述多晶硅中注入掺杂离子。
4.根据权利要求2所述的方法，其特征在于，所述在所述外延层中形成沟槽，包括：
在所述外延层表面形成硬掩膜层；
通过光刻和刻蚀工艺在所述硬掩膜层中形成沟槽区域图案；
以所述硬掩膜层为掩膜刻蚀所述外延层，形成所述沟槽。
5.根据权利要求1所述的方法，其特征在于，所述在所述沟槽栅结构外侧形成源极，包括：
通过光刻工艺定义源区掺杂区域；
通过离子注入工艺进行源区掺杂；
通过光刻工艺和接触孔隔断工艺在沟槽栅结构外侧形成源极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111103005.3A CN113903668B (zh) | 2021-09-17 | 2021-09-17 | 沟槽型mos器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111103005.3A CN113903668B (zh) | 2021-09-17 | 2021-09-17 | 沟槽型mos器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113903668A true CN113903668A (zh) | 2022-01-07 |
| CN113903668B CN113903668B (zh) | 2024-04-23 |
Family
ID=79028905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111103005.3A Active CN113903668B (zh) | 2021-09-17 | 2021-09-17 | 沟槽型mos器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113903668B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960013152B1 (ko) * | 1993-05-21 | 1996-09-30 | 현대전자산업 주식회사 | 반도체소자의 게이트 산화막 형성방법 |
| CN101320749A (zh) * | 2007-06-07 | 2008-12-10 | 尔必达存储器株式会社 | 半导体装置及其制造方法 |
| CN202217666U (zh) * | 2011-07-19 | 2012-05-09 | 天津中环半导体股份有限公司 | 3300伏平面非穿通型绝缘栅极晶体管芯片 |
| CN104795446A (zh) * | 2015-04-17 | 2015-07-22 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mosfet及其制造方法 |
-
2021
- 2021-09-17 CN CN202111103005.3A patent/CN113903668B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960013152B1 (ko) * | 1993-05-21 | 1996-09-30 | 현대전자산업 주식회사 | 반도체소자의 게이트 산화막 형성방법 |
| CN101320749A (zh) * | 2007-06-07 | 2008-12-10 | 尔必达存储器株式会社 | 半导体装置及其制造方法 |
| CN202217666U (zh) * | 2011-07-19 | 2012-05-09 | 天津中环半导体股份有限公司 | 3300伏平面非穿通型绝缘栅极晶体管芯片 |
| CN104795446A (zh) * | 2015-04-17 | 2015-07-22 | 上海华虹宏力半导体制造有限公司 | 沟槽栅mosfet及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113903668B (zh) | 2024-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI459476B (zh) | 具有厚底部屏蔽氧化物的溝槽雙擴散金屬氧化物半導體裝置的製備 | |
| US7199010B2 (en) | Method of maufacturing a trench-gate semiconductor device | |
| US9209260B2 (en) | Fabrication of shielded gate trench MOSFET with increased source-metal contact | |
| US8502302B2 (en) | Integrating Schottky diode into power MOSFET | |
| JP5519902B2 (ja) | リセスチャネルを有するトランジスタ及びその製造方法 | |
| CN111697081B (zh) | Ldmos器件及其制造方法 | |
| JP2008547225A (ja) | トレンチゲートｆｅｔにおいて側方に延在する誘電体層を形成する構造及び方法 | |
| US20070063272A1 (en) | Semiconductor power device with insulated gate formed in a trench, and manufacturing process thereof | |
| US20130221431A1 (en) | Semiconductor device and method of manufacture thereof | |
| CN114496783B (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| CN117542880B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN113903668B (zh) | 沟槽型mos器件的制作方法 | |
| CN114420745A (zh) | 一种碳化硅mosfet及其制备方法 | |
| CN114023811A (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
| CN113594043A (zh) | 沟槽型mosfet器件及其制造方法 | |
| CN111276535A (zh) | 具有沟槽型栅极的器件的制作方法 | |
| CN111276476A (zh) | 半导体器件制备方法 | |
| CN111640674B (zh) | 带有阶梯型氧化层半导体器件及其制作方法 | |
| CN110739273B (zh) | 超薄栅极cmos器件的制造方法 | |
| CN112216613B (zh) | Ldmos器件的形成方法 | |
| CN112397390B (zh) | 一种保护屏蔽栅沟槽型场效应晶体管的屏蔽多晶硅侧壁的形成方法 | |
| CN111129153B (zh) | Ldmos的制作方法及ldmos器件 | |
| CN114843190A (zh) | Ldmos器件及其制作方法 | |
| KR100680410B1 (ko) | 반도체 소자의 리세스 게이트 형성 방법 | |
| CN115832044A (zh) | 场效应晶体管及场效应晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |