CN113875036B - 显示基板及其制作方法、显示装置 - Google Patents
显示基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN113875036B CN113875036B CN202080000289.0A CN202080000289A CN113875036B CN 113875036 B CN113875036 B CN 113875036B CN 202080000289 A CN202080000289 A CN 202080000289A CN 113875036 B CN113875036 B CN 113875036B
- Authority
- CN
- China
- Prior art keywords
- layer
- dam
- display
- packaging
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 164
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 604
- 239000011229 interlayer Substances 0.000 claims abstract description 149
- 238000004806 packaging method and process Methods 0.000 claims abstract description 143
- 230000007704 transition Effects 0.000 claims abstract description 92
- 230000000903 blocking effect Effects 0.000 claims abstract description 66
- 238000005538 encapsulation Methods 0.000 claims description 179
- 230000002093 peripheral effect Effects 0.000 claims description 153
- 239000010409 thin film Substances 0.000 claims description 110
- 239000010408 film Substances 0.000 claims description 109
- 238000002955 isolation Methods 0.000 claims description 86
- 238000000034 method Methods 0.000 claims description 84
- 230000008569 process Effects 0.000 claims description 76
- 238000000059 patterning Methods 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 125000006850 spacer group Chemical group 0.000 claims description 29
- 229920006280 packaging film Polymers 0.000 claims description 16
- 239000012785 packaging film Substances 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910010272 inorganic material Inorganic materials 0.000 claims description 5
- 239000011147 inorganic material Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 14
- 230000002035 prolonged effect Effects 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 description 63
- 239000000463 material Substances 0.000 description 53
- 238000002161 passivation Methods 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 19
- 238000013461 design Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 13
- 239000000243 solution Substances 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 230000003746 surface roughness Effects 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 238000002834 transmittance Methods 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 101100068676 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) gln-1 gene Proteins 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 239000000047 product Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 3
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010406 cathode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- -1 feature Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
- H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种显示基板及其制作方法、显示装置。显示基板包括：衬底基板；驱动电路层，形成在衬底基板上，且包括位于显示区(10a)和过渡区(10c)的层间介质层(103)；显示器件，位于显示区(10a)，并包括依次形成在层间介质层(103)上的第一电极(112)和像素界定部(113)；第一封装坝(1a)和第二封装坝(1b)，位于过渡区(10c)并环绕开孔区(10b)设置，且均包括依次层叠在层间介质层(103)上的保护部(119,120)和阻隔部(117,121)；第二封装坝(1b)位于第一封装坝(1a)远离显示区(10a)的一侧，且其厚度大于第一封装坝(1a)的厚度；第一阻隔部(117)、第二阻隔部(121)与像素界定部(113)同层设置、且相互断开；且第一封装坝(1a)与第二封装坝(1b)之间的间距小于第一封装坝(1a)与显示区(10a)的间距。可延长产品的使用寿命及显示效果。
Description
技术领域
本公开实施例涉及显示技术领域，特别涉及一种显示基板及其制作方法、显示装置。
背景技术
随着科技的进步，近年来，异形屏以及全面屏已经逐渐走入大家的视野。不论是异形屏还是全面屏目的都是为了提升显示设备的屏占比。那么，为了实现更高的屏占比，在显示屏的一些位置上需要为一些附加部件(例如摄像头、传感器等等)预留一些开口区域(例如开孔)。
随着显示器技术发展和更新换代，有机电致发光显示器件(OrganicElectroluminance Display，简称为：OLED)由于具有自发光、高亮度、高对比度、低工作电压、可制作柔性显示器等特点，已经逐渐成为显示领域的主流产品。
但对于OLED显示面板而言，外界的水氧可能会由开孔位置沿发光层进入显示屏内部，对显示屏内部造成侵蚀，导致显示失效。
发明内容
本公开实施例提供一种显示基板及其制作方法、显示装置，可避免水汽和氧气从开孔区的开口进入显示区，从而可延长产品的使用寿命及显示效果。
在本公开的一种实施例中，提供了一种显示基板，所述显示基板具有显示区、开孔区及位于所述显示区与开孔区之间的过渡区，所述过渡区环绕所述开孔区设置；其中，所述显示基板包括：
衬底基板；
驱动电路层，形成在所述衬底基板上，所述驱动电路层包括位于所述显示区和所述过渡区的层间介质层；
显示器件，位于所述显示区，并包括依次形成在所述层间介质层上的第一电极和像素界定部；
第一封装坝，位于所述过渡区并环绕所述开孔区设置，且所述第一封装坝包括依次层叠在所述层间介质层上的第一保护部和第一阻隔部；
第二封装坝，位于所述过渡区并环绕所述开孔区设置，所述第二封装坝位于所述第一封装坝远离所述显示区的一侧，且所述第二封装坝的厚度大于所述第一封装坝的厚度，所述第二封装坝包括依次层叠在所述层间介质层上的第二保护部和第二阻隔部；其中，
所述第一阻隔部、所述第二阻隔部与所述像素界定部同层设置、且相互断开；
且所述第一封装坝与所述第二封装坝之间的间距小于所述第一封装坝与所述显示区的间距。
在本公开的一种示例性实施例中，所述第二保护部的厚度大于所述第一保护部的厚度。
在本公开的一种示例性实施例中，所述第一保护部与所述第一电极同层设置、且相互断开。
在本公开的一种示例性实施例中，所述显示基板还包括平坦化部，所述平坦化部位于所述显示区并形成在所述层间介质层与所述第一电极之间；
其中，所述第一保护部与所述平坦化部同层设置、且相互断开。
在本公开的一种示例性实施例中，所述第二保护部与所述第一保护部同层设置。
在本公开的一种示例性实施例中，所述显示基板还包括平坦化部，所述平坦化部位于所述显示区并形成在所述层间介质层与所述第一电极之间；
其中，所述第二保护部与所述平坦化部同层设置、且相互断开。
在本公开的一种示例性实施例中，所述第一封装坝和所述第二封装坝中的至少一者还包括隔垫部，所述隔垫部形成在所述第一阻隔部或所述第二阻隔部背离所述层间介质层的一侧；
所述显示器件还包括支撑部，所述支撑部形成在所述像素界定部背离所述衬底基板的一侧，所述支撑部与所述隔垫部同层设置。
在本公开的一种示例性实施例中，所述显示基板还具有位于所述显示区与所述过渡区之间的隔离区，所述隔离区环绕所述过渡区设置；
所述显示基板还包括隔离柱，形成在所述层间介质层背离所述衬底基板的一侧并位于所述隔离区，所述隔离柱环绕所述第一封装坝设置，所述隔离柱的侧壁设置有凹槽。
在本公开的一种示例性实施例中，所述驱动电路层包括位于所述显示区的薄膜晶体管，所述薄膜晶体管的源极和漏极与所述隔离柱同层设置、且相互断开。
在本公开的一种示例性实施例中，所述显示基板还具有位于所述隔离区与所述显示区之间的内圈走线区，所述内圈走线区环绕所述隔离区设置；
所述驱动电路层还包括位于所述内圈走线区的内圈信号线，所述内圈信号线与所述显示区的信号走线电连接。
在本公开的一种示例性实施例中，所述隔离柱包括依次层叠在所述层间介质层上的第一金属层、第二金属层及第三金属层，所述第二金属层在所述层间介质层上的正投影的外边界位于所述第一金属层、所述第三金属层在所述层间介质层上的正投影的外边界内侧，以在所述隔离柱的侧壁形成所述凹槽。
在本公开的一种示例性实施例中，所述第一金属层和所述第三金属层为钛层，所述第二金属层为铝层。
在本公开的一种示例性实施例中，所述驱动电路层具有位于所述隔离区的第一开槽和第二开槽；所述第一开槽位于所述隔离柱靠近所述第一封装坝的一侧，所述第一开槽环绕所述第一封装坝设置；所述第二开槽位于所述隔离柱靠近所述显示区的一侧，所述第二开槽环绕所述第一开槽设置；
其中，所述第一开槽和所述第二开槽贯穿所述驱动电路层。
在本公开的一种示例性实施例中，所述显示基板还包括封装层，所述封装层包括依次层叠设置的第一无机封装薄膜层、有机封装薄膜层和第二无机封装薄膜层；
所述第一无机封装薄膜层和所述第二无机封装薄膜层封装所述第一封装坝、所述第二封装坝和所述显示器件；
所述有机封装薄膜层封装所述显示器件，并在所述第一封装坝靠近所述显示区的一侧阻断。
在本公开的一种实施例中，还提供了一种显示基板的制作方法，所述显示基板具有显示区、开孔区及位于所述显示区与开孔区之间的过渡区，所述过渡区环绕所述开孔区设置；其中，所述制作方法包括：
提供一衬底基板；
在所述衬底基板上形成驱动电路层，所述驱动电路层包括位于所述显示区和所述过渡区的层间介质层；
在所述层间介质层背离所述衬底基板的一侧形成显示器件、第一封装坝和第二封装坝；所述显示器件位于所述显示区，并包括依次形成在所述层间介质层上的第一电极和像素界定部；所述第一封装坝位于所述过渡区并环绕所述开孔区设置，且所述第一封装坝包括依次层叠在所述层间介质层上的第一保护部和第一阻隔部；所述第二封装坝位于所述过渡区并环绕所述开孔区设置，所述第二封装坝位于所述第一封装坝远离所述显示区的一侧，且所述第二封装坝的厚度大于所述第一封装坝的厚度，所述第二封装坝包括依次层叠在所述层间介质层上的第二保护部和第二阻隔部；其中，
利用同一次构图工艺形成相互断开的所述第一阻隔部、所述第二阻隔部与所述像素界定部；
且所述第一封装坝与所述第二封装坝之间的间距小于所述第一封装坝与所述显示区的间距。
在本公开的一种示例性实施例中，利用同一次构图工艺形成相互断开的所述第一保护部与所述第一电极。
在本公开的一种示例性实施例中，利用同一次构图工艺形成相互断开的所述第一保护部和平坦化部，所述平坦化部位于所述显示区并形成在所述层间介质层与所述第一电极之间。
在本公开的一种示例性实施例中，利用同一次构图工艺形成相互断开的所述第二保护部与所述第一保护部。
在本公开的一种示例性实施例中，利用同一次构图工艺形成相互断开的所述第二保护部和平坦化部，所述平坦化部位于所述显示区并形成在所述层间介质层与所述第一电极之间。
在本公开的一种示例性实施例中，所述显示基板还具有位于所述显示区与所述过渡区之间的隔离区，所述隔离区环绕所述过渡区设置；其中，所述制作方法还包括：
在所述层间介质层背离所述衬底基板的一侧形成位于所述隔离区的隔离柱，所述隔离柱环绕所述过渡区设置，所述隔离柱的侧壁设置有凹槽。
在本公开的一种示例性实施例中，所述驱动电路层包括位于所述显示区的薄膜晶体管，所述薄膜晶体管包括源极和漏极；
其中，利用同一次构图工艺形成相互断开的所述源极、所述漏极和所述隔离柱。
在本公开的一种示例性实施例中，所述显示基板还具有位于所述隔离区与所述显示区之间的内圈走线区，所述内圈走线区环绕所述隔离区设置；所述驱动电路层还包括位于所述内圈走线区的内圈信号线，所述内圈信号线与所述显示区的信号走线电连接。
在本公开的一种示例性实施例中，在所述层间介质层背离所述衬底基板的一侧形成显示器件、第一封装坝和第二封装坝之后，还包括：
形成封装层，所述封装层包括依次层叠设置的第一无机封装薄膜层、有机封装薄膜层和第二无机封装薄膜层；
所述第一无机封装薄膜层和所述第二无机封装薄膜层封装所述第一封装坝、所述第二封装坝和所述显示器件；
所述有机封装薄膜层封装所述显示器件，并在所述第一封装坝靠近所述显示区的一侧阻断。
在本公开的一种实施例中，又提供了一种显示装置，其中，包括上述任一项所述的显示基板。
附图说明
附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述，以上和其它特征和优点对本领域技术人员将变得更加显而易见，在附图中：
图1为本公开的一实施例中所述的显示基板的平面示意图；
图2为本公开的一实施例中所述的衬底基板的示意图；
图3为图1所示的一实施例所述的显示基板在A-A方向上的截面图；
图4为图1所示的另一实施例所述的显示基板在A-A方向上的截面图；
图5为图1所示的一实施例所述的显示基板在B-B方向上的截面图；
图6为图1所示的另一实施例所述的显示基板在B-B方向上的截面图；
图7为图6所示的显示基板中阻隔墙的截面图；
图8为本公开的一实施例中所述的显示基板的隔离区中隔离柱的截面图；
图9A和图9B为图1所示的不同实施例下所述的显示基板在C-C方向上的截面图；
图10为图1所示的又一实施例所述的显示基板在B-B方向上的截面图；
图11为本公开的一实施例中所述的显示装置的平面示意图；
图12为本公开的一实施例中所述的显示基板的制作方法的流程图；
图13为本公开至少一实施例提供的一种显示基板中显示区的像素电路的等效电路图；
图14A-14E为本公开一些实施例提供的一种显示基板中显示区的像素电路的各层的版图设计；
图14F为本公开一些实施例提供的一种显示基板中显示区的像素电路的一个导电层的版图设计；
图15A为本公开一些实施例提供的一种显示基板中显示区的的像素电路的第二导电层的另一版图设计；
图15B为本公开一些实施例提供的一种显示基板中显示区的的像素电路的第三导电层的另一版图设计；
图15C为本公开一些实施例提供的一种显示基板中显示区的的像素电路的第四导电层的另一版图设计；
图16A为本公开一些实施例提供的一种显示基板中第一封装坝和第二封装坝在扫描电子显微镜下的示意图；
图16B为示出了图16A中P处观察口在扫描电子显微镜下的示意图；
图16C为示出了图16A中Q处观察口在扫描电子显微镜下的示意图；
图17为本公开一些实施例提供的一种显示基板中部分结构的俯视示意图。
附图说明：
10、显示基板；10a、显示区；10b、开孔区；10c、过渡区；10d、隔离区；10e、内圈走线区；10f、外围走线区；10g、外围封装区；101、聚酰亚胺层；102、缓冲层；103、层间介质层；104、有源层；105、第一栅绝缘层；106、栅极；107、外围走线；108、第二栅绝缘层；109a、第一外围转接线；109b、第二外围转接线；110、源极；111、漏极；112、第一电极；113、像素界定部；114、发光材料层；114a、发光部；115、第二电极；116、平坦化部；116a、第一平坦化膜层；116b、第二平坦化膜层；117、第一阻隔部；118、封装层；118a第一无机封装薄膜层；118b、有机封装薄膜层；118c、第二无机封装薄膜层；119、第一保护部；120、第二保护部；121、第二阻隔部；122、第一隔垫部；123、第二隔垫部；124、隔离柱；124a、凹槽；124b、第一金属层；124c、第二金属层；124d、第三金属层；125、第一开槽；126、第二开槽；127、第一外围封装坝；127a、第一外围阻隔部；127b、第一外围隔垫部；128、第二外围封装坝；128a、第三保护部；128b、第二外围阻隔部；128c、第一外围隔垫部；129a、第一内圈信号线；129b第二内圈信号线；129c、第三内圈信号线；130、第一极板；131、第二极板；132、支撑部；133、转接电极；134、钝化膜层；135、阻隔墙；136、第一膜层；137、第二膜层；138、第三膜层；139、有机绝缘封装部；140、第一图案块；141、第二图案块；1a、第一封装坝；1b、第二封装坝；1c、第三封装坝；1d、发光子像素；
20、功能器件；
30、驱动芯片。
具体实施方式
下面通过实施例，并结合附图，对本公开的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本公开实施方式的说明旨在对本公开的总体发明构思进行解释，而不应当理解为对本公开的一种限制。
另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。
需要说明的是，本文中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上，也可以表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。
在本公开中，除非另有说明，所采用的术语“同层设置”指的是两个层、部件、构件、元件或部分可以通过同一构图工艺形成，并且，这两个层、部件、构件、元件或部分一般由相同的材料形成。
在本公开中，除非另有说明，表述“构图工艺”一般包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤。表述“一次构图工艺”意指使用一块掩模板形成图案化的层、部件、构件等的工艺。
本公开的实施例提供了一种显示基板，该显示基板可为OLED显示基板。如图1所示，此显示基板10可具有显示区10a、开孔区10b及位于显示区10a与开孔区10b之间的过渡区10c，该过渡区10c环绕开孔区10b设置；需要说明的是，显示基板10还可包括隔离区10d、内圈走线区10e、外围走线区10f和外围封装区10g；此隔离区10d位于显示区10a与过渡区10c之间、并环绕过渡区10c设置；此内圈走线区10e位于隔离区10d与显示区10a之间、并环绕隔离区10d设置；此外围走线区10f可环绕显示区10a设置，或设置在显示区10a的两侧；而外围封装区10g可在整个衬底基板的最外缘，对整个显示基板10进行封装。
具体地，该显示基板可包括衬底基板、驱动电路层、显示器件、第一封装坝和第二封装坝；其中，
衬底基板可为柔性基板，以提高显示基板10的柔性，使得显示基板10能够具有可弯曲、可弯折等性能，以便于扩大显示基板10的适用范围；但不限于此，该衬底基板也可设置为刚性，具体该衬底基板的性能可根据产品的实际需求而定。
此外，该衬底基板可为单层结构，也可为多层结构。例如，如图2所示，该衬底基板可包括依次层叠设置的聚酰亚胺层101和缓冲层102，在另一些实施例中，衬底基板可包括多个依次层叠设置的聚酰亚胺层101和缓冲层102；缓冲层102可为氮化硅、氧化硅等材料制作而成，以达到阻水氧和阻隔碱性离子的效果；需要说明的是，该衬底基板的结构不限于此，可根据实际需求而定。
需要说明的是，为了便于后续在显示基板10的各区域加工所需部件，可在衬底基板先定义出各区域，举例而言，可先在衬底基板上划分出显示区10a、过渡区10c、开孔区10b、隔离区10d、内圈走线区10e、外围走线区10f、外围封装区10g，即划分出整个显示基板10的显示区10a、过渡区10c、开孔区10b、隔离区10d、内圈走线区10e、外围走线区10f、外围封装区10g。
驱动电路层可形成在衬底基板上。举例而言，如图3至图6、图9A、图9B及图11所示，该驱动电路层可形成在缓冲层102上。其中，此驱动电路层可包括位于显示区10a和过渡区10c的层间介质层103，此层间介质层103采用无机材料制作而成，例如：氧化硅、氮化硅等无机材料，以达到阻水氧和阻隔碱性离子的效果；应当理解的是，在显示基板10具有隔离区10d、内圈走线区10e、外围走线区10f、外围封装区10g时，该层间介质层103还位于隔离区10d、内圈走线区10e、外围走线区10f、外围封装区10g。
详细说明，驱动电路层中位于显示区10a的部位可包括薄膜晶体管和电容结构。
如图3所示，薄膜晶体管可为顶栅型，此薄膜晶体管可包括有源层104、第一栅绝缘层105、栅极106、第二栅绝缘层108、层间介质层103、源极110、漏极111。具体地，有源层104可形成在缓冲层102上，第一栅绝缘层105覆盖缓冲层102及有源层104，栅极106形成在第一栅绝缘层105背离有源层104的一侧，第二栅绝缘层108覆盖栅极106和第一栅绝缘层105，层间介质层103覆盖第二栅绝缘层108，源极110和漏极111形成在层间介质层103背离衬底基板的一侧并分别位于栅极106的相对两侧，该源极110和漏极111可分别通过过孔(例如：金属过孔)与有源层104的相对两侧接触。应当理解的是，此薄膜晶体管也可为底栅型。
如图3所示，电容结构可包括第一极板130和第二极板131，此第一极板130与栅极106同层设置，第二极板131位于第二栅绝缘层108与层间介质层103之间，并与第一极板130相对设置。
举例而言，栅极106和第一极板130、第二极板131的材料可以包括金属材料或者合金材料，例如包括钼、铝及钛等。源极110和漏极111可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层，例如钛、铝、钛三层金属叠层(Al/Ti/Al)等。
需要说明的是，如图3至图6、图9A、图9B、及图11所示，前述提到的第一栅绝缘层105、第二栅绝缘层108也位于过渡区10c、隔离区10d、内圈走线区10e、外围走线区10f、外围封装区10g。
如图3所示，显示器件位于显示区，该显示器件可包括依次形成在层间介质层103上的第一电极112和像素界定部113，应当理解的是，该显示器件还可包括发光部114a和第二电极115。
详细说明，在显示区10a的薄膜晶体管为顶栅型时，在制作显示器件之前还可制作平坦化层，此平坦化层可为单层结构，也可为多层结构；此平坦化层通常采用有机材料制作而成，例如：光刻胶、丙烯酸基聚合物、硅基聚合物等材料；如图3所示，此平坦化层可包括位于显示区10a的平坦化部116，平坦化部116形成在层间介质层103与第一电极112之间。其中，第一电极112可通过金属过孔与漏极111电性连接，该第一电极112可为阳极，此阳极可为ITO(氧化铟锡)、氧化铟锌(IZO)、氧化锌(ZnO)等材料制作而成；像素界定部113可覆盖平坦化部116，此像素界定部113可为有机材料制作而成，例如：光刻胶等有机材料，且像素界定部113中位于显示区10a的部分可具有露出第一电极112的像素开口；发光部114a位于像素开口内并形成在第一电极112上，该发光部114a可包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光等；并且，根据实际不同需要，在不同的示例中，发光部114a还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层；第二电极115覆盖发光部114a，且该第二电极115的极性与第一电极112的极性相反；此第二电极115可为阴极，此阴极可为锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料制作而成。
需要说明的是，如图3所示，第一电极112、发光部114a和第二电极115可构成一个发光子像素1d。其中，此显示器件中位于显示区10a的部分可包括多个阵列排布的发光子像素1d。此外，还需说明的是，各发光子像素1d的第一电极112相互独立，各发光子像素1d的第二电极115整面连接；即第二电极115为设置在显示基板10上的整面结构，为用于多个显示器件的公共电极。
在一些实施例中，如图3所示，像素界定部113背离层间介质层103的一侧还可设置支撑部132，该支撑部132可起到支撑保护膜层(图中未示出)的作用，以避免保护膜层与第一电极112或其他走线接触而导致第一电极112或其他走线容易损坏的情况。需要说明的是，此保护膜层主要出现在半成品转移的过程中，以避免转移过程中半成品出现损坏的情况，具体地：在将制作完支撑部132的基板转移到蒸镀产线的过程中，可覆盖一层保护膜层，当需要进行发光材料的蒸镀时，而将保护膜层移除。
举例而言，支撑部132的材料可与像素界定部113的材料相同，且支撑部132与像素界定部113可采用同一次构图工艺形成，但不限于此，支撑部132的材料也可与像素界定部113的材料不同，且支撑部132与像素界定部113也可采用不同构图工艺形成。
其中，在显示基板10具有外围走线区10f时，该像素界定部113还位于外围走线区10f。
在一些实施例中，如图4所示，第一电极112还可通过转接电极133与漏极111电性连接。当第一电极112通过转接电极133与漏极111电性连接时，该平坦化部116可为双层结构，具体可包括依次形成的第一平坦化膜(PLN1)层116a及第二平坦化膜(PLN2)层116b，此外，在第一平坦化膜层116a与层间介质层103之间还可形成钝化膜(PVX)层134，该钝化膜层134可由氧化硅、氮化硅或者氮氧化硅等材料形成；该钝化膜层134覆盖源极110、漏极111，需要说明的是，在平坦化部116为单层时，平坦化部116与层间介质层103之间也可形成钝化膜层134；而转接电极133形成在第一平坦化膜层116a与第二平坦化膜层116b之间，并依次通过第一平坦化膜层116a及钝化膜层134上的过孔(例如金属过孔)与漏极111电性连接；而第一电极112可通过第二平坦化膜层116b上的过孔(例如金属过孔)与转接电极133电性连接，如图4所示。但不限于此，转接电极133也可形成在第一平坦化膜层116a与钝化膜层134之间。
如图5所示，第一封装坝1a形成在层间介质层103背离衬底基板的一侧并位于过渡区10c，第一封装坝1a环绕开孔区10b设置，本公开的实施例中，该第一封装坝1a可包括第一阻隔部117，在通过封装层118对此显示基板10进行封装时，该第一阻隔部117能够对封装层118中的有机封装薄膜层材料的流动形成限制，避免封装层118中的有机封装薄膜层材料流动至开孔区10b引起封装失效的问题，也就是说，该第一封装坝1a的第一阻隔部117可与封装层118配合，以有效阻隔水、氧通过开孔区10b进入到显示区10a，从而可避免显示区10a的发光部114a失效而导致显示效果差的情况，延长了产品的使用寿命。
详细说明，如图3至5所示，显示基板10的封装层118可包括依次层叠设置的第一无机封装薄膜层118a、有机封装薄膜层118b和第二无机封装薄膜层118c。此第一无机封装薄膜层118a封装显示器件和第一封装坝1a和第二封装坝1b，有机封装薄膜层118b封装显示器件，并在第一封装坝1a靠近显示区10a的一侧阻断；第二无机封装薄膜层118c封装显示器件和第一封装坝1a和第二封装坝1b。第一无机封装薄膜层118a、第二无机封装薄膜层118c用于防止水、氧从显示功能的显示侧及开孔区10b进入到显示区10a的发光部114a中；该第一无机封装薄膜层118a和第二无机封装薄膜层118c可采用氮化硅、氧化硅等无机材料制作而成。有机封装薄膜层118b用于实现平坦化作用，以便于第二无机封装薄膜层118c层的制作，此有机封装薄膜层118b可采用丙烯酸基聚合物、硅基聚合物等材料制作而成。
其中，此第一无机封装薄膜层118a和第二无机封装薄膜层118c可采用化学气相沉积工艺制作而成，但不限于此，也可采用物理气相沉积工艺等；而有机封装薄膜层118b采用喷墨打印工艺制作，但不限于此，也可采用喷涂工艺等。在制作有机封装薄膜层118b的过程中，由于有机封装材料具有一定的流动性，因此，通过设置第一阻隔部117可对有机封装材料的流动形成限制，避免有机封装材料流动至开孔区10b引起封装失效的问题。
在本公开的实施例中，第一阻隔部117与像素界定部113同层设置，即：通过一次构图工艺即可同时形成第一阻隔部117和像素界定部113，可减少加工步骤及掩膜板的使用，从而可降低成本。此外，应当理解的是，该第一阻隔部117与像素界定部113应相互断开。
由于第一阻隔部117与像素界定部113同层设置，因此可知，若将第一阻隔部117直接制作在过渡区10c的层间介质层103上，则在制作第一阻隔部117之前，位于过渡区10c的层间介质层103的表面需经其他各层图案化工艺(例如：源漏极图案化工艺、平坦化层图案化工艺、第一电极112的图案化工艺)的刻蚀液(例如：硝酸溶液等)进行多次清洗，这样使得位于过渡区10c的层间介质层103的表面粗糙度(指加工表面具有的较小间距和微小峰谷的不平度)变得较小，即：变得较光滑；若直接在过渡区10c的层间介质层103表面形成第一阻隔部117，则使得该第一阻隔部117在层间介质层103上的粘附力降低，第一阻隔部117与过渡区10c的层间介质层103不能稳定结合；在图案化形成第一阻隔部117的过程中，第一阻隔部117容易在显影液清洗的过程中发生脱落，即：第一封装坝1a容易从过渡区10c的层间介质层103上脱落，增大了封装失效的风险。
为了解决这一问题，本公开的实施例中，如图5所示，第一封装坝1a还包括形成在层间介质层103上的第一保护部119，该第一保护部119背离层间介质层103的一侧设置有前述第一阻隔部117。也就是说，本公开的实施例在制作第一封装坝1a之前，可先在位于过渡区10c的层间介质层103的表面形成第一保护部119，然后再在第一保护部119背离层间介质层103的一侧形成第一阻隔部117；通过设置第一保护部119，可在制作第一阻隔部117之前对位于过渡区10c的层间介质层103的表面进行保护，以减少位于过渡区10c的层间介质层103被刻蚀液清洗的次数，从而可提高位于过渡区10c的层间介质层103的粘附力，保证第一封装坝1a与层间介质层103的结合稳定，有效的降低工艺过程中第一封装坝1a脱落的风险，继而可降低封装失效风险，提高封装良率，保证显示效果及产品使用寿命。
其中，在过渡区10c中，由于层间介质层中覆盖有第一保护层119的表面相比于未覆盖第一保护层119的表面，被刻蚀液清洗的次数有减少，因此，层间介质层103上覆盖有第一保护层119的表面粗糙度大于未覆盖有第一保护层119的表面粗糙度。举例而言，层间介质层103上覆盖有第一保护部119的表面粗糙度与未覆盖有第一保护层119的表面粗糙度之间的比值可为100:5～100:95、100:10～100:90、100:20～100:80、100:30～100:70、100:40～100:60等等。应当理解的是，表面粗糙度的评定常用“轮廓的平均算术偏差Ra、不平度平均高度Rz和最大高度Ry”这三个高度特征参数。
在本公开的一些实施例中，该第一保护部119可与第一电极112同层设置，即：通过一次构图工艺即可对覆盖在层间介质层103上并位于显示区10a和过渡区10c的第一导电薄膜进行图案化处理，以同时形成第一保护部119与第一电极112。由于第一导电薄膜覆盖位于过渡区10c的层间介质层103，因此，在图案化形成第一电极112过程中，位于过渡区10c的层间介质层103不会被此过程中的刻蚀液清洗，减少了过渡区10c的层间介质层103被刻蚀液清洗的次数，从而可提高位于过渡区10c的层间介质层103的粘附力。其中，由于在形成第一电极112的过程中，同时还形成有第一保护部119，因此，该第一保护部119还可继续对位于过渡区10c的层间介质层103进行保护，避免后续图案化工艺的刻蚀液清洗位于过渡区10c的层间介质层103。
此外，由于第一保护部119与第一电极112通过同一构图工艺形成，因此，还可减少加工步骤及掩膜板的使用，从而可降低成本。此外，应当理解的是，该第一保护部119与第一电极112应相互断开，以避免第一保护部119在显示时通电的情况。
在本公开的一些实施例中，第一保护部119可与平坦化部116同层设置，即：通过一次构图工艺即可对覆盖在层间介质层103上并位于显示区10a和过渡区10c的平坦化薄膜进行图案化处理，以同时形成第一保护部119与平坦化部116。由于平坦化薄膜覆盖位于过渡区10c的层间介质层103，因此，在图案化形成平坦化部116过程中，位于过渡区10c的层间介质层103不会被此过程中的刻蚀液清洗，减少了过渡区10c的层间介质层103被刻蚀液清洗的次数，从而可提高位于过渡区10c的层间介质层103的粘附力。其中，由于在形成平坦化部116的过程中，同时还形成有第一保护部119，因此，该第一保护部119还可继续对位于过渡区10c的层间介质层103进行保护，避免后续图案化工艺的刻蚀液清洗位于过渡区10c的层间介质层103。
此外，由于第一保护部119与平坦化部116通过同一构图工艺形成，因此，还可减少加工步骤及掩膜板的使用，从而可降低成本。此外，应当理解的是，该第一保护部119与平坦化部116应相互断开，以避免水氧通过第一保护部119传递到显示区10a的平坦化部116中，从而导致显示区10a的部件失效的情况。
其中，由于第一阻隔部117与像素界定部113同层设置，因此，第一阻隔部117与像素界定部113的材料相同，也为有机材料；本实施例中，将第一保护部119与平坦化部116同层设置，使得第一保护部119的材料与平坦化部116的材料相同，也为有机材料，此第一保护部119的材料可与第一阻隔部117的材料相同，这样设计可提高第一保护部119与第一阻隔部117之间的结合力，保证第一封装坝1a的结构稳定性，避免第一阻隔部117从第一保护部119上脱落的情况，以进一步降低封装失效风险，提高封装良率，保证显示效果及产品使用寿命。
在本公的一实施例中，如图5所示，显示基板10还包括第二封装坝1b，此第二封装坝1b形成在层间介质层103背离衬底基板的一侧并位于过渡区10c的第二封装坝1b，且第二封装坝1b位于第一封装坝1a远离显示区10a的一侧并环绕开孔区10b，其中，第二封装坝1b的厚度大于第一封装坝1a的厚度；以进一步对封装层118的有机封装薄膜层材料流动形成限制，避免封装层118的有机封装薄膜层材料流动至开孔区10b引起封装失效的问题。
具体地，如图5所示，第二封装坝1b可包括第二保护部120和形成在第二保护部120背离层间介质层103一侧的第二阻隔部121，且第二阻隔部121与第一阻隔部117同层设置，即：通过一次构图工艺即可同时形成第二阻隔部121、第一阻隔部117和像素界定部113，可减少加工步骤及掩膜板的使用，从而可降低成本。
此外，应当理解的是，该第一阻隔部117与第二阻隔部121应相互断开，这样设计可增大阻隔和封装路径，因此，可进一步提高封装效果。
由于第二阻隔部121与第一阻隔部117、像素界定部113同层设置，这样在制作第二阻隔部121之前，位于过渡区10c的层间介质层103的表面需经其他各层图案化工艺的刻蚀液进行多次清洗，从而使得第一阻隔部117在层间介质层103上的粘附力降低，若将第二阻隔部121直接制作在过渡区10c的层间介质层103上，第二阻隔部121与过渡区10c的层间介质层103不能稳定结合，容易从过渡区10c的层间介质层103上脱落。因此，本实施例通过设置第二保护部120，可在制作第二阻隔部121之前对位于过渡区10c的层间介质层103的表面进行保护，以减少位于过渡区10c的层间介质层103被刻蚀液清洗的次数，从而可提高位于过渡区10c的层间介质层103的粘附力，保证第一封装坝1a与层间介质层103的结合稳定。
其中，在过渡区10c中，由于层间介质层中覆盖有第二保护层120的表面相比于未覆盖第二保护层120的表面，被刻蚀液清洗的次数有减少，因此，层间介质层103上覆盖有第二保护层120的表面粗糙度大于未覆盖有第二保护层120的表面粗糙度。举例而言，层间介质层103上覆盖有第二保护层120的表面粗糙度与未覆盖有第二保护层120的表面粗糙度之间的比值可为100:5～100:95、100:10～100:90、100:20～100:80、100:30～100:70、100:40～100:60等等。
由于第一阻隔部117和第二阻隔部121为同层设置，因此，制作出来的第一阻隔部117和第二阻隔部121通常一样厚，因此，为了使得第二封装坝1b的厚度大于第一封装坝1a的厚度，本实施例采用的方案为：将第二保护部120的厚度设计为大于第一保护部119的厚度。但不限于此，也可使第一保护部119和第二保护部120的厚度相等，然后通过使第二阻隔部121的厚度大于第一阻隔部117的厚度，来使第二封装坝1b的厚度大于第一封装坝1a的厚度，视具体情况而定。
在本公开的一可选实施例中，该第二保护部120可与第一保护部119同层设置，即：通过一次构图工艺即可同时形成第一保护部119和第二保护部120，这样设计可减少加工步骤及掩膜板的使用，从而可降低成本。
本实施例中，由于第二保护部120可与第一保护部119同层设置，因此，在第一保护部119与第一电极112同层设置时，该第二保护部120也与第一电极112同层设置，即：通过一次构图工艺即可对覆盖在层间介质层103上并位于显示区10a和过渡区10c的第一导电薄膜进行图案化处理，以同时形成第一保护部119、第二保护部120与第一电极112；在第一保护部119与平坦化部116同层设置，该第二保护部120也与平坦化部116同层设置，即：通过一次构图工艺即可对覆盖在层间介质层103上并位于显示区10a和过渡区10c的平坦化薄膜进行图案化处理，以同时形成第一保护部119、第二保护部120与平坦化部116。
其中，在第一保护部119、第二保护部120与平坦化部116同层设置时，为了使得第二保护部120的厚度大于第一保护部119的厚度，可利用灰阶掩膜对平坦化薄膜进行图案化处理，以形成厚度不同的第一保护部119和第二保护部120。举例而言，此平坦化薄膜可以为光刻胶薄膜，此光刻胶薄膜可为正性光刻胶、也可为负性光刻胶；而灰阶掩膜中对应形成第一保护部119的区域与对应形成第二保护部120的区域透光率不同，以使得曝光、显影后得到第一保护部119的厚度与第二保护部120的厚度不同。
需要说明的是，在光刻胶薄膜为正性光刻胶时，为了使得第二保护部120的厚度大于第一保护部119的厚度，灰阶掩膜中对应形成第一保护部119的区域的透光率大于对应形成第二保护部120的区域的透光率；在光刻胶薄膜为负性光刻胶时，为了使得第二保护部120的厚度大于第一保护部119的厚度，灰阶掩膜中对应形成第一保护部119的区域的透光率小于对应形成第二保护部120的区域的透光率。
在本公开的另一可选实施例中，第二保护部120与第一保护部119不同层设置，即：第一保护部119和第二保护部120各通过一次构图工艺形成。举例而言，在第一保护部119与第一电极112同层设置时，该第二保护部120可与平坦化部116同层设置，也就是说，在第一保护部119与第一电极112通过一次构图工艺形成时，第二保护部120与平坦化部116通过一次构图工艺，这样设计在提高第一封装坝1a和第二封装坝1b与位于过渡区10c的层间介质层103之间的结合稳定性的同时，不需要增加额外的构图工艺，从而可减少加工步骤及掩膜板的使用，以降低成本。
其中，由于第一电极112的厚度通常比平坦化部116的厚度小，因此，与第一电极112同层设置的第一保护部119的厚度可小于与平坦化部116同层设置的第二保护部120的厚度，这样设计不需要额外调控加工参数，即可使第一保护部119的厚度小于第二保护部120的厚度。
此外，本实施例中由于第一保护部119的材料与第二保护部120的材料不同，因此，第一封装坝1a与位于过渡区10c的层间介质层103的结合力与第二封装坝1b与位于过渡区10c的层间介质层103的结合力不同，这样设计可防止第一封装坝1a和第二封装坝1b同时从层间介质层103上脱落的情况，以提高封装效果。
需要说明的是，第一保护部119和第二保护部120的形成方式不限于上述两种情况，还可在第一保护部119与平坦化部116同层设置时，该第二保护部120可与第一电极112同层设置，这样设计在提高第一封装坝1a和第二封装坝1b与位于过渡区10c的层间介质层103之间的结合稳定性的同时，不需要增加额外的构图工艺，从而可减少加工步骤及掩膜板的使用，以降低成本。应当理解的是，为了使得第二封装坝1b的厚度大于第一封装坝1a的厚度，本实施例可通过灰阶工艺调整第一阻隔部117的厚度小于第二阻隔部121的厚度。
举例而言，采用灰阶工艺对第一绝缘薄膜进行图案化处理，以形成像素界定部113、第一阻隔部117和第二阻隔部121，此第一绝缘薄膜可以为光刻胶薄膜，此光刻胶薄膜可为正性光刻胶、也可为负性光刻胶；而灰阶掩膜中对应形成第一阻隔部117的区域与对应形成第二阻隔部121的区域透光率不同，以使得曝光、显影后得到第一阻隔部117的厚度与第二阻隔部121的厚度不同。在光刻胶薄膜为正性光刻胶时，为了使得第二阻隔部121的厚度大于第一阻隔部117的厚度，灰阶掩膜中对应形成第一阻隔部117的区域的透光率大于对应形成第二阻隔部121的区域的透光率；在光刻胶薄膜为负性光刻胶时，为了使得第二阻隔部121的厚度大于第一阻隔部117的厚度，灰阶掩膜中对应形成第一阻隔部117的区域的透光率小于对应形成第二阻隔部121的区域的透光率。
还需要说明的是，第二保护部120与第一电极112同层设置的有益效果、第二保护部120与平坦化部116同层设置的有益效果可分别参考前述第一保护部119与第一电极112同层设置的有益效果、第二保护部120与平坦化部116同层设置的有益效果，在此不再重复赘述。
在一些实施例中，第二保护部120与第一保护部119可相互断开，这样设计可增大阻隔和封装路径，因此可进一步提高封装效果。
在一些实施例中，在第一保护部119和第二保护部120与平坦化部116同层设置时，若平坦化部116为包括第一平坦化膜层116a和第二平坦化膜层116b的两层结构，那么第一保护部119、第二保护部120也可为两层结构，该第一保护部119和第二保护部120均包括与第一平坦化膜层116a同层设置的一膜层和与第二平坦化膜层116b同层设置的膜层。但不限于此，也可第二保护部120为两层结构，第一保护部119为单层结构(即：仅包括与第二平坦化膜层116b同层设置的膜层)；还可第一保护部119和第二保护部120均为，仅包括与第二平坦化膜层116b同层设置的膜层的单层结构。
其中，如图5所示，第一封装坝1a和第二封装坝1b中的至少一者还包括隔垫部(Photo Spacer，简称：PS)，此隔垫部可形成在第一阻隔部117或第二阻隔部121背离层间介质层103的一侧，其可以增加第一封装坝1a和第二封装坝1b的厚度，该隔垫部可阻挡封装层118中有机封装薄膜材料流向开孔区10b，进一步提高了对封装层118中有机封装薄膜材料流动的限制，进一步提高了显示基板10封装的可靠性。
举例而言，前述隔垫部可与显示区10a的支撑部132同层设置。其中，形成在第一阻隔部117上的隔垫部可定义为第一隔垫部122，形成在第二阻隔部121上的隔垫部可定义为第二隔垫部123，该第一隔垫部122与第一阻隔部117的材料可相同，且第一隔垫部122与第一阻隔部117可采用同一次构图工艺(例如：灰阶掩膜工艺)形成，以提高第一封装坝1a中各层的结构稳定性；但不限于此，第一隔垫部122与第一阻隔部117的材料也可不相同，且第一隔垫部122与第一阻隔部117可采用不同构图工艺形成；同理，该第二隔垫部123与第二阻隔部121的材料可相同，且第二隔垫部123与第二阻隔部121可采用同一次构图工艺(例如：灰阶掩膜工艺)形成，以提高第一封装坝1a中各层的结构稳定性；但不限于此，第二隔垫部123与第二阻隔部121的材料也可不相同，且第二隔垫部123与第二阻隔部121可采用不同构图工艺形成。
需要说明的是，本公开的实施例中提到的厚度指的是在如图3至图6所示及图9A、图9B与图10所示的Z方向上的尺寸。
其中，图16A示出了第一封装坝和第二封装坝在扫描电子显微镜下的示意图；图16B为示出了图16A中P处观察口在扫描电子显微镜下的示意图；图16C为示出了图16A中Q处观察口在扫描电子显微镜下的示意图。
如图16B所示，第一封装坝1a的外轮廓相对层间介质层103的表面呈倾斜设置，此外轮廓与层间介质层103之间的倾斜角度α1斜可为20°至35°，例如：20°、25°、30°、35°等等；举例而言，此外轮廓可为弧形。且第一封装坝1a的厚度可为0.5μm至2μm，例如：0.5μm、1μm、1.5μm、2μm等等。
如图16C所示，第二封装坝1b的外轮廓相对层间介质层103的表面呈倾斜设置，此外轮廓与层间介质层103之间的倾斜角度α2可为20°至35°，例如：20°、25°、30°、35°等等；举例而言，此外轮廓可为弧形。且第二封装坝1b的厚度可为0.5μm至2μm，例如：0.5μm、1μm、1.5μm、2μm等等。
由于第二封装坝1b的厚度大于第一封装坝1a的厚度，因此可知，第二封装坝1b与层间介质层103之间的倾斜角度α2大于第一封装坝1a与层间介质层103之间的倾斜角度α1。
在一些实施例中，如图5所示，第一封装坝1a与第二封装坝1b之间的间距h1较小，这样在保证第一封装坝1a和第二封装坝1b能够阻挡封装层118中有机封装薄膜材料流向开孔区10b的同时，还可减小显示基板中过渡区10c的占比，从而可提高其他区域的占比，例如：显示区10a等；而第一封装坝1a与显示区10a之间的间距h2较大，为了方便设计内圈走线区10e、隔离区10d等；且第二封装坝1b与开孔区10b之间的间距h3较大，这样在激光切割开孔区的过程中可避免温度过高而导致第二封装坝1b受损或脱落的情况，从而提高封装稳定性。基于此，在一些实施例中，如图5所示，第一封装坝1a与第二封装坝1b之间的间距h1可小于第一封装坝1a与显示区10a的间距h2；和/或小于第二封装坝1b与开孔区10b之间的间距h3。。
在一些实施例中，如图6、图7和图17所示，过渡区10c还可包括第三封装坝1c、阻隔墙135及有机绝缘封装部139；其中：
第三封装坝1c环绕开孔区10a设置并位于第二封装坝1b靠近开孔区10a的一侧；此第三封装坝1c和第二封装坝1b具有相同的结构，并且包括相同的材料。由此第三封装坝1c和第二封装坝1b可采用相同的材料层并通过相同的构图工艺形成。
阻隔墙135位于第二封装坝1b与第三封装坝1c之间，此阻隔墙135环绕第三封装坝1c设置。举例而言，此阻隔墙135可包括与栅极106和第一极板130同层设置的第一膜层136、与第二极板131同层设置的第二膜层137、与源极110和漏极111同层设置的第三膜层138、位于第一膜层136与第二膜层137之间的第二栅绝缘层108、以及位于第三膜层138与第二膜层137之间的层间介质层103。也就是说，第一膜层136、栅极106、第一极板130具有相同的结构，并且包括相同的材料；第二膜层137、第二极板131具有相同的结构，并且包括相同的材料；第三膜层138与源极110和漏极111具有相同的结构，并且包括相同的材料。由此第一膜层136、栅极106、第一极板130可采用相同的材料层并通过相同的构图工艺形成；第二膜层137、第二极板131可采用相同的材料层并通过相同的构图工艺形成；第三膜层138与源极110和漏极111可采用相同的材料层并通过相同的构图工艺形成。
有机绝缘封装部139在第三封装坝1c与第二封装坝1b之间且覆盖阻隔墙135，有机绝缘封装部139与封装层118的有机封装薄膜层118b的材料相同，例如，可以通过相同的喷墨打印工艺形成。
本实施例中，通过设置第三封装坝1c、阻隔墙135及有机绝缘封装部139，提供了进一步的阻隔效果，使得过渡区10c可以充分隔离开开孔区10b和显示区10a，防止水氧等杂质从开孔区10b进入显示区10a，并防止形成开孔区10b时可能形成的裂纹扩展至显示区10a。
其中，在过渡区10c包括第三封装坝1c、阻隔墙135及有机绝缘封装部139时，前述提到的第一无机封装薄膜层118a还覆盖第三封装坝1c、阻隔墙135；有机封装薄膜层118b与有机绝缘封装部139通过喷墨打印工艺形成；第二无机封装薄膜层118c还覆盖第三封装坝1c、阻隔墙135及有机绝缘封装部139。
需要说明的是，本公开的实施例中，如图1所示，在开孔区10b为圆形时，第一封装坝1a、第二封装坝1b、第三封装坝1c、阻隔墙135在衬底基板上的正投影也可为圆环；在开孔区10b为矩形时，第一封装坝1a、第二封装坝1b、第三封装坝1c、阻隔墙135在衬底基板上的正投影也可为矩形环；但不限于此开孔区10b还可为其他规则或不规则形状，第一封装坝1a、第二封装坝1b、第三封装坝1c、阻隔墙135可与之相适配。
在一些实施例中，如图5、图6、图8所示，显示基板10还包括位于隔离区10d的隔离柱124，此隔离柱124形成在层间介质层103背离衬底基板的一侧并环绕第一封装坝1a设置，且隔离柱124的侧壁设置有凹槽124a；以在蒸镀发光材料或阴极材料时，使得发光材料层114和阴极(即：第二电极115)在此凹槽124a处间断，这样可阻断开孔区10b的水氧向显示区10a侵蚀的路径，从而进一步防止显示区10a的发光部114a被侵蚀的情况，提高了显示基板10的显示效果及延长了产品使用寿命。
需要说明的是，隔离柱124的数量不限于一个、也可为多个。
在一些实施例中，该隔离柱124可与薄膜晶体管的源极110、漏极111同层设置，即：隔离柱124与源极110、漏极111通过同一构图工艺形成，这样设计还可减少加工步骤及掩膜板的使用，从而可降低成本。此外，应当理解的是，该隔离柱124可与薄膜晶体管的源极110、漏极111应相互断开，以避免隔离柱124在显示时通电的情况。
由于前述提到隔离柱124可与显示区中薄膜晶体管的源极110和漏极111同层设置，因此，该隔离柱124的结构、材料可与源极110和漏极111的结构和材料相同，例如，在源极110和漏极111为三层金属结构时，该隔离柱124也可为三层金属结构。具体地，如图8所示，隔离柱124可包括依次层叠在层间介质层103上的第一金属层124b、第二金属层124c及第三金属层124d，第二金属层124c在层间介质层103上的正投影的外边界位于第一金属层124b、第三金属层124d在层间介质层103上的正投影的外边界内侧，以在隔离柱124的侧壁形成凹槽124a，使得隔离柱124的纵截面成“工字形”结构。
其中，第一金属层124b与第三金属层124d可为钛层，即：第一金属层124b和第三金属层124d可采用钛(Ti)材料制作而成，第二金属层124c可为铝层，即：第二金属层124c可采用铝(Al)材料制作而成，这样可保证第二金属层124c在进行侧蚀时，第一金属层124b与第三金属层124d不会受到刻蚀的影响。但不限于此，第一金属层124b、第二金属层124c、第三金属层124d也可采用其它材料制作而成，例如：钼、铝等金属材料或者合金材料，只要能实现上述技术效果即可，本公开对此不做限制。
在一些实施例中，如图5和图6所示，驱动电路层具有位于隔离区10d的第一开槽125和第二开槽126；第一开槽125位于隔离柱124靠近第一封装坝1a的一侧，第一开槽125环绕第一封装坝1a设置；第二开槽126位于隔离柱124靠近显示区10a的一侧，第二开槽126环绕第一开槽125设置，这样设计可增大发光材料在隔离柱124的侧面断开的概率。
其中，第一开槽125和第二开槽126可贯穿部分驱动电路层，此第一开槽125和第二开槽126形成在驱动电路层远离衬底基板的一侧；此外，第一开槽125和第二开槽126也可贯穿整个驱动电路层，即：开槽可延伸至缓冲层102。
如图所示，第一开槽125和第二开槽126可贯穿整个驱动电路层，以进一步增大发光材料或阴极材料在隔离柱124的侧面断开的概率；此外，在显示基板10具有柔性并进行弯曲时，这样设计还可缓解驱动电路层位于显示区10a的部分所受到的应力，保证驱动电路层中各元件的连接可靠性。
需要说明的是，本公开的实施例中，在开孔区10b为圆形时，第一开槽125、第二开槽126、隔离柱124在衬底基板上的正投影也可为圆环；在开孔区10b为矩形时，第一开槽125、第二开槽126、隔离柱124在衬底基板上的正投影也可为矩形环；但不限于此开孔区10b还可为其他规则或不规则形状，第一开槽125、第二开槽126、隔离柱124可与之相适配。
在一些实施例中，如图9A所示，外围封装区10g也可设置第一外围封装坝127和第二外围封装坝128，该第二外围封装坝128设置在第一外围封装坝127远离显示区10a的一侧，且第二外围封装坝128的厚度大于第一外围封装坝127的厚度；其中，该第一外围封装坝127可包括依次形成在层间介质层103上的第一外围阻隔部127a及第一外围隔垫部127b；第二外围封装坝128可包括依次形成在位于层间介质层103上的第三保护部128a、第二外围阻隔部128b及第二外围隔垫部128c。
在一些实施例中，第三保护部128a可与显示区10a的平坦化部116同层设置，第一外围阻隔部127a、第二外围阻隔部128b可与显示区10a的像素界定部113同层设置；第一外围隔垫部127b与第二外围隔垫部128c可与显示区10a的支撑部同层设置。
需要说明的是，第一外围封装坝127也可包括位于层间介质层103与第一外围阻隔部127a之间、并与平坦化部116同层设置的保护部，视具体情况而定。
在一些实施例中，第二外围封装坝128与第一外围封装坝127之间的厚度差大于第二封装坝1b与第一封装坝1a之间的厚度差。
在一些实施例中，如图9A所示，驱动电路层还包括位于外围走线区10f的外围走线107和第一外围转接线109a，外围走线107可源极110和漏极111同层设置，第一外围转接线109a可与第一电极112同层设置。其中，外围走线107的一端可延伸至外围封装区10g，且外围走线107可位于第一外围封装坝127和第二外围封装坝128的下方；第一外围转接线109a的一端可延伸至外围封装区10g，并位于第二外围封装坝128中第三保护部128a与第二外围阻隔部128b之间。
需要说明的是，在一些实施例中，在制作源漏极层之后及制作平坦化层之前，还可制作一层钝化膜层134，此钝化膜层134经图案化处理后，不仅可以包括位于显示区10a的部分，如图4所示；也可包括位于外围走线区10f和外围封装区10g的部分，如图9A所示。但应当理解的是，在一些实施例中，在制作源漏极层之后，也可直接制作平坦化层，不制作钝化膜层134；或再对钝化膜层134图案化处理之后，该钝化膜层134可包括位于显示区10a的部分，而在外围走线区10f和外围封装区10g不具有钝化膜层134的部分结构，具体视需求而定。
其中，如图9A所示，第一外围转接线109a可通过过孔与位于外围走线区10f的外围走线107电连接，具体第一外围转接线109a可在第一外围封装坝127的下方与外围走线107接触，以实现电连接，但不限于此。且该第一外围转接线109a还可与位于外围走线区10f的第二电极115电连接。此外围走线107可为VSS电源线等，但不限于此。
在一些实施例中，如图9B所示，驱动电路层还包括位于外围走线区10f的外围走线107、第一外围转接线109a和第二外围转接线109b，外围走线107可源极110和漏极111同层设置，第一外围转接线109a可与第一电极112同层设置；第二外围转接线109b可与显示区10a的转接电极133同层设置。其中，外围走线107的一端可延伸至外围封装区10g，且外围走线107可位于第一外围封装坝127和第二外围封装坝128的下方，第一外围转接线109a的一端可延伸至外围封装区10g，并位于第二外围封装坝128中第三保护部128a与第二外围阻隔部128b之间；第二外围转接线109b的一端可延伸至外围封装区10g，且第二外围转接线109b可位于第一外围封装坝127和第二外围封装坝128的下方。
此外，如图9B所示，由于本公开实施例中外围走线区10f与外围封装区109g设置有与转接电极133同层设置的第二外围转接线109b，因此，本公开实施例的平坦化层可设置有两层，即：第一平坦化层和第二平坦化层，此第一平坦化层在制作第二外围转接线109b和转接电极133之前制成，其中，可对第一平坦化层进行图案化处理，可形成位于显示区10a和外围走线区10f的第一平坦化膜层116a(如图4所示)和位于外围封装区10g的第二图案块141(如图9A所示)，此第二图案块141位于第二外围封装坝128的下方，以垫高第二外围封装坝128；此第二平坦化层在制作第二外围转接线109b和转接电极133之后制成，其中，可对第二平坦化层进行图案化处理，可形成位于显示区10a和外围走线区10f的第二平坦化膜层116b(如图4所示)和位于外围封装区10g的第一图案块140和第三保护部128a(如图9B所示)，此第一图案块140位于第一外围封装坝127的下方，以垫高第一外围封装坝127。
需要说明的是，在一些实施例中，在制作源漏极层之后及制作平坦化层之前，还可制作一层钝化膜层134，此钝化膜层134经图案化处理后，不仅可以包括位于显示区10a的部分，如图4所示；也可包括位于外围封装区10g的部分，如图9B所示。
应当理解的是，在一些实施例中，在制作源漏极层之后，也可直接制作平坦化层，不制作钝化膜层134；或再对钝化膜层134图案化处理之后，该钝化膜层134可包括位于显示区10a的部分，而在外围封装区10g不具有钝化膜层134的部分结构，具体视需求而定。在一些实施例中，平坦化层也可为单层结构；或再对双层平坦化层图案化处理之后，该平坦化层可包括位于显示区10a的第一平坦化膜层116a、第二平坦化膜层116b，而在外围封装区10g和外围走线区10f可仅具有对第一平坦化层图案化处理后的结构，而不具有对第二平坦化层图案化处理的结构等等，视具体需求而定。
其中，如图9B所示，第二外围转接线109b可通过过孔与位于外围走线区10f的外围走线107电连接，具体第二外围转接线109b可在第一外围封装坝127的下方与外围走线107接触及在第二外围封装坝128远离第一外围封装坝127的一侧接触，以实现电连接，但不限于此。第一外围转接线109a可通过过孔与位于外围走线区10f的第二外围转接线109b电连接，具体第一外围转接线109a可在第一外围封装坝127的下方与第二外围转接线109b接触，以实现电连接，但不限于此。且该第一外围转接线109a还可与位于外围走线区10f的第二电极115电连接。此外围走线107可为VSS电源线等，但不限于此。
在一些实施例中，该外围走线区10f不仅可设置外围走线107和第一外围转接线109a、第二外围转接线109b，也可设置其他走线(图中未示出)，应当理解的是，其他走线不仅可包括与源极110和漏极111同层设置、与第一电极112同层设置的走线，还可包括与第一极板130、第二极板131或转接电极133等同层设置的走线。
在一些实施例中，如图5和图6所示，驱动电路层还包括位于内圈走线区10e的内圈信号线，此内圈信号线可与显示区的信号走线电连接。举例而言，内圈信号线可设置有多条，多条中至少包括与薄膜晶体管的源极110/漏极111同层设置的第一内圈信号线129a、及与薄膜晶体管的栅极106/第一极板130同层设置的第二内圈信号线129b、及与第二极板131同层设置的第三内圈信号线129c。
应当理解的是，第一内圈信号线129a、第二内圈信号线129b及第三内圈信号线129c可设置有多条。
在一些实施例中，第一内圈信号线129a可包括数据信号线，但不限于此，也可包括其他信号线，只要该导电层的各信号线可以按要求排布即可；第二内圈信号线129b可包括栅极信号线，但不限于此，也可包括其他信号线，只要该导电层的各信号线可以按要求排布即可；第三内圈信号线129c可包括复位信号线、初始化线，但不限于此，也可包括其他信号线，只要该导电层的各信号线可以按要求排布即可。
在一些实施例中，第一内圈信号线129a可包括栅极信号线，但不限于此，也可包括其他信号线，例如：复位信号线、初始化线，只要该导电层的各信号线可以按要求排布即可；第二内圈信号线129b可为数据信号线，但不限于此，也可包括其他信号线，只要该导电层的各信号线可以按要求排布即可；第三内圈信号线129c可包括数据信号线，但不限于此，也可包括其他信号线，只要该导电层的各信号线可以按要求排布即可。
需要说明的是，本公开实施例的显示基板10中开孔区10b在开孔处理后，用于组装摄像头、传感器、HOME键、听筒或扬声器等器件。需要说明的是，对于本公开实施例的显示基板10，可以如图5和图6所示，开孔区10b未进行开孔处理，在组装摄像头等器件前，再进行开口处理即可。此外，本公开实施例的显示基板10，也可以如图10所示，在开孔区10b已进行了开孔处理，在此情况下，该显示基板10可直接拿来进行后续组装。
此外，还需要说明的是，在对本公开的显示基板10的显示区10a进行开孔处理后，得到的开孔包括但不限于如下形式：通孔、凹槽、开口等。
本公开的一实施例中还提供了一种显示装置，可包括前述实施例中所描述的显示基板10，可对显示基板10的开孔区10b进行开孔处理，以形成开孔，如图10所示；如图11所示，显示装置还包括安装于开孔的摄像头、传感器、HOME键、听筒或扬声器等功能器件20。
根据本申请的实施例，该显示装置的具体类型不受特别的限制，本领域常用的显示装置类型均可，具体例如OLED(OrganicLight-Emitting Diode，有机发光二极管)显示屏、手机等移动装置、手表等可穿戴设备、VR装置等等，本领域技术人员可根据该显示设备的具体用途进行相应地选择，在此不再赘述。
需要说明的是，如图11所示，该显示装置除了显示基板10及摄像头、传感器、HOME键、听筒或扬声器等器件以外，还包括其他必要的部件和组成，以显示器为例，具体例如外壳、电源线，驱动芯片30等等，本领域技术人员可根据该显示装置的具体使用要求进行相应地补充，在此不再赘述。
本公开实施例提供了一种显示基板的制作方法，该显示基板的结构可参考前述实施例所描述的显示基板10的结构，在此不在描述；其中，如图12所示，该制作方法可包括：
步骤S100、提供一衬底基板；
步骤S101、在衬底基板上形成驱动电路层，驱动电路层包括位于显示区和过渡区的层间介质层；
步骤S102、在层间介质层背离衬底基板的一侧形成显示器件、第一封装坝和第二封装坝；显示器件位于显示区，并包括依次形成在层间介质层上的第一电极和像素界定部；第一封装坝位于过渡区并环绕开孔区设置，且第一封装坝包括依次层叠在层间介质层上的第一保护部和第一阻隔部；第二封装坝位于过渡区并环绕开孔区设置，第二封装坝位于第一封装坝远离显示区的一侧，且第二封装坝的厚度大于第一封装坝的厚度，第二封装坝包括依次层叠在层间介质层上的第二保护部和第二阻隔部；其中，
利用同一次构图工艺形成相互断开的第一阻隔部、第二阻隔部与像素界定部；
且第一封装坝与第二封装坝之间的间距小于第一封装坝与显示区的间距。
应当理解的是，本公开实施例的提供的上述制作方法应该具备与本公开实施例提供的显示基板10具有相同的特点和优点，所以，本公开实施例的提供的上述制作方法的特点和优点可以参照上文描述的显示基板10的特点和优点，在此不再赘述。
在一些实施例中，利用同一次构图工艺形成相互断开的第一保护部与第一电极。
在一些实施例中，利用同一次构图工艺形成相互断开的第一保护部和平坦化部，平坦化部位于显示区并形成在层间介质层与第一电极之间。
在一些实施例中，利用同一次构图工艺形成相互断开的第二保护部与第一保护部。
在一些实施例中，利用同一次构图工艺形成相互断开的第二保护部和平坦化部，平坦化部位于显示区并形成在层间介质层与第一电极之间。
在一些实施例中，在层间介质层背离衬底基板的一侧形成位于隔离区的隔离柱，隔离柱环绕过渡区设置，隔离柱的侧壁设置有凹槽。
在一些实施例中，驱动电路层包括位于显示区的薄膜晶体管，薄膜晶体管包括源极和漏极；
其中，利用同一次构图工艺形成相互断开的源极、漏极和隔离柱。
在一些实施例中，显示基板还具有位于隔离区与显示区之间的内圈走线区，内圈走线区环绕隔离区设置；驱动电路层还包括位于内圈走线区的内圈信号线，内圈信号线与显示区的信号走线电连接。
在一些实施例中，在层间介质层背离衬底基板的一侧形成显示器件、第一封装坝和第二封装坝之后，还包括：
形成封装层，封装层包括依次层叠设置的第一无机封装薄膜层、有机封装薄膜层和第二无机封装薄膜层；
第一无机封装薄膜层和第二无机封装薄膜层封装第一封装坝、第二封装坝和显示器件；
有机封装薄膜层封装显示器件，并在第一封装坝靠近显示区的一侧阻断。
需要说明的是，显示基板10中各层的具体细节已在对应的实施例中进行了详细描述，关于本方法实施例中未描述的细节，可参照上述显示基板10实施例中的相关描述，在此不再赘述。
应当注意，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。此外，上面的一些步骤可以并行执行或顺序执行等等，并不局限于上文描述的具体操作顺序。
下面，结合显示基板10中显示区10a的像素电路以及版图对上述显示基板10的显示区10a及其制备方法进行介绍。
图13为本公开至少一实施例提供的一种显示基板中显示区的像素电路的等效电路图，图14A-10E为本公开一些实施例提供的一种显示基板中显示区的像素电路的各层的版图设计。
图13为本公开至少一实施例提供的一种显示基板中的像素电路的等效电路图，图14A-10E为本公开一些实施例提供的一种显示基板中的像素电路的各层的示意图。
在一些实施例中，如图13所示，驱动电路层中位于显示区的像素电路包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7、连接到多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7的多条信号线和存储电容Cst，多条信号线包括栅线GL(即扫描信号线)、发光控制线EM、初始化线RL、数据线DAT和第一电源线VDD。栅线GL可包括第一栅线GLn和第二栅线GLn-1，例如第一栅线GLn可用于传输栅极扫描信号，第二栅线GLn-1可用于传输复位信号。发光控制线EM可用于传输发光控制信号。由此，像素电路为7T1C的像素电路。
需要说明的是，本公开实施例包括但并不限于此，像素电路也可采用其他类型的电路结构，例如7T2C结构或者9T2C结构等，本公开实施例对此不作限制。
例如，可以通过内圈栅极信号线将显示区10a中位于开孔区10b左右两侧的每行发光子像素1d对应的像素电路的第一栅线GLn电连接以传输栅极扫描信号，从而实现栅极扫描信号的补偿效果。
例如，如图13所示，第一薄膜晶体管T1的第一栅极G1与第三薄膜晶体管T3的第三漏极D3和第四薄膜晶体管T4的第四漏极D4电连接。第一薄膜晶体管T1的第一源极S1与第二薄膜晶体管T2的第二漏极D2和第五薄膜晶体管T5的第五漏极D5电连接。第一薄膜晶体管T1的第一漏极D1与第三薄膜晶体管T3的第三源极S3和第六薄膜晶体管T6的第六源极S6电连接。
例如，如图13所示，第二薄膜晶体管T2的第二栅极G2被配置为与第一栅线GLn电连接以接收栅极扫描信号，第二薄膜晶体管T2的第二源极S2被配置为与数据线DAT电连接以接收数据信号，第二薄膜晶体管T2的第二漏极D2与第一薄膜晶体管T1的第一源极S1电连接。
例如，如图13所示，第三薄膜晶体管T3的第三栅极G3被配置为与第一栅线GLn电连接，第三薄膜晶体管T3的第三源极S3与第一薄膜晶体管T1的第一漏极D1电连接，第三薄膜晶体管T3的第三漏极D3与第一薄膜晶体管T1的第一栅极G1电连接。
例如，如图13所示，第四薄膜晶体管T4的第四栅极G4被配置为与第二栅线GLn-1电连接以接收复位信号，第四薄膜晶体管T4的第四源极S4被配置为与初始化线RL电连接以接收初始化信号，第四薄膜晶体管T4的第四漏极D4与第一薄膜晶体管T1的第一栅极G1电连接。
例如，如图13所示，第五薄膜晶体管T5的第五栅极G5被配置为与发光控制线EM电连接以接收发光控制信号，第五薄膜晶体管T5的第五源极S5被配置为与第一电源线VDD电连接以接收第一电源信号，第五薄膜晶体管T5的第五漏极D5与第一薄膜晶体管T1的第一源极S1电连接。
例如，如图13所示，第六薄膜晶体管T6的第六栅极G6被配置为与发光控制线EM电连接以接收发光控制信号，第六薄膜晶体管T6的第六源极S6与第一薄膜晶体管T1的第一漏极D1电连接，第六薄膜晶体管T6的第六漏极D6与发光子像素1d的第一显示电极(例如：第一电极112)电连接。
例如，如图13所示，第七薄膜晶体管T7的第七栅极G7被配置为与第二栅线GLn-1电连接以接收复位信号，第七薄膜晶体管T7的第七源极S7与发光子像素1d的第一显示电极(例如第一电极112)电连接，第七薄膜晶体管T7的第七漏极D7被配置为与初始化线RL电连接以接收初始化信号。例如，第七薄膜晶体管T7的第七漏极D7可以通过连接到第四薄膜晶体管T4的第四源极S4以实现与初始化线RL电连接。
例如，如图13所示，存储电容Cst包括第一电容电极CE1(即：第一极板130)和第二电容电极CE2(即：第二极板131)。第二电容电极CE2与第一电源线VDD电连接，第一电容电极CE1与第一薄膜晶体管T1的第一栅极G1和第三薄膜晶体管T3的第三漏极D3电连接。
例如，如图13所示，发光子像素1d的第二显示电极(例如第二电极115)与第二电源线VSS电连接。
需要说明的是，第一电源线VDD和第二电源线VSS之一为提供高电压的电源线，另一个为提供低电压的电源线。在如图13所示的实施例中，第一电源线VDD提供恒定的第一电压，第一电压为正电压；而第二电源线VSS提供恒定的第二电压，第二电压可以为负电压等。例如，在一些示例中，第二电压可以为接地电压。
需要说明的是，上述的复位信号和上述的初始化信号可为同一信号。
还需要说明的是，按照晶体管的特性，晶体管可以分为N型晶体管和P型晶体管，为了清楚起见，本公开的实施例以晶体管为P型晶体管(例如，P型TFT)为例详细阐述了本公开的技术方案，也就是说，在本公开的描述中，第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7等均可以为P型晶体管。然而本公开的实施例的晶体管不限于P型晶体管，本领域技术人员还可以根据实际需要利用N型晶体管(例如，N型TFT)实现本公开的实施例中的一个或多个晶体管的功能。
需要说明的是，本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的，本公开的实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。
在一些实施例中，如图14A所示，像素电路包括上述的薄膜晶体管T1、T2、T3、T4、T5、T6和T7、存储电容Cst、连接到多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7的第一栅线GLn、第二栅线GLn-1、发光控制线EM、初始化线RL、数据线DAT和第一电源线VDD。下面，结合图13和图14A-10E对像素电路的结构进行说明。
例如，图14A为像素电路的半导体层、第一导电层、第二导电层和第三导电层的层叠位置关系的示意图。
图14B示出了像素电路的半导体层。例如，图14B所示的该半导体层包括图3和图4中所示的有源层104，该有源层104例如为第六薄膜晶体管T6的有源层。如图14B所示，半导体层可采用半导体材料层通过构图工艺形成。半导体层可用于制作上述的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的有源层，各有源层可包括源极区域、漏极区域以及源极区域和漏极区域之间的沟道区。例如，半导体层可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。
在本公开一些实施例提供的显示基板中，在上述的半导体层上形成有绝缘层，该绝缘层包括图3和图4中所示的第一栅绝缘层105，图14A-10E中未示出。
图14C示出了像素电路的第一导电层。例如，如图14C所示，像素电路的第一导电层设置在上述绝缘层上，从而与图14B所示的半导体层绝缘。第一导电层可包括存储电容Cst的第一电容电极CE1(相当于第一极板130)、第一栅线GLn、第二栅线GLn-1、发光控制线EM、以及第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的栅极(例如，上述的第一栅极G1、第，二栅极G2、第三栅极G3、第四栅极G4、第五栅极G5、第六栅极G6和第七栅极G7)。如图14C所示，第二薄膜晶体管T2、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的栅极为第一栅线GLn、第二栅线GLn-1、发光控制线EM与半导体层交叠的部分，第三薄膜晶体管T3可为双栅结构的薄膜晶体管，第三薄膜晶体管T3的一个栅极可为第一栅线GLn与半导体层交叠的部分，第三薄膜晶体管T3的另一个栅极可为从第一栅线GLn突出的突出部；第一薄膜晶体管T1的栅极可为第一电容电极CE1。第四薄膜晶体管T4可为双栅结构的薄膜晶体管，两个栅极分别为第二栅线GLn-1与半导体层交叠的部分。
在本公开一些实施例提供的显示基板中，在上述的第一导电层上形成有另一绝缘层，该绝缘层包括图3和图4中所示的第二栅绝缘层108，图14A-10E中未示出。
图14D示出了像素电路的第二导电层。例如，如图14D所示，像素电路的第二导电层包括存储电容Cst的第二电容电极CE2(即：第二极板131)和初始化线RL。第二电容电极CE2与第一电容电极CE1至少部分重叠以形成存储电容Cst。
例如，图14D示出的第二电容电极CE2具有缺口，在一些实施例中，第二电容电极CE2也可以不具有该缺口。本公开的实施例对第二电容电极CE2的具体结构不做限定。
在一些实施例中，第二导电层还可包括第一遮光部791和第二遮光部792。第一遮光部791在衬底基板上的正投影覆盖第二薄膜晶体管T2的有源层、第三薄膜晶体管T3的漏极和第四薄膜晶体管T4的漏极之间的有源层，从而防止外界光线对第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4的有源层产生影响。第二遮光部792在衬底基板上的正投影覆盖第三薄膜晶体管T3的两个栅极之间的有源层，从而防止外界光线对第三薄膜晶体管T3的有源层产生影响。第一遮光部791可与相邻像素电路的第二遮光部792为一体结构，并通过贯穿绝缘层中的过孔与第一电源线VDD电连接。
在本公开一些实施例提供的显示基板中，在上述的第二导电层上形成有另一绝缘层，该绝缘层包括图3和图4中所示的层间介质层103，图14A-10E中未示出。
图14E示出了像素电路的第三导电层。例如，如图14E所示，像素电路的第三导电层包括数据线DAT和第一电源线VDD。结合图14A和图14E所示，数据线DAT通过第一栅绝缘层105、第二栅绝缘层108和层间介质层103中的至少一个过孔(例如过孔VH1)与半导体层中的第二薄膜晶体管T2的源极区域相连。第一电源线VDD通过第一栅绝缘层、第二栅绝缘层和层间介质层中的至少一个过孔(例如过孔VH2)与半导体层中对应第五薄膜晶体管T5的源极区域相连。第一电源线VDD通过层间介质层中的至少一个过孔(例如过孔VH3)与第二导电层中的第二电容电极CE2相连。
例如，第三导电层还包括第一连接部CP1、第二连接部CP2和第三连接部CP3。第一连接部CP1的一端通过第一栅绝缘层105、第二栅绝缘层108和层间介质层103中的至少一个过孔(例如过孔VH4)与半导体层中对应第三薄膜晶体管T3的漏极区域相连，第一连接部CP1的另一端通过第二栅绝缘层108和层间介质层103中的至少一个过孔(例如过孔VH5)与第一导电层中的第一薄膜晶体管T1的栅极相连。第二连接部CP2的一端通过层间介质层中的一个过孔(例如过孔VH6)与初始化线RL相连，第二连接部CP2的另一端通过第一栅绝缘层105、第二栅绝缘层108和层间介质层103中的至少一个过孔(例如过孔VH7)与半导体层中的第七薄膜晶体管T7的源极区域和第四薄膜晶体管T4的源极区域相连。第三连接部CP3通过第一栅绝缘层105、第二栅绝缘层108和层间介质层103中的至少一个过孔(例如过孔VH8)与半导体层中的第六薄膜晶体管T6的漏极区域相连。
例如，在一些实施例中，显示基板的像素电路还可以具有第四导电层。例如，图14F示出了像素电路的第四导电层。如图14F所示，该第四导电层包括第二电源线VDD2和第三电源线VDD3，该第二电源线VDD2沿图中的竖直方向延伸，第三电源线VDD3与第二电源线VDD2相交。例如，第二电源线VDD2和第三电源线VDD3彼此电连接或为一体的结构。
例如，在一些实施例中，第二电源线VDD2和第三电源线VDD3分别通过过孔与第一电源线VDD电连接，由此从而形成网状的电源线结构。这种结构有助于降低电源线上的电阻从而降低电源线的压降，并有助于将电源电压均匀地输送至显示基板的各个子像素中。
例如，在一些实施例中，该第四导电层还包括与该第二电源线VDD2和第三电源线VDD3相绝缘的第四连接部CP4，该第四连接电极234用于将第六晶体管T6的漏极D6与发光子像素1d电连接。例如，第四连接电极234即实现为上述实施例中的转接电极133，用于将发光子像素1d的第一电极112与薄膜晶体管的漏极111电连接。
在本公开一些实施例提供的显示基板中，在上述的第四导电层上形成有保护层，该保护层包括图3和图4中所示的平坦化部116，图14A-10E中未示出。
例如，在一些实施例中，上述各导电层也可以采用其他布图。例如，图15A示出了另一种第二导电层图的另一版图设计。如图15A所示，在该示例中，第二导电层包括存储电容Cst的第二电容电极CE2(即：第二极板131)、复位信号线Init1、第二电源信号线VDD2以及遮光部S。第二电源信号线VDD2与第二电容电极CE2一体形成。
例如，图15B示出了另一种第三导电层图的另一版图设计。如图15B所示，该第三导电层包括数据线Vd、第一电源信号线VDD1以及屏蔽线PB。上述数据线Vd、第一电源信号线VDD1以及屏蔽线PB均沿相同的方向延伸，例如图中的竖直方向。例如，第三导电层还可以包括第一连接部CP1、第二连接部CP2和第三连接部CP3，以用于将不同的走线或者电极电连接。
例如，图15C示出了另一种第四导电层图的另一版图设计。如图15C所示，该第四导电层包括第四连接部CP4以及沿图中的竖直方向和水平方向交叉分布的第三电源信号线VDD3。例如，在一些示例中，第三电源信号线VDD3可与第一电源信号线VDD1并联，从而形成网状的电源结构，有利于降低电源信号线的电阻。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
Claims (19)
1.一种显示基板，所述显示基板具有显示区、开孔区、位于所述显示区与所述开孔区之间的过渡区、外围走线区及外围封装区，所述过渡区环绕所述开孔区设置，外围走线区环绕显示区设置或设置在所述显示区两侧；其中，所述显示基板包括：
衬底基板；所述外围封装区位于整个所述衬底基板的最外缘；
驱动电路层，形成在所述衬底基板上，所述驱动电路层包括位于所述显示区和所述过渡区的层间介质层；所述层间介质层的材料为无机材料；
显示器件，位于所述显示区，并包括依次形成在所述层间介质层上的第一电极和像素界定部；
第一封装坝，位于所述过渡区并环绕所述开孔区设置，且所述第一封装坝包括依次层叠在所述层间介质层上的第一保护部和第一阻隔部；所述第一保护部与所述第一电极同层设置、且相互断开；所述第一保护部用于对位于所述过渡区的层间介质层的表面进行保护；
第二封装坝，位于所述过渡区并环绕所述开孔区设置，所述第二封装坝位于所述第一封装坝远离所述显示区的一侧，且所述第二封装坝的厚度大于所述第一封装坝的厚度，所述第二封装坝包括依次层叠在所述层间介质层上的第二保护部和第二阻隔部；所述第二保护部的厚度大于所述第一保护部的厚度；其中，
所述第一阻隔部、所述第二阻隔部与所述像素界定部同层设置、且相互断开；
且所述第一封装坝与所述第二封装坝之间的间距小于所述第一封装坝与所述显示区的间距；
所述外围封装区内设有位于所述层间介质层上的第一外围封装坝和第二外围封装坝；所述第二外围封装坝设置在所述第一外围封装坝远离所述显示区的一侧，且所述第二外围封装坝的厚度大于所述第一外围封装坝的厚度。
2.根据权利要求1所述的显示基板，其中，所述第二保护部与所述第一保护部同层设置。
3.根据权利要求1所述的显示基板，其中，
所述显示基板还包括平坦化部，所述平坦化部位于所述显示区并形成在所述层间介质层与所述第一电极之间；
其中，所述第二保护部与所述平坦化部同层设置、且相互断开。
4.根据权利要求1所述的显示基板，其中，
所述第一封装坝和所述第二封装坝中的至少一者还包括隔垫部，所述隔垫部形成在所述第一阻隔部或所述第二阻隔部背离所述层间介质层的一侧；
所述显示器件还包括支撑部，所述支撑部形成在所述像素界定部背离所述衬底基板的一侧，所述支撑部与所述隔垫部同层设置。
5.根据权利要求1所述的显示基板，其中，
所述显示基板还具有位于所述显示区与所述过渡区之间的隔离区，所述隔离区环绕所述过渡区设置；
所述显示基板还包括隔离柱，形成在所述层间介质层背离所述衬底基板的一侧并位于所述隔离区，所述隔离柱环绕所述第一封装坝设置，所述隔离柱的侧壁设置有凹槽。
6.根据权利要求5所述的显示基板，其中，
所述驱动电路层包括位于所述显示区的薄膜晶体管，所述薄膜晶体管的源极和漏极与所述隔离柱同层设置、且相互断开。
7.根据权利要求6所述的显示基板，其中，
所述显示基板还具有位于所述隔离区与所述显示区之间的内圈走线区，所述内圈走线区环绕所述隔离区设置；
所述驱动电路层还包括位于所述内圈走线区的内圈信号线，所述内圈信号线与所述显示区的信号走线电连接。
8.根据权利要求6所述的显示基板，其中，
所述隔离柱包括依次层叠在所述层间介质层上的第一金属层、第二金属层及第三金属层，所述第二金属层在所述层间介质层上的正投影的外边界位于所述第一金属层、所述第三金属层在所述层间介质层上的正投影的外边界内侧，以在所述隔离柱的侧壁形成所述凹槽。
9.根据权利要求8所述的显示基板，其中，
所述第一金属层和所述第三金属层为钛层，所述第二金属层为铝层。
10.根据权利要求5所述的显示基板，其中，
所述驱动电路层具有位于所述隔离区的第一开槽和第二开槽；所述第一开槽位于所述隔离柱靠近所述第一封装坝的一侧，所述第一开槽环绕所述第一封装坝设置；所述第二开槽位于所述隔离柱靠近所述显示区的一侧，所述第二开槽环绕所述第一开槽设置；
其中，所述第一开槽和所述第二开槽贯穿所述驱动电路层。
11.根据权利要求1所述的显示基板，其中，
所述显示基板还包括封装层，所述封装层包括依次层叠设置的第一无机封装薄膜层、有机封装薄膜层和第二无机封装薄膜层；
所述第一无机封装薄膜层和所述第二无机封装薄膜层封装所述第一封装坝、所述第二封装坝和所述显示器件；
所述有机封装薄膜层封装所述显示器件，并在所述第一封装坝靠近所述显示区的一侧阻断。
12.一种显示基板的制作方法，所述显示基板具有显示区、开孔区、位于所述显示区与所述开孔区之间的过渡区、外围走线区及外围封装区，所述过渡区环绕所述开孔区设置，外围走线区环绕显示区设置或设置在所述显示区两侧；其中，所述制作方法包括：
提供一衬底基板；所述外围封装区位于整个所述衬底基板的最外缘；
在所述衬底基板上形成驱动电路层，所述驱动电路层包括位于所述显示区和所述过渡区的层间介质层；所述层间介质层的材料为无机材料；
在所述层间介质层背离所述衬底基板的一侧形成显示器件、第一封装坝和第二封装坝；所述显示器件位于所述显示区，并包括依次形成在所述层间介质层上的第一电极和像素界定部；所述第一封装坝位于所述过渡区并环绕所述开孔区设置，且所述第一封装坝包括依次层叠在所述层间介质层上的第一保护部和第一阻隔部；所述第二封装坝位于所述过渡区并环绕所述开孔区设置，所述第二封装坝位于所述第一封装坝远离所述显示区的一侧，且所述第二封装坝的厚度大于所述第一封装坝的厚度，所述第二封装坝包括依次层叠在所述层间介质层上的第二保护部和第二阻隔部；所述第二保护部的厚度大于所述第一保护部的厚度；所述第一保护部用于对位于所述过渡区的层间介质层的表面进行保护；其中，
利用同一次构图工艺形成相互断开的所述第一阻隔部、所述第二阻隔部与所述像素界定部；
且所述第一封装坝与所述第二封装坝之间的间距小于所述第一封装坝与所述显示区的间距；
所述制作方法还包括：
在所述外围封装区内且在所述层间介质层上形成第一外围封装坝和第二外围封装坝；所述第二外围封装坝设置在所述第一外围封装坝远离所述显示区的一侧，且所述第二外围封装坝的厚度大于所述第一外围封装坝的厚度；
所述制作方法还包括：利用同一次构图工艺形成相互断开的所述第一保护部与所述第一电极。
13.根据权利要求12所述的制作方法，其中，利用同一次构图工艺形成相互断开的所述第二保护部与所述第一保护部。
14.根据权利要求12所述的制作方法，其中，
利用同一次构图工艺形成相互断开的所述第二保护部和平坦化部，所述平坦化部位于所述显示区并形成在所述层间介质层与所述第一电极之间。
15.根据权利要求12所述的制作方法，其中，所述显示基板还具有位于所述显示区与所述过渡区之间的隔离区，所述隔离区环绕所述过渡区设置；其中，所述制作方法还包括：
在所述层间介质层背离所述衬底基板的一侧形成位于所述隔离区的隔离柱，所述隔离柱环绕所述过渡区设置，所述隔离柱的侧壁设置有凹槽。
16.根据权利要求15所述的制作方法，其中，所述驱动电路层包括位于所述显示区的薄膜晶体管，所述薄膜晶体管包括源极和漏极；
其中，利用同一次构图工艺形成相互断开的所述源极、所述漏极和所述隔离柱。
17.根据权利要求16所述的制作方法，其中，所述显示基板还具有位于所述隔离区与所述显示区之间的内圈走线区，所述内圈走线区环绕所述隔离区设置；所述驱动电路层还包括位于所述内圈走线区的内圈信号线，所述内圈信号线与所述显示区的信号走线电连接。
18.根据权利要求12所述的制作方法，其中，在所述层间介质层背离所述衬底基板的一侧形成显示器件、第一封装坝和第二封装坝之后，还包括：
形成封装层，所述封装层包括依次层叠设置的第一无机封装薄膜层、有机封装薄膜层和第二无机封装薄膜层；
所述第一无机封装薄膜层和所述第二无机封装薄膜层封装所述第一封装坝、所述第二封装坝和所述显示器件；
所述有机封装薄膜层封装所述显示器件，并在所述第一封装坝靠近所述显示区的一侧阻断。
19.一种显示装置，其中，包括权利要求1至11中任一项所述的显示基板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/080074 WO2021184273A1 (zh) | 2020-03-18 | 2020-03-18 | 显示基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113875036A CN113875036A (zh) | 2021-12-31 |
| CN113875036B true CN113875036B (zh) | 2024-04-23 |
Family
ID=77771586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080000289.0A Active CN113875036B (zh) | 2020-03-18 | 2020-03-18 | 显示基板及其制作方法、显示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US12010876B2 (zh) |
| EP (1) | EP4123740A4 (zh) |
| CN (1) | CN113875036B (zh) |
| WO (1) | WO2021184273A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110265583B (zh) * | 2019-07-26 | 2022-08-12 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
| CN111463250A (zh) * | 2020-04-14 | 2020-07-28 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示面板、显示装置 |
| CN114335374B (zh) * | 2020-09-30 | 2024-06-04 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| KR20220088107A (ko) * | 2020-12-18 | 2022-06-27 | 엘지디스플레이 주식회사 | 표시 장치 |
| CN114843421B (zh) * | 2022-04-21 | 2023-10-31 | 武汉华星光电半导体显示技术有限公司 | 显示面板及移动终端 |
| WO2024178616A1 (zh) * | 2023-02-28 | 2024-09-06 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107527551A (zh) * | 2016-06-16 | 2017-12-29 | 三星显示有限公司 | 具有改善的环境耐受性的显示设备 |
| CN109037289A (zh) * | 2018-08-01 | 2018-12-18 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板 |
| CN109671864A (zh) * | 2018-12-20 | 2019-04-23 | 武汉华星光电技术有限公司 | Oled显示面板 |
| CN110034239A (zh) * | 2017-12-21 | 2019-07-19 | 三星显示有限公司 | 显示装置 |
| CN110212113A (zh) * | 2019-05-31 | 2019-09-06 | 京东方科技集团股份有限公司 | 电致发光显示基板及其制备方法、电致发光显示装置 |
| CN110265583A (zh) * | 2019-07-26 | 2019-09-20 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
| CN110544714A (zh) * | 2019-09-27 | 2019-12-06 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
| CN110828687A (zh) * | 2018-08-09 | 2020-02-21 | 三星显示有限公司 | 显示设备 |
| CN110890475A (zh) * | 2019-11-28 | 2020-03-17 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102391361B1 (ko) * | 2015-01-14 | 2022-04-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP6807223B2 (ja) | 2016-11-28 | 2021-01-06 | 株式会社ジャパンディスプレイ | 表示装置 |
| US11223032B2 (en) | 2016-11-29 | 2022-01-11 | Universal Display Corporation | Thin film barrier structure |
| CN108288634B (zh) | 2018-01-09 | 2021-04-02 | 上海天马微电子有限公司 | 异形显示面板及其制作方法和显示装置及载台 |
| CN108538899B (zh) * | 2018-05-04 | 2020-07-24 | 云谷（固安）科技有限公司 | 显示面板及显示屏 |
| KR102551790B1 (ko) * | 2018-06-29 | 2023-07-07 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 |
| US10833292B2 (en) * | 2018-12-20 | 2020-11-10 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Organic light-emitting diode display panel |
| CN109888124A (zh) * | 2019-02-27 | 2019-06-14 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法、显示装置 |
| CN110190104B (zh) | 2019-06-03 | 2021-09-14 | 武汉天马微电子有限公司 | 一种显示面板及其制造方法 |
-
2020
- 2020-03-18 US US17/252,427 patent/US12010876B2/en active Active
- 2020-03-18 CN CN202080000289.0A patent/CN113875036B/zh active Active
- 2020-03-18 EP EP20900706.1A patent/EP4123740A4/en active Pending
- 2020-03-18 WO PCT/CN2020/080074 patent/WO2021184273A1/zh unknown
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107527551A (zh) * | 2016-06-16 | 2017-12-29 | 三星显示有限公司 | 具有改善的环境耐受性的显示设备 |
| CN110034239A (zh) * | 2017-12-21 | 2019-07-19 | 三星显示有限公司 | 显示装置 |
| CN109037289A (zh) * | 2018-08-01 | 2018-12-18 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板 |
| CN110828687A (zh) * | 2018-08-09 | 2020-02-21 | 三星显示有限公司 | 显示设备 |
| CN109671864A (zh) * | 2018-12-20 | 2019-04-23 | 武汉华星光电技术有限公司 | Oled显示面板 |
| CN110212113A (zh) * | 2019-05-31 | 2019-09-06 | 京东方科技集团股份有限公司 | 电致发光显示基板及其制备方法、电致发光显示装置 |
| CN110265583A (zh) * | 2019-07-26 | 2019-09-20 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
| CN110544714A (zh) * | 2019-09-27 | 2019-12-06 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
| CN110890475A (zh) * | 2019-11-28 | 2020-03-17 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4123740A4 (en) | 2023-04-19 |
| CN113875036A (zh) | 2021-12-31 |
| US20220052134A1 (en) | 2022-02-17 |
| EP4123740A1 (en) | 2023-01-25 |
| WO2021184273A1 (zh) | 2021-09-23 |
| US12010876B2 (en) | 2024-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113875036B (zh) | 显示基板及其制作方法、显示装置 | |
| CN112186023B (zh) | 一种显示基板及其制备方法、显示装置 | |
| JP7486523B2 (ja) | 表示基板及びその製造方法、表示装置 | |
| US11121204B2 (en) | Display device | |
| US20220359632A1 (en) | Display substrate and display panel | |
| CN113937236B (zh) | 显示基板及其制备方法、显示装置 | |
| CN110660930A (zh) | 显示面板及其制备方法和显示装置 | |
| KR101878186B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| CN109411619A (zh) | Oled阵列基板及其制备方法、显示面板及显示装置 | |
| CN111312723A (zh) | 一种显示面板及显示装置 | |
| JP7343614B2 (ja) | 表示基板及びその製造方法、表示装置 | |
| US20240196721A1 (en) | Display panel and display device | |
| WO2023143311A1 (zh) | 显示基板及显示装置 | |
| CN112420954B (zh) | 显示面板及其制作方法 | |
| EP4273904A1 (en) | Display panel | |
| CN111554722B (zh) | 显示基板及显示装置 | |
| CN115802796A (zh) | 一种显示面板及其制作方法和电子设备 | |
| CN213042915U (zh) | 显示基板和显示装置 | |
| CN115529846A (zh) | 显示基板及其制作方法、显示装置 | |
| CN115552612A (zh) | 显示基板及其制备方法、显示装置 | |
| CN216389370U (zh) | 一种显示基板、显示装置 | |
| EP4145529A1 (en) | Display substrate and method for manufacturing same, and display device | |
| CN212874544U (zh) | 一种显示面板 | |
| CN114503274A (zh) | 显示基板及显示装置 | |
| US20240260398A1 (en) | Display panel and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |