CN113871403A - 薄膜晶体管、显示面板及其制备方法 - Google Patents

薄膜晶体管、显示面板及其制备方法 Download PDF

Info

Publication number
CN113871403A
CN113871403A CN202111128551.2A CN202111128551A CN113871403A CN 113871403 A CN113871403 A CN 113871403A CN 202111128551 A CN202111128551 A CN 202111128551A CN 113871403 A CN113871403 A CN 113871403A
Authority
CN
China
Prior art keywords
layer
electrode
insulating layer
via hole
contact portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111128551.2A
Other languages
English (en)
Inventor
薛炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111128551.2A priority Critical patent/CN113871403A/zh
Publication of CN113871403A publication Critical patent/CN113871403A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例公开了一种薄膜晶体管、显示面板及其制备方法，其中，薄膜晶体管包括：有源层、栅极绝缘层以及电极层。其中，有源层包括金属氧化物，有源层包括相邻设置的第一接触部分、半导体部分和第二接触部分；栅极绝缘层设置在有源层上，栅极绝缘层上开设有第一过孔和第二过孔，第一过孔延伸至第一接触部分的表面，第二过孔延伸至第二接触部分的表面；电极层位于栅极绝缘层上，电极层包括位于同一层的第一电极、栅极和第二电极，第一电极通过所述第一过孔与所述第一接触部分连接，第二电极通过第二过孔与第二接触部分连接。本申请将薄膜晶体管的栅极、源极和漏极采用同一道光罩形成，可以减少两道光罩以降低生产成本。

Description

薄膜晶体管、显示面板及其制备方法
技术领域
本申请涉及显示技术领域，具体涉及一种薄膜晶体管、显示面板及其制备方法。
背景技术
现有的薄膜晶体管需要采用多道光罩制备，由于光罩制程价格高昂且工艺负责，因此，简化薄膜晶体管的结构以减少薄膜晶体管制备所需的光罩数量，可有效降低生产成本，提升量产的良率。
发明内容
本申请实施例提供一种薄膜晶体管、显示面板及其制备方法，能有效简化薄膜晶体管的结构和制备工艺，降低生产成本。
本申请实施例提供一种薄膜晶体管，包括：有源层，所述有源层包括金属氧化物，所述有源层包括相邻设置的第一接触部分、半导体部分和第二接触部分，所述第一接触部分和所述第二接触部分的导电能力大于所述半导体部分；栅极绝缘层，设置在所述有源层上，所述栅极绝缘层上开设有贯穿所述栅极绝缘层的第一过孔和第二过孔，所述第一过孔延伸至所述第一接触部分的表面，所述第二过孔延伸至所述第二接触部分的表面；电极层，位于所述栅极绝缘层上，所述电极层包括位于同一层的第一电极、栅极和第二电极，所述第一电极通过所述第一过孔与所述第一接触部分连接，所述第二电极通过所述第二过孔与所述第二接触部分连接。
可选的，在本申请的一些具体实施例中，所述栅极绝缘层包括第一部分和第二部分，所述第一部分的侧壁和所述第二部分的侧壁之间形成有所述第一过孔，所述第一电极位于所述第一部分上，所述栅极位于所述第二部分上，所述第一电极沿所述第一部分的侧壁延伸至所述第一接触部分，所述第一电极与所述第二部分的侧壁无重叠。
可选的，在本申请的一些具体实施例中，所述第一电极与所述第二部分之间的最小间隔距离大于或等于1μm；和/或所述第一过孔的孔径大于或等于3μm。
本申请实施例还提供一种显示面板，包括设置在衬底上的第一薄膜晶体管，所述第一薄膜晶体管包括：有源层，所述有源层包括金属氧化物；栅极绝缘层，设置在所述有源层上，所述栅极绝缘层上开设有贯穿所述栅极绝缘层的第一过孔和第二过孔，所述第一过孔和所述第二过孔延伸至所述有源层的表面；电极层，位于所述栅极绝缘层上，所述电极层包括位于同一层的第一电极、第一栅极和第二电极，所述第一电极通过所述第一过孔与所述有源层连接，所述第二电极通过所述第二过孔与所述有源层连接。
可选的，在本申请的一些具体实施例中，显示面板还包括设置在所述衬底上的第二薄膜晶体管，所述第二薄膜晶体管包括：沟道层，位于所述衬底上，所述沟道层包括多晶硅；层间绝缘层，设置在所述沟道层上；第二栅极，位于金属层，设置在所述层间绝缘层上；第一绝缘层，设置在所述金属层上并覆盖所述第二栅极，所述第一绝缘层上开设有贯穿所述第一绝缘层和所述层间绝缘层的第三过孔和第四过孔，所述第三过孔和所述第四过孔延伸至所述沟道层的表面；所述电极层还包括与所述第一电极、第一栅极和第二电极位于同一层的第三电极和第四电极，所述第三电极通过所述第三过孔与所述沟道层连接，所述第四电极通过所述第四过孔与所述沟道层连接。
可选的，在本申请的一些具体实施例中，所述有源层设置在所述第一绝缘层上；和/或所述金属层还包括遮光电极，所述遮光电极与所述有源层相对设置。
可选的，在本申请的一些具体实施例中，所述栅极绝缘层包括第一部分和第二部分，所述第一部分的侧壁和所述第二部分的侧壁之间形成有所述第一过孔，所述第一电极位于所述第一部分上，所述栅极位于所述第二部分上，所述第一电极沿所述第一部分的侧壁延伸至所述有源层，所述第一电极与所述第二部分的侧壁无重叠。
可选的，在本申请的一些具体实施例中，所述第一电极与所述第二部分之间的最小间隔距离大于或等于2μm；和/或所述第一过孔的孔径大于或等于5μm。
可选的，在本申请的一些具体实施例中，所述有源层包括相邻设置的第一接触部分、半导体部分和第二接触部分，所述第一接触部分和所述第二接触部分的导电能力大于所述半导体部分；所述第一过孔延伸至所述第一接触部分的表面，所述第二过孔延伸至所述第二接触部分的表面，所述第一电极通过所述第一过孔与所述第一接触部分连接，所述第二电极通过所述第二过孔与所述第二接触部分连接。
本申请实施例还提供一种显示面板的制备方法，包括：
B1、提供一基底；
B2、在所述基底上形成金属氧化物半导体层，图案化所述金属氧化物半导体层以形成有源层；
B3、在所述有源层上形成栅极绝缘层，图案化所述栅极绝缘层以形成贯穿所述栅极绝缘层的第一过孔和第二过孔，使所述第一过孔和所述第二过孔延伸至所述有源层的表面；
B4、以图案化后的所述栅极绝缘层为掩模板对所述第一过孔和所述第二过孔裸露出的所述有源层进行导体化处理，使所述有源层中形成相邻设置的第一接触部分、半导体部分和第二接触部分，且所述第一接触部分和所述第二接触部分的导电能力大于所述半导体部分；
所述第一接触部分与所述第一过孔相对使所述第一过孔裸露出所述第一接触部分的表面，所述第二接触部分与所述第二过孔相对使所述第二过孔裸露出所述第二接触部分的表面；
B5、在所述栅极绝缘层上形成电极层，图案化所述电极层以形成位于同一层的第一电极、第一栅极和第二电极，使所述第一电极通过所述第一过孔与所述第一接触部分连接，使所述第二电极通过所述第二过孔与所述第二接触部分连接，且所述栅极的至少一部分位于所述第一过孔和第二过孔之间。
可选的，在本申请的一些具体实施例中，所述步骤B1包括：
B11、提供一衬底；
B12、在所述衬底上形成图案化的沟道层，所述沟道层包括多晶硅；
B13、在所述沟道层上形成层间绝缘层；
B14、在所述层间绝缘层上形成一金属层，图案化所述金属层以形成第二栅极；
B15、在所述金属层上形成第一绝缘层；
所述步骤B2包括：在所述第一绝缘层上形成金属氧化物半导体层，图案化所述金属氧化物半导体层以形成有源层，所述有源层与所述沟道层错开；
所述步骤B3还包括：图案化后的所述栅极绝缘层在所述沟道层所在平面上的正投影位于所述沟道层外部；
所述显示面板的制备方法在所述步骤B5之前还包括：
S1、图案化所述第一绝缘层以形成贯穿所述第一绝缘层和所述层间绝缘层的第三过孔和第四过孔，使所述第三过孔和所述第四过孔延伸至所述沟道层的表面；
所述步骤B5还包括：图案化所述电极层以形成与所述第一电极、第一栅极和第二电极位于同一层的第三电极和第四电极，使所述第三电极通过所述第三过孔与所述沟道层连接，使所述第四电极通过所述第四过孔与所述沟道层连接。
可选的，在本申请的一些具体实施例中，所述步骤S1包括：
S11、采用第一光罩图案化所述第一绝缘层以形成贯穿所述第一绝缘层的第三过孔和第四过孔，使所述第三过孔和所述第四过孔延伸至所述层间绝缘层的表面；
S12、采用第二光罩图案化所述层间绝缘层以深化所述第三过孔和所述第四过孔，使所述第三过孔和所述第四过孔贯穿所述层间绝缘层以裸露出所述沟道层的表面；
所述第一光罩上对应所述第三过孔的开口的孔径大于所述第二光罩上对应所述第三过孔的开口的孔径。
本申请的有益效果：现有技术中源漏极图案化以及栅极和源漏极之间绝缘层图案化需要分别使用两道光罩，本申请提出将薄膜晶体管的栅极、源极和漏极采用同一道光罩形成，可以减少上诉两道光罩以降低生产成本。以图案化后的栅极绝缘层作为掩模板对所述有源层进行导体化处理，在有源层上与第一过孔和第二过孔对应的区域分别形成第一接触部分和第二接触部分，减少了一道光罩，降低了生产成本。
此外，将显示面板中多晶硅薄膜晶体管的源极和漏极与氧化物半导体薄膜金晶体管的栅极、源极和漏极采用同一道光罩形成，可以进一步减少一道光罩以降低生产成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的薄膜晶体管一具体实施例的剖面示意图；
图2是本申请提供的显示面板的第一实施例的剖面示意图；
图3A至图3H示出了图2中的显示面板在制备过程中的结构示意图；
图4是本申请提供的显示面板的第二实施例的剖面示意图；
图5A至图5L示出了图4中的显示面板在制备过程中的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请提供了一种薄膜晶体管，包括有源层、栅极绝缘层和电极层。有源层包括金属氧化物。有源层包括相邻设置的第一接触部分、半导体部分和第二接触部分。第一接触部分和第二接触部分的导电能力大于半导体部分。栅极绝缘层设置在有源层上。栅极绝缘层上开设有贯穿栅极绝缘层的第一过孔和第二过孔。第一过孔延伸至第一接触部分的表面。第二过孔延伸至第二接触部分的表面。电极层位于栅极绝缘层上。电极层包括位于同一层的第一电极、栅极和第二电极。第一电极通过第一过孔与第一接触部分连接。第二电极通过第二过孔与第二接触部分连接。
具体的，如图1所示，薄膜晶体管设置在基板1上。
基板1为阵列基板。基板1是刚性基板。刚性的基板1可采用玻璃制得。
金属层2设置在基板1上。金属层2通过图案化工艺形成遮光电极21。金属层2可采用Mo、Al、Ti以及Cu等常见导电金属或合金中的一种或几种制得。金属层2可以是单一金属构成的单层导电层结构，也可以是多种金属构成的多层导电层结构，这里不作具体限定。
第一绝缘层3设置在金属层2上。第一绝缘层3覆盖遮光电极21。第一绝缘层3一般采用能隔离水汽、氧气的SiNx、SiOx、Al2O3等常见的无机材料中的一种或几种沉积或溅射形成。
有源层4设置在第一绝缘层3上。有源层4包括金属氧化物。具体的，有源层4包括IGZO等材料。有源层4与遮光电极21相对设置。有源层4包括第一接触部分41、第二接触部分42和半导体部分43。第一接触部分41和第二接触部分42的导电能力大于半导体部分43的导电能力。此外，遮光电极21与半导体部分43相对设置可防止光线照射半导体部分43影响薄膜晶体管的电性能。
栅极绝缘层5设置在有源层4上。栅极绝缘层5覆盖半导体部分43。栅极绝缘层5裸露出第一接触部分41和第二接触部分42。栅极绝缘层5上开设有沿厚度方向贯穿栅极绝缘层5的第一过孔51和第二过孔52。第一过孔51延伸至第一接触部分41的表面。第二过孔52延伸至第二接触部分42的表面。栅极绝缘层5一般采用能隔离水汽、氧气的SiNx、SiOx、Al2O3等常见的无机材料中的一种或几种沉积或溅射形成。
电极层6设置在栅极绝缘层5上。图案化后的电极层6包括位于同一层的第一电极61、第二电极62和第一栅极60。第一电极61通过第一过孔51与第一接触部分41连接。第二电极62通过第二过孔52与第二接触部分42连接。第一栅极60与半导体部分43相对设置。电极层6可采用Mo、Al、Ti以及Cu等常见导电金属或合金中的一种或几种制得。可选的，第一电极61可以是源极，第二电极62为漏极。或，第一电极61为漏极，第二电极62为源极。
本实施例提供的薄膜晶体管将薄膜晶体管的栅极、源极和漏极采用同一道光罩在同一层中形成，可以减少两道光罩以降低生产成本，具体可以减少源漏极图案化的光罩以及栅极与源漏极之间绝缘层图案化的光罩。
栅极绝缘层5包括第一部分53、第二部分54和第三部分55。第一部分53的侧壁和第二部分54的侧壁之间形成有第一过孔51。第二部分54的侧壁和第三部分55的侧壁之间形成有第二过孔52。第一电极61位于第一部分53上。第一栅极60位于第二部分54上。第二电极62位于第三部分55上。
第一电极61沿第一部分53的侧壁延伸至第一接触部分41的表面。第一电极61与第二部分54分离。换句话说，第一电极61与第二部分54的侧壁无重叠。第一电极61与第二部分54之间的最小间隔距离大于或等于1μm。第一过孔51的孔径大于或等于3μm。通过确保第一电极61与第二部分54之间间隔一定距离，可以确保第一栅极60与第一电极61可靠断开。
第二电极62沿第三部分55的侧壁延伸至第二接触部分42的表面。第二电极62与第二部分54分离。换句话说，第二电极62与第二部分54的侧壁无重叠。第二电极62与第二部分54之间的最小间隔距离大于或等于1μm。第二过孔52的孔径大于或等于3μm。通过确保第二电极62与第二部分54之间间隔一定距离，可以确保第一栅极60与第二电极62可靠断开。
可选的，第一过孔51或第二过孔52的孔径大于或等于5μm。
本实施例中的薄膜晶体管的有源层4是以图案化后的栅极绝缘层5为掩模板进行导体化处理的，可以再减少一道光罩以降低生产成本。
具体的，有源层4以图案化后的栅极绝缘层5为掩模板对第一过孔51和第二过孔52裸露出的有源层4进行导体化处理，在有源层4中形成相邻设置的第一接触部分41、半导体部分43和第二接触部分42，使第一接触部分41和第二接触部分42的导电能力大于半导体部分43。第一接触部分41与第一过孔51相对使第一过孔51裸露出第一接触部分41的表面。第二接触部分42与第二过孔52相对使第二过孔52裸露出第二接触部分42的表面。
如图2所示，本申请还提供了显示面板的第一实施例。显示面板包括第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管的结构如图1所示。第一薄膜晶体管的有源层为金属氧化物半导体。第二薄膜晶体管为现有的顶栅型低温多晶硅薄膜晶体管，这里不再赘述。第一薄膜晶体管的第一电极61、第二电极62、第一栅极60与第二薄膜晶体管的第三电极63和第四电极64位于同一层。即，第一薄膜晶体管的源极、漏极、栅极与第二薄膜晶体管的源极和漏极位于同一层。
具体的，显示面板包括基板1和设置在基板1上的沟道层11、层间绝缘层12、金属层2、第一绝缘层3、有源层4、栅极绝缘层5、电极层6、钝化层7、平坦层8、阳极9以及像素定义层10。
沟道层11设置在基板1上。沟道层11包括硅。具体的，沟道层11为低温多晶硅半导体。
层间绝缘层12设置在沟道层11上。层间绝缘层12一般采用能隔离水汽、氧气的SiNx、SiOx、Al2O3等常见的无机材料中的一种或几种沉积或溅射形成。
金属层2设置在保护层12上。金属层2通过图案化工艺形成第遮光电极21和第二栅极22。金属层2可采用Mo、Al、Ti以及Cu等常见导电金属或合金中的一种或几种制得。金属层2可以是单一金属构成的单层导电层结构，也可以是多种金属构成的多层导电层结构，这里不作具体限定。
第一绝缘层3设置在金属层2上。第一绝缘层3覆盖遮光电极21和第二栅极22。第一绝缘层3上开设有沿厚度方向贯穿第一绝缘层3、层间绝缘层12的第三过孔31和第四过孔32。第三过孔31延伸至沟道层11一侧的表面。第四过孔32延伸至沟道层11另一侧的表面。第一绝缘层3一般采用能隔离水汽、氧气的SiNx、SiOx、Al2O3等常见的无机材料中的一种或几种沉积或溅射形成。
有源层4设置在第一绝缘层3上。有源层4包括金属氧化物。具体的，有源层4包括IGZO等材料。有源层4与遮光电极21相对设置。有源层4包括第一接触部分41、第二接触部分42和半导体部分43。第一接触部分41和第二接触部分42的导电能力大于半导体部分43的导电能力。此外，遮光电极21与半导体部分43相对设置可防止光线照射半导体部分43影响薄膜晶体管的电性能。
栅极绝缘层5设置在有源层4上。栅极绝缘层5覆盖半导体部分43。栅极绝缘层5裸露出第一接触部分41和第二接触部分42。栅极绝缘层5上开设有沿厚度方向贯穿栅极绝缘层5的第一过孔51和第二过孔52。第一过孔51延伸至第一接触部分41的表面。第二过孔52延伸至第二接触部分42的表面。栅极绝缘层5一般采用能隔离水汽、氧气的SiNx、SiOx、Al2O3等常见的无机材料中的一种或几种沉积或溅射形成。
电极层6设置在栅极绝缘层5上。图案化后的电极层6包括位于同一层的第一电极61、第二电极62、第一栅极60、第三电极63以及第四电极64。第一电极61通过栅极绝缘层5上开设的第一过孔51与第一接触部分41连接。第二电极62通过栅极绝缘层5上开设的第二过孔52与第二接触部分42连接。第一栅极60与半导体部分43相对设置。第三电极63通过第一绝缘层3上开设的第三过孔31与沟道层11的一侧连接。第四电极64通过第一绝缘层3上开设的第四过孔32与沟道层11的另一侧连接。电极层6可采用Mo、Al、Ti以及Cu等常见导电金属或合金中的一种或几种制得。可选的，第一电极61可以是源极或漏极，对应的第二电极62可以是漏极或源极；第三电极63可以是源极或漏极，对应的第四电极64可以是漏极或源极。
栅极绝缘层5包括第一部分53、第二部分54和第三部分55。第一部分53的侧壁和第二部分54的侧壁之间形成有第一过孔51。第二部分54的侧壁和第三部分55的侧壁之间形成有第二过孔52。第一电极61位于第一部分53上。第一栅极60位于第二部分54上。第二电极62位于第三部分55上。
第一电极61沿第一部分53的侧壁延伸至第一接触部分41的表面。第一电极61与第二部分54分离。换句话说，第一电极61与第二部分54的侧壁无重叠。第一电极61与第二部分54之间的最小间隔距离大于或等于1μm。第一过孔51的孔径大于或等于3μm。通过确保第一电极61与第二部分54之间间隔一定距离，可以确保第一栅极60与第一电极61可靠断开。
第二电极62沿第三部分55的侧壁延伸至第二接触部分42的表面。第二电极62与第二部分54分离。换句话说，第二电极62与第二部分54的侧壁无重叠。第二电极62与第二部分54之间的最小间隔距离大于或等于1μm。第二过孔52的孔径大于或等于3μm。通过确保第二电极62与第二部分54之间间隔一定距离，可以确保第一栅极60与第二电极62可靠断开。
可选的，第一过孔51或第二过孔52的孔径大于或等于5μm，以降低第一栅极60与第一电极61和第二电极62之间短路的可能性。
本实施例提供的显示面板为LTPO显示面板。显示面板包括有源层为金属氧化物的第一薄膜晶体管以及沟道层为低温多晶硅的第二薄膜晶体管。第一薄膜晶体管包括有源层4、第一栅极60、第一电极61以及第二电极62。第二薄膜晶体管包括沟道层11、第二栅极22、第三电极63以及第四电极64。本实施例中的显示面板将第一薄膜晶体管的栅极、源极和漏极以及第二薄膜晶体管的源极和漏极采用同一道光罩在同一层中形成，可以进一步减少至少一道光罩以降低生产成本。
而且，第一薄膜晶体管的有源层4是以图案化后的栅极绝缘层5为掩模板进行导体化处理的，可以再减少一道光罩以降低生产成本。
具体的，有源层4以图案化后的栅极绝缘层5为掩模板对第一过孔51和第二过孔52裸露出的有源层4进行导体化处理，在有源层4中形成相邻设置的第一接触部分41、半导体部分43和第二接触部分42，使第一接触部分41和第二接触部分42的导电能力大于半导体部分43。第一接触部分41与第一过孔51相对使第一过孔51裸露出第一接触部分41的表面。第二接触部分42与第二过孔52相对使第二过孔52裸露出第二接触部分42的表面。
钝化层7设置在电极层6上。钝化层7覆盖第一电极61、第二电极62、第一栅极60、第三电极63以及第四电极64。钝化层7上开设有贯穿钝化层7并延伸至第三电极63表面的连接过孔71。连接过孔71与第三电极63相对设置。钝化层7一般采用能隔离水汽、氧气的SiNx、SiOx、Al2O3等常见的无机材料中的一种或几种沉积或溅射形成。通常情况下单层的绝缘层即可满足显示面板的良率要求，但在采用多晶硅或金属氧化物作为有源层的显示面板中，为提升良率，也会采用多层绝缘层重叠设置的结构来确保对水汽、氧气的有效隔离。
平坦层8设置在钝化层7上。平坦层8上开设有贯穿平坦层8并与连接过孔71连通的阳极过孔81。阳极过孔81通过连接过孔71延伸至第三电极63的表面。平坦层8采用有机绝缘材料制得。
阳极9设置在平坦层8上。阳极9通过阳极过孔81、连接过孔71与第三电极63连接。阳极9可以为ITO/Ag/ITO的三层导电结构，也可以为Ag/ITO、Al/WOx或Ag/IZO的双层导电结构。在一些具体实施例中，阳极9还可以为单层导电结构。具体的，阳极9的材料可以包括Mo、Al、Ti、Nd或Cu等导电金属或导电金属组成的合金中的一种或多种，也可以包括铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)、铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟铝锌氧化物(IAZO)、铟镓锡氧化物(IGTO)或锑锡氧化物(ATO)等导电氧化物中的一种或多种。
像素定义层10设置在阳极9上。像素定义层10上开设有多个像素定义开口101。像素定义开口101用于容纳有机发光单元。像素定义层10可采用具有疏水性的有机光阻材料制得。有机光阻材料可以为聚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚碳酸酯、聚醚酰亚胺、聚醚砜或苯并环丁烯中的一种或多种。
本实施例中的显示面板为OLED显示面板，像素定义开口101内设置有空穴注入层、空穴传输层、发光层、电子传输层以及电子注入层。显示面板的显示区设置有多条沿第一方向延伸的扫描线和多条大致沿第二方向延伸的数据线。扫描线与数据线交叉限定出多个阵列排布的子像素区域。第一薄膜晶体管和与第一薄膜晶体管连接的阳极9均位于子像素单元内。可选的，第二薄膜晶体管设置在非显示区，这里不作具体限定。
如图3A至图3H所示，本申请还提供了显示面板的制备方法的具体实施例。显示面板的制备方法包括：
B1、提供一基底。具体包括：
B11、提供一衬底。衬底包括基板1。
B12、如图3A所示，在衬底上形成图案化的沟道层11。沟道层11包括多晶硅。可选的，沟道层11为低温多晶硅。
B13、如图3B所示，在沟道层11上形成层间绝缘层12。层间绝缘层12为能隔离水汽、氧气的SiNx、SiOx、Al2O3等常见的无机材料中的一种或几种。
B14、在层间绝缘层12上形成金属层2。图案化金属层2以形成遮光电极21和第二栅极22。
B15、如图3C所示，在金属层2上形成第一绝缘层3。第一绝缘层3覆盖遮光电极21和第二栅极22。
通过上述步骤B11至B15制得的基板1及其上的相关结构可视为步骤B1中的基底。
B2、如图3C所示，在基底上形成金属氧化物半导体层，图案化金属氧化物半导体层以形成有源层4。其中，金属氧化物半导体层可包括IGZO、IGZTO等现有的金属氧化物半导体。
具体的，步骤B2包括：在第一绝缘层3上形成金属氧化物半导体层，图案化金属氧化物半导体层以形成有源层4。有源层4与沟道层11错开。换句话说，有源层4与沟道层11无重叠。一般来说，沟道层11位于显示区，有源层4位于非显示区。
B3、如图3D所示，在有源层4上形成栅极绝缘层5。图案化栅极绝缘层5以形成贯穿栅极绝缘层5的第一过孔51和第二过孔52，使第一过孔51和第二过孔52延伸至有源层4的表面。图案化后的栅极绝缘层5在沟道层11所在平面上的正投影位于沟道层11外部。即，栅极绝缘层5与沟道层11无重叠。
B4、以图案化后的栅极绝缘层5为掩模板对第一过孔51和第二过孔52裸露出的有源层4进行导体化处理，使有源层4中形成相邻设置的第一接触部分41、半导体部分43和第二接触部分42。通过掺杂处理等方式，使第一接触部分41和第二接触部分42的导电能力大于半导体部分43。
具体的，第一接触部分41与第一过孔51相对，使第一过孔51裸露出第一接触部分41的表面。第二接触部分42与第二过孔52相对，使第二过孔52裸露出第二接触部分42的表面。
以图案化后的栅极绝缘层5作为掩模板对裸露出的有源层4进行金属化掺杂处理以形成第一接触部分41、第二接触部分42和半导体部分43，可以减少一道光罩。
S1、如图3E和3F所示，图案化第一绝缘层3以形成贯穿第一绝缘层3和层间绝缘层12的第三过孔31和第四过孔32，并使第三过孔31和第四过孔32延伸至沟道层11的表面。
具体的，步骤S1包括：
S11、如图3E所示，采用第一光罩图案化第一绝缘层3以形成贯穿第一绝缘层3的第三过孔31和第四过孔32，使第三过孔31和第四过孔32延伸至层间绝缘层12的表面。第三过孔31和第四过孔32分别与沟道层11的两侧相对。
S12、如图3F所示，采用第二光罩图案化层间绝缘层12以深化第三过孔31和第四过孔32，使第三过孔31和第四过孔32贯穿层间绝缘层12以裸露出沟道层11的表面。
第一光罩(图中未示出)上对应第三过孔31的开口的孔径大于第二光罩(图中未示出)上对应第三过孔31的开口的孔径。采用两道光罩形成第三过孔31和第四过孔32，且第二光罩的开口孔径在第一光罩的开口孔径的基础上缩小，可有效解决现有技术中仅采用一次光罩时因过孔过深而容易产生的蚀刻不完全等不良，提升显示面板的整体良率。
B5、如图3G所示，在栅极绝缘层5上形成电极层6。图案化电极层6以形成位于同一层的第一电极61、第一栅极60、第二电极62、第三电极63和第四电极64。使第一电极61通过第一过孔51与第一接触部分41连接。使第二电极62通过第二过孔52与第二接触部分42连接。使第一栅极60的至少一部分位于第一过孔51和第二过孔52之间。使第三电极63通过第三过孔31与沟道层11连接。使第四电极64通过第四过孔32与沟道层11连接。
B6、如图3H所示，在电极层6上形成钝化层7。钝化层7覆盖第一电极61、第一栅极60、第二电极62、第三电极63和第四电极64。图案化钝化层7以在钝化层7上开设贯穿钝化层7并延伸至第三电极63表面的连接过孔71。连接过孔71与第三电极63相对设置。
在本实施例中，将第一薄膜晶体管的栅极、源极和漏极以及第二薄膜晶体管的源极和漏极采用同一道光罩在同一层中形成，可以进一步减少至少一道光罩以降低生产成本。
B7、在钝化层7上形成平坦层8。图案化平坦层8以在平坦层8上开设贯穿平坦层8并与连接过孔71连通的阳极过孔81。使阳极过孔81通过连接过孔71延伸至第三电极63的表面。
B8、在平坦层8上设置阳极层。图案化阳极层以形成阳极9。
B9、在阳极9上设置像素定义层10。图案化像素定义层10以形成多个用于容纳有机发光单元的像素定义开口101。
本申请还提供了显示面板的第二实施例。如图4所示，柔性显示面板包括基板1、设置在基板1上的缓冲层13以及设置在缓冲层13上的沟道层11、层间绝缘层12、金属层2、第一绝缘层3、有源层4、栅极绝缘层5、电极层6、钝化层7、平坦层8、阳极9以及像素定义层10。
本实施例与第一实施例的区别为本实施例的显示面板为柔性显示面板。具体区别点包括：
基板1为柔性基板。柔性的基板1可以为单层的柔性基板，也可以为柔性基板多层叠加的结构。本实施例中，基板1为三层。基板1包括第一柔性基板111、第二柔性基板112和隔离层113。隔离层113位于第一柔性基板111和第二柔性基板112之间。第一柔性基板111和第二柔性基板112可采用能隔离水汽、氧气的聚酰亚胺(Polyimide，PI)和/或聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)等的有机绝缘材料制得，这里不作具体限定。隔离层113采用能隔离水汽、氧气的SiNx、SiOx、Al2O3等常见的无机材料中的一种或几种沉积或溅射形成。通过上述三层叠加基板结构，可有效防止外部水汽、氧气入侵影响沟道层11和有源层4的电性能。
本实施例中的柔性显示面板在基板1和沟道层11之间增设了缓冲层13，以进一步提升柔性显示面板隔绝水氧的能力。缓冲层13一般采用能隔离水汽、氧气的SiNx、SiOx、Al2O3等常见的无机材料中的一种或几种沉积或溅射形成。缓冲层13在本实施例中采用SiOx/SiNx/SiOx的三层叠加结构。
可选的，为提升柔性显示面板的耐弯折性能。本实施例中的柔性显示面板还在显示区和/或非显示区设置有多个柔性有机层填充区域14。通过局部填充有机填充层来增加显示面板整体的抗弯折能力和弯折使用寿命。
具体的，第一绝缘层3上开设有沿厚度方向贯穿第一绝缘层3、层间绝缘层12的第一填充孔33。第一填充孔33延伸至缓冲层13一侧的表面。
缓冲层13上开设有沿厚度方向贯穿缓冲层13的第二填充孔133。可选的，第二填充孔133与第一填充孔33相对设置。第二填充孔133与第一填充孔33连通。
本实施例中，电极层6设置在栅极绝缘层5上。图案化后的电极层6包括位于同一层的第一电极61、第二电极62、第一栅极60、第三电极63、第四电极64以及信号线65。第一电极61通过栅极绝缘层5上开设的第一过孔51与第一接触部分41连接。第二电极62通过栅极绝缘层5上开设的第二过孔52与第二接触部分42连接。第一栅极60与半导体部分43相对设置。第三电极63通过第一绝缘层3上开设的第三过孔31与沟道层11的一侧连接。第四电极64通过第一绝缘层3上开设的第四过孔32与沟道层11的另一侧连接。电极层6可采用Mo、Al、Ti以及Cu等常见导电金属或合金中的一种或几种制得。可选的，第一电极61可以是源极或漏极，对应的第二电极62可以是漏极或源极；第三电极63可以是源极或漏极，对应的第四电极64可以是漏极或源极。
信号线65包括显示面板上传递信号的走线。通过将信号线65设置在有机层填充区域14，能最大程度的保护信号线65不受显示面板弯折的影响，提升显示面板的使用寿命。在本实施例中，信号线65位于电极层6。信号线与第一薄膜晶体管的源极、漏极和栅极以及第二薄膜晶体管的源极和漏极在同一道光罩中形成，可以节省一道光罩。
本实施例中的沟道层11、层间绝缘层12、金属层2、第一绝缘层3、有源层4、栅极绝缘层5、钝化层7、平坦层8、阳极9以及像素定义层10等的具体材料和连接结构与实施例一相同，这里不再赘述。
如图5A至图5K所示，本申请还提供了图4所示的柔性显示面板的制备方法的具体实施例。显示面板的制备方法包括：
B1、提供一基底。具体包括：
B11、如图5A所示，提供一衬底。衬底包括硬质衬板1’和形成在硬质衬板1’上的柔性基板1。硬质衬板1’包括玻璃。
步骤B11包括：
B111、提供一硬质衬板1’。
B112、在硬质衬板1’上形成第一柔性基板111。第一柔性基板111采用能隔离水汽、氧气的聚酰亚胺制成。
B113、在第一柔性基板111上形成隔离层113。隔离层113包括能隔离水汽、氧气的SiO2。
B114、在隔离层113上形成第二柔性基板112。第二柔性基板112采用能隔离水汽、氧气的聚酰亚胺制成。
通过上述步骤，第一柔性基板111、第二柔性基板112以及隔离层113组成柔性显示面板的基板1。
B115、如图5B所示，在第二柔性基板112上形成缓冲层13。具体的，在第二柔性基板112上沉积第一SiOx层131。在第一SiOx层131上沉积SiNx层132。在SiNx层132上沉积第二SiOx层133。
硬质衬板1’、基板1和形成在基板1上的缓冲层13构成了步骤B11中的衬底。
B12、如图5C所示，在衬底上形成图案化的沟道层11。沟道层11包括多晶硅。可选的，沟道层11为低温多晶硅。
B13、如图5D所示，在沟道层11上形成层间绝缘层12。层间绝缘层12为能隔离水汽、氧气的SiNx、SiOx、Al2O3等常见的无机材料中的一种或几种。
B14、在层间绝缘层12上形成金属层2。图案化金属层2以形成遮光电极21和第二栅极22。
B15、如图5E所示，在金属层2上形成第一绝缘层3。第一绝缘层3覆盖遮光电极21和第二栅极22。
通过上述步骤B11至B15制得的基板1及其上的相关结构可视为步骤B1中的基底。
B2、如图5E所示，在基底上形成金属氧化物半导体层，图案化金属氧化物半导体层以形成有源层4。其中，金属氧化物半导体层可包括IGZO、IGZTO等现有的金属氧化物半导体。
具体的，步骤B2包括：在第一绝缘层3上形成金属氧化物半导体层，图案化金属氧化物半导体层以形成有源层4。有源层4与沟道层11错开。换句话说，有源层4与沟道层11无重叠。一般来说，沟道层11位于显示区，有源层4位于非显示区。
B3、如图5F所示，在有源层4上形成栅极绝缘层5。图案化栅极绝缘层5以形成贯穿栅极绝缘层5的第一过孔51和第二过孔52，使第一过孔51和第二过孔52延伸至有源层4的表面。图案化后的栅极绝缘层5在沟道层11所在平面上的正投影位于沟道层11外部。即，栅极绝缘层5与沟道层11无重叠。
B4、以图案化后的栅极绝缘层5为掩模板对第一过孔51和第二过孔52裸露出的有源层4进行导体化处理，使有源层4中形成相邻设置的第一接触部分41、半导体部分43和第二接触部分42。通过掺杂处理等方式，使第一接触部分41和第二接触部分42的导电能力大于半导体部分43。
具体的，第一接触部分41与第一过孔51相对，使第一过孔51裸露出第一接触部分41的表面。第二接触部分42与第二过孔52相对，使第二过孔52裸露出第二接触部分42的表面。
以图案化后的栅极绝缘层5作为掩模板对裸露出的有源层4进行金属化掺杂处理以形成第一接触部分41、第二接触部分42和半导体部分43，可以减少一道光罩。
S1、如图5F和5G所示，图案化第一绝缘层3以形成贯穿第一绝缘层3和层间绝缘层12的第三过孔31、第四过孔32和第一填充孔33。使第三过孔31和第四过孔32延伸至沟道层11的表面。使第一填充孔33延伸至缓冲层13的表面。
具体的，步骤S1包括：
S11、如图5F所示，采用第一光罩图案化第一绝缘层3以形成贯穿第一绝缘层3的第三过孔31、第四过孔32和第一填充孔33，使第三过孔31和第四过孔32延伸至层间绝缘层12的表面。第三过孔31和第四过孔32分别与沟道层11的两侧相对。同时，使第一填充孔33延伸至层间绝缘层12的表面。
S12、如图5G所示，采用第二光罩图案化层间绝缘层12以深化第三过孔31、第四过孔32和第一填充孔33，使第三过孔31和第四过孔32贯穿层间绝缘层12以裸露出沟道层11的表面，使第一填充孔33延伸至缓冲层13的表面。
第一光罩(图中未示出)上对应第三过孔31的开口的孔径大于第二光罩(图中未示出)上对应第三过孔31的开口的孔径。第一光罩上对应第一填充孔33的开口的孔径大于第二光罩上对应第一填充孔33的开口的孔径。采用两道光罩形成第三过孔31、第四过孔32和第一填充孔33，且第二光罩的开口孔径在第一光罩的开口孔径的基础上缩小，可有效解决现有技术中仅采用一次光罩时因过孔过深而容易产生的蚀刻不完全等不良，提升显示面板的整体良率。
S13、如图5H所示，采用第三光罩图案化缓冲层13以在第一填充孔33裸露出的缓冲层13上形成第二填充孔133。使第二填充孔133贯穿缓冲层13以裸露出基板1的表面。即，使第二填充孔133延伸至第二柔性基板112的表面。第一填充孔33的孔径大于第二填充孔133的孔径。
S14、如图5I所示，使第一填充孔33和第二填充孔133内填充有机填充材料，以提升显示面板的弯折性能。第一填充孔33和第二填充孔133内填充的有机填充材料可以相同，也可以不同，这里不作具体限定。
可选的，步骤S14包括：
S141、向第二填充孔133内填充第一填充材料OH1。第一填充材料OH1的上表面与缓冲层13的上表面齐平。
S141、向第一填充孔33内填充第二填充材料OH2。第二填充材料OH2的上表面与第一绝缘层3的表面齐平。
B5、如图5J所示，在栅极绝缘层5上形成电极层6。图案化电极层6以形成位于同一层的第一电极61、第一栅极60、第二电极62、第三电极63、第四电极64以及信号线65。使第一电极61通过第一过孔51与第一接触部分41连接。使第二电极62通过第二过孔52与第二接触部分42连接。使第一栅极60的至少一部分位于第一过孔51和第二过孔52之间。使第三电极63通过第三过孔31与沟道层11连接。使第四电极64通过第四过孔32与沟道层11连接。使信号线65形成在第二填充材料OH2上。
B6、如图5K所示，在电极层6上形成钝化层7。钝化层7覆盖第一电极61、第一栅极60、第二电极62、第三电极63、第四电极64和信号线65。图案化钝化层7以在钝化层7上开设贯穿钝化层7并延伸至第三电极63表面的连接过孔71。连接过孔71与第三电极63相对设置。
在本实施例中，将第一薄膜晶体管的栅极、源极和漏极以及第二薄膜晶体管的源极和漏极采用同一道光罩在同一层中形成，可以减少至少一道光罩以降低生产成本。
B7、在钝化层7上形成平坦层8。图案化平坦层8以在平坦层8上开设贯穿平坦层8并与连接过孔71连通的阳极过孔81。使阳极过孔81通过连接过孔71延伸至第三电极63的表面。
B8、在平坦层8上设置阳极层。图案化阳极层以形成阳极9。
B9、在阳极9上设置像素定义层10。图案化像素定义层10以形成多个用于容纳有机发光单元的像素定义开口101。
所述步骤B9还包括：
B91、在像素定义开口101内设置空穴注入层(图中未示出)、空穴传输层(图中未示出)、发光层(图中未示出)、电子传输层(图中未示出)以及电子注入层(图中未示出)。
B92、在电子注入层上方形成阴极(图中未示出)。
B93、在阴极上方形成封装层(图中未示出)。
B10、如图5L所示，激光剥离硬质衬板1’，完成柔性显示面板的制备。
本申请提出将薄膜晶体管的栅极、源极和漏极采用同一道光罩形成，可以减少两道光罩以降低生产成本。以图案化后的栅极绝缘层作为掩模板对所述有源层进行导体化处理，在有源层上与第一过孔和第二过孔对应的区域分别形成第一接触部分和第二接触部分，减少了一道光罩，降低了生产成本。
此外，将显示面板中多晶硅薄膜晶体管的源极和漏极与氧化物半导体薄膜金晶体管的栅极、源极和漏极采用同一道光罩形成，可以进一步减少一道光罩以降低生产成本。
本申请还提出采用两道光罩形成较深的过孔，且第二光罩的开口孔径在第一光罩的开口孔径的基础上缩小，可有效解决现有技术中仅采用一次光罩时因过孔过深而容易产生的蚀刻不完全等不良，提升显示面板的整体良率。
本申请中的柔性显示面板还在显示区和/或非显示区设置有多个柔性有机层填充区域。通过局部填充有机填充层来增加显示面板整体的抗弯折能力和弯折使用寿命。
以上对本申请实施例所提供的一种薄膜晶体管、显示面板及其制备方法进行了详细的介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (12)

1.一种薄膜晶体管，其特征在于，包括：
有源层，所述有源层包括金属氧化物，所述有源层包括相邻设置的第一接触部分、半导体部分和第二接触部分，所述第一接触部分和所述第二接触部分的导电能力大于所述半导体部分；
栅极绝缘层，设置在所述有源层上，所述栅极绝缘层上开设有贯穿所述栅极绝缘层的第一过孔和第二过孔，所述第一过孔延伸至所述第一接触部分的表面，所述第二过孔延伸至所述第二接触部分的表面；
电极层，位于所述栅极绝缘层上，所述电极层包括位于同一层的第一电极、栅极和第二电极，所述第一电极通过所述第一过孔与所述第一接触部分连接，所述第二电极通过所述第二过孔与所述第二接触部分连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极绝缘层包括第一部分和第二部分，所述第一部分的侧壁和所述第二部分的侧壁之间形成有所述第一过孔，所述第一电极位于所述第一部分上，所述栅极位于所述第二部分上，所述第一电极沿所述第一部分的侧壁延伸至所述第一接触部分，所述第一电极与所述第二部分的侧壁无重叠。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一电极与所述第二部分之间的最小间隔距离大于或等于1μm；
和/或
所述第一过孔的孔径大于或等于3μm。
4.一种显示面板，其特征在于，包括设置在衬底上的第一薄膜晶体管，所述第一薄膜晶体管包括：
有源层，所述有源层包括金属氧化物；
栅极绝缘层，设置在所述有源层上，所述栅极绝缘层上开设有贯穿所述栅极绝缘层的第一过孔和第二过孔，所述第一过孔和所述第二过孔延伸至所述有源层的表面；
电极层，位于所述栅极绝缘层上，所述电极层包括位于同一层的第一电极、第一栅极和第二电极，所述第一电极通过所述第一过孔与所述有源层连接，所述第二电极通过所述第二过孔与所述有源层连接。
5.根据权利要求4所述的显示面板，其特征在于，还包括设置在所述衬底上的第二薄膜晶体管，所述第二薄膜晶体管包括：
沟道层，位于所述衬底上，所述沟道层包括多晶硅；
层间绝缘层，设置在所述沟道层上；
第二栅极，位于一金属层，所述金属层设置在所述层间绝缘层上；
第一绝缘层，设置在所述金属层上并覆盖所述第二栅极，所述第一绝缘层上开设有贯穿所述第一绝缘层和所述层间绝缘层的第三过孔和第四过孔，所述第三过孔和所述第四过孔延伸至所述沟道层的表面；
所述电极层还包括与所述第一电极、第一栅极和第二电极位于同一层的第三电极和第四电极，所述第三电极通过所述第三过孔与所述沟道层连接，所述第四电极通过所述第四过孔与所述沟道层连接。
6.根据权利要求5所述的显示面板，其特征在于，所述有源层设置在所述第一绝缘层上；和/或
所述金属层还包括遮光电极，所述遮光电极与所述有源层相对设置。
7.根据权利要求4所述的显示面板，其特征在于，所述栅极绝缘层包括第一部分和第二部分，所述第一部分的侧壁和所述第二部分的侧壁之间形成有所述第一过孔，所述第一电极位于所述第一部分上，所述栅极位于所述第二部分上，所述第一电极沿所述第一部分的侧壁延伸至所述有源层，所述第一电极与所述第二部分的侧壁无重叠。
8.根据权利要求7所述的显示面板，其特征在于，所述第一电极与所述第二部分之间的最小间隔距离大于或等于2μm；
和/或
所述第一过孔的孔径大于或等于5μm。
9.根据权利要求4所述的显示面板，其特征在于，所述有源层包括相邻设置的第一接触部分、半导体部分和第二接触部分，所述第一接触部分和所述第二接触部分的导电能力大于所述半导体部分；
所述第一过孔延伸至所述第一接触部分的表面，所述第二过孔延伸至所述第二接触部分的表面，所述第一电极通过所述第一过孔与所述第一接触部分连接，所述第二电极通过所述第二过孔与所述第二接触部分连接。
10.一种显示面板的制备方法，其特征在于，包括：
B1、提供一基底；
B2、在所述基底上形成金属氧化物半导体层，图案化所述金属氧化物半导体层以形成有源层；
B3、在所述有源层上形成栅极绝缘层，图案化所述栅极绝缘层以形成贯穿所述栅极绝缘层的第一过孔和第二过孔，使所述第一过孔和所述第二过孔延伸至所述有源层的表面；
B4、以图案化后的所述栅极绝缘层为掩模板对所述第一过孔和所述第二过孔裸露出的所述有源层进行导体化处理，使所述有源层中形成相邻设置的第一接触部分、半导体部分和第二接触部分，且所述第一接触部分和所述第二接触部分的导电能力大于所述半导体部分；
所述第一接触部分与所述第一过孔相对使所述第一过孔裸露出所述第一接触部分的表面，所述第二接触部分与所述第二过孔相对使所述第二过孔裸露出所述第二接触部分的表面；
B5、在所述栅极绝缘层上形成电极层，图案化所述电极层以形成位于同一层的第一电极、第一栅极和第二电极，使所述第一电极通过所述第一过孔与所述第一接触部分连接，使所述第二电极通过所述第二过孔与所述第二接触部分连接，且所述栅极的至少一部分位于所述第一过孔和第二过孔之间。
11.根据权利要求10所述的显示面板的制备方法，其特征在于，所述步骤B1包括：
B11、提供一衬底；
B12、在所述衬底上形成图案化的沟道层，所述沟道层包括多晶硅；
B13、在所述沟道层上形成层间绝缘层；
B14、在所述层间绝缘层上形成一金属层，图案化所述金属层以形成第二栅极；
B15、在所述金属层上形成第一绝缘层；
所述步骤B2包括：在所述第一绝缘层上形成金属氧化物半导体层，图案化所述金属氧化物半导体层以形成有源层，所述有源层与所述沟道层错开；
所述步骤B3还包括：图案化后的所述栅极绝缘层在所述沟道层所在平面上的正投影位于所述沟道层外部；
所述显示面板的制备方法在所述步骤B5之前还包括：
S1、图案化所述第一绝缘层以形成贯穿所述第一绝缘层和所述层间绝缘层的第三过孔和第四过孔，使所述第三过孔和所述第四过孔延伸至所述沟道层的表面；
所述步骤B5还包括：图案化所述电极层以形成与所述第一电极、第一栅极和第二电极位于同一层的第三电极和第四电极，使所述第三电极通过所述第三过孔与所述沟道层连接，使所述第四电极通过所述第四过孔与所述沟道层连接。
12.根据权利要求11所述的显示面板的制备方法，其特征在于，所述步骤S1包括：
S11、采用第一光罩图案化所述第一绝缘层以形成贯穿所述第一绝缘层的第三过孔和第四过孔，使所述第三过孔和所述第四过孔延伸至所述层间绝缘层的表面；
S12、采用第二光罩图案化所述层间绝缘层以深化所述第三过孔和所述第四过孔，使所述第三过孔和所述第四过孔贯穿所述层间绝缘层以裸露出所述沟道层的表面；
所述第一光罩上对应所述第三过孔的开口的孔径大于所述第二光罩上对应所述第三过孔的开口的孔径。
CN202111128551.2A 2021-09-26 2021-09-26 薄膜晶体管、显示面板及其制备方法 Pending CN113871403A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111128551.2A CN113871403A (zh) 2021-09-26 2021-09-26 薄膜晶体管、显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111128551.2A CN113871403A (zh) 2021-09-26 2021-09-26 薄膜晶体管、显示面板及其制备方法

Publications (1)

Publication Number Publication Date
CN113871403A true CN113871403A (zh) 2021-12-31

Family

ID=78994524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111128551.2A Pending CN113871403A (zh) 2021-09-26 2021-09-26 薄膜晶体管、显示面板及其制备方法

Country Status (1)

Country Link
CN (1) CN113871403A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994055A (zh) * 2017-11-10 2018-05-04 武汉华星光电半导体显示技术有限公司 可弯折显示面板及其制作方法
CN108899334A (zh) * 2018-07-20 2018-11-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109599419A (zh) * 2018-10-23 2019-04-09 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
CN110429116A (zh) * 2019-07-24 2019-11-08 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN210272308U (zh) * 2019-10-23 2020-04-07 成都中电熊猫显示科技有限公司 阵列基板及显示面板
CN111564458A (zh) * 2020-07-16 2020-08-21 武汉华星光电半导体显示技术有限公司 显示面板
CN113299559A (zh) * 2021-06-24 2021-08-24 京东方科技集团股份有限公司 薄膜晶体管的制备方法及薄膜晶体管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994055A (zh) * 2017-11-10 2018-05-04 武汉华星光电半导体显示技术有限公司 可弯折显示面板及其制作方法
CN108899334A (zh) * 2018-07-20 2018-11-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109599419A (zh) * 2018-10-23 2019-04-09 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
CN110429116A (zh) * 2019-07-24 2019-11-08 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN210272308U (zh) * 2019-10-23 2020-04-07 成都中电熊猫显示科技有限公司 阵列基板及显示面板
CN111564458A (zh) * 2020-07-16 2020-08-21 武汉华星光电半导体显示技术有限公司 显示面板
CN113299559A (zh) * 2021-06-24 2021-08-24 京东方科技集团股份有限公司 薄膜晶体管的制备方法及薄膜晶体管

Similar Documents

Publication Publication Date Title
US10199448B2 (en) Organic light emitting display device and method of manufacturing an organic light emitting display device
CN105742324B (zh) 有机发光显示装置及其制造方法
CN111725324B (zh) 薄膜晶体管、阵列基板及其制造方法
CN108878449B (zh) 阵列基板的制作方法、阵列基板及显示装置
JP6484786B2 (ja) 表示装置および表示装置の製造方法、並びに電子機器
US11963382B2 (en) Display substrate and preparation method thereof, and display device
US11723257B2 (en) Organic light emitting diode display substrate, manufacturing method therefor, and organic light emitting diode display device
CN113471257B (zh) 显示面板及移动终端
CN113937236A (zh) 显示基板及其制备方法、显示装置
CN113629072A (zh) 阵列基板及其制备方法、显示面板
CN110931510B (zh) 阵列基板、显示面板及阵列基板的制备方法
CN113711290A (zh) 显示基板及其制备方法、显示母板和显示装置
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
KR20170021428A (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
CN113224120A (zh) 显示面板及其制备方法
CN113270422B (zh) 一种显示基板及其制备方法、显示面板
US20240180000A1 (en) Display Substrate and Display Device
CN111739910B (zh) 一种阵列基板及其制备方法、显示装置
CN113871403A (zh) 薄膜晶体管、显示面板及其制备方法
CN114695494A (zh) Oled显示面板及其制作方法
CN113192979A (zh) 一种阵列基板及其制备方法
CN113488511A (zh) 阵列基板
KR20170124152A (ko) 트랜지스터 패널 및 그 제조 방법
CN113394244A (zh) 显示母板及其制备方法、显示基板和显示装置
KR20210086252A (ko) 기판 홀을 포함하는 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination