CN113488511A - 阵列基板 - Google Patents

阵列基板 Download PDF

Info

Publication number
CN113488511A
CN113488511A CN202110691882.0A CN202110691882A CN113488511A CN 113488511 A CN113488511 A CN 113488511A CN 202110691882 A CN202110691882 A CN 202110691882A CN 113488511 A CN113488511 A CN 113488511A
Authority
CN
China
Prior art keywords
layer
array substrate
opening
sub
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110691882.0A
Other languages
English (en)
Other versions
CN113488511B (zh
Inventor
王若男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110691882.0A priority Critical patent/CN113488511B/zh
Priority to PCT/CN2021/106810 priority patent/WO2022267115A1/zh
Priority to US17/427,612 priority patent/US20240040864A1/en
Publication of CN113488511A publication Critical patent/CN113488511A/zh
Application granted granted Critical
Publication of CN113488511B publication Critical patent/CN113488511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80517Multilayers, e.g. transparent multilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10Transparent electrodes, e.g. using graphene
    • H10K2102/101Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/102Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10Transparent electrodes, e.g. using graphene
    • H10K2102/101Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种阵列基板。阵列基板包括基板、平坦化层、连接层以及阳极层。所述平坦化层设置在所述基板的一侧,所述平坦化层包括第一开孔。所述连接层包括连接部,所述连接部设置在所述第一开孔内并延伸至所述平坦化层的表面。所述阳极层设置在所述连接部远离所述平坦化层的一侧。本申请提供的阵列基板通过在平坦化层与阳极层之间设置连接部,可以避免显示面板出现像素暗点。

Description

阵列基板
技术领域
本申请涉及显示领域,尤其涉及一种阵列基板。
背景技术
目前阵列基板的平坦化层中含有硫元素。平坦化层的一侧通常为阳极层。阳极层的材料通常含有银元素。平坦化层中的硫元素(S)容易扩散至阳极层形成黑色的银(Ag)的硫化物。当上述阵列基板用于显示面板时,容易造成显示面板出现像素暗点的问题。因此,需要提出一种解决方案,以避免显示面板出现像素暗点。
发明内容
本申请的目的在于提供一种阵列基板,以解决现有技术中显示面板容易出现像素暗点的问题。
一种阵列基板,包括:
基板;
平坦化层,所述平坦化层设置在所述基板的一侧,所述平坦化层包括第一开孔;
连接层,所述连接层包括连接部,所述连接部设置在所述第一开孔内并延伸至所述平坦化层的表面;
阳极层,所述阳极层设置在所述连接部远离所述平坦化层的一侧。
在一些实施例中,所述连接部包括第一子连接部和第二子连接部,所述第一子连接部和所述第二子连接部之间具有间隙,所述第一子连接部覆盖所述第一开孔,所述第二子连接部设置在所述平坦化层的表面,所述阳极层覆盖所述第一子连接部、所述第二子连接部以及位于所述间隙处的所述平坦化层,所述第一子连接部和所述第二子连接部通过所述阳极层连接。
在一些实施例中,所述阵列基板还包括依次层叠设置的第一金属层、缓冲层、半导体层、栅极绝缘层、栅极层、层间介质层、第二金属层以及钝化层。
在一些实施例中,所述第二金属层包括源极、漏极和第一绑定部,所述源极与所述连接部连接,所述第一绑定部与所述第一金属层连接。
在一些实施例中,所述平坦化层还包括第二开孔,所述连接层还包括第二绑定部,所述第二绑定部设置在所述第二开孔内,所述第二绑定部与所述第一绑定部连接。
在一些实施例中,所述阵列基板还包括像素定义层,所述像素定义层包括第一开口和第二开口,所述第一开口暴露出所述阳极层,所述第二开口与所述第二开孔对应设置,所述第二开口暴露出所述第二绑定部。
在一些实施例中,所述第二金属层还包括第一极板,所述第一极板与所述第一金属层连接。
在一些实施例中,所述连接层的材料包括钼、钛、钼/钛、钛的合金和氧化铟锡中的一种或多种。
在一些实施例中,所述阳极层包括第一子层、第二子层和第三子层,所述第一子层的材料为氧化铟锡或氧化铟锌,所述第二子层的材料为银或者银的合金,所述第三子层的材料为氧化铟锡或氧化铟锌。
在一些实施例中,位于所述阳极层与所述平坦化层之间的所述连接部的厚度为30纳米至300纳米。
本申请提供一种阵列基板。阵列基板包括基板、平坦化层、连接层以及阳极层。所述平坦化层设置在所述基板的一侧。所述平坦化层包括第一开孔。所述连接层包括连接部。所述连接部设置在所述第一开孔内并延伸至所述平坦化层的表面。所述阳极层设置在所述连接部远离所述平坦化层的一侧。本申请提供的阵列基板通过在平坦化层与阳极层之间设置连接部,可以阻挡平坦化层中的硫元素扩散至阳极层中,避免阳极层中形成银的硫化物,进而改善显示面板中出现像素暗点的问题,有利于提高显示面板的显示效果。
附图说明
为了更清楚地说明本申请中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的结构示意图。
图2为本申请提供的阵列基板的第一种实施例沿AA’线的剖面图。
图3为本申请提供的阵列基板的第二种实施例沿AA’线的剖面图。
图4为本申请提供的阵列基板的第三种实施例沿AA’线的剖面图。
图5为本申请实施例提供的阵列基板的制备方法流程图。
图6为本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,本申请所提到的[第一]、[第二]、[第三]和[第四]等序号用语并不代表任何顺序、数量或者重要性,只是用于区分不同的部分。本申请所提到的[上]、[下]、[左]和[右]等方向用语仅是参考附加图式的方向。因此,使用的序号用语、方向用语和位置关系用语是用以说明及理解本申请,而非用以限制本申请。在图中,结构相似的单元是以相同标号表示。
本申请提供一种阵列基板,下面将结合具体实施例对本申请进行详细说明。
请参阅图1-2,图1为本申请实施例提供的阵列基板的结构示意图。图2为本申请提供的阵列基板的第一种实施例沿AA’线的剖面图。
阵列基板100包括基板101、平坦化层102、连接层103以及阳极层104。平坦化层102设置在基板101的一侧。平坦化层102包括第一开孔1021。连接层103包括连接部1031。连接部1031设置在第一开孔1021内并延伸至平坦化层102的表面。阳极层104设置在连接部1031远离平坦化层102的一侧。
其中,基板101可以为玻璃基板或柔性基板。平坦化层102可以由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂等有机材料中的一种或多种形成。平坦化层102的厚度为100纳米至500纳米。具体的,平坦化层102的厚度可以为100纳米、200纳米、300纳米、400纳米或500纳米。连接层103可以由钼(Mo)、钛(Ti)、钼(Mo)/钛(Ti)、钛(Ti)的合金和氧化铟锡(ITO)中的一种或多种形成。
银(Ag)和银的合金(APC)可以与硫(S)反应形成黑色的银(Ag)的硫化物。如果阳极层上有黑色的银(Ag)的硫化物生成,容易造成阴极和阳极短路,导致显示面板出现像素暗点。本申请提供的阵列基板100通过在平坦化层102与阳极层104之间设置连接部1031,可以阻挡平坦化层102中的硫(S)元素扩散至阳极层104中与银(Ag)或银的合金(APC)反应形成黑色的银(Ag)的硫化物,从而避免因阴极和阳极短路,导致显示面板出现像素暗点,有利于提高显示面板的显示效果。
在一些实施例中,位于阳极层104与平坦化层102之间的连接部1031的厚度为30纳米至300纳米。具体的,位于阳极层104与平坦化层102之间的连接部1031的厚度可以为30纳米、50纳米、100纳米、150纳米、200纳米、250纳米或300纳米。
当位于阳极层104与平坦化层102之间的连接部1031的厚度过薄时,不能有效阻挡平坦化层102中的硫元素扩散至阳极层104中。当位于阳极层104与平坦化层102之间的连接部1031的厚度过厚时,不利于制备轻薄化的显示面板。因此,本申请设置位于阳极层104与平坦化层102之间的连接部1031的厚度为30纳米至300纳米。
请参阅图3,图3为本申请提供的阵列基板的第二种实施例沿AA’线的剖面图。
在一些实施例中,阳极层104包括第一子层1041、第二子层1042和第三子层1043。其中,第一子层1041的材料可以是氧化铟锡(ITO)或氧化铟锌(IZO)。第二子层1042的材料可以是银(Ag)或者银的合金(APC)。其中,APC是由银(Ag)、钯(Pd)和铜(Cu)形成的合金。第三子层1043的材料可以是氧化铟锡(ITO)或氧化铟锌(IZO)。
本申请通过将阳极层104设置为包括第一子层1041、第二子层1042和第三子层1043的叠层结构,并将电极材料为银(Ag)或者银的合金(APC)的第二子层设置在叠层的中间,可以进一步阻挡平坦化层102中的硫(S)元素扩散至阳极层104中与银(Ag)或银的合金(APC)反应形成黑色的银(Ag)的硫化物,从而避免因阴极和阳极短路,导致显示面板出现像素暗点,有利于提高显示面板的显示效果。
在一些实施例中,阵列基板100还可以包括依次层叠设置的第一金属层105、缓冲层106、半导体层107、栅极绝缘层108、栅极层109、层间介质层110、第二金属层111以及钝化层112。
第一金属层105设置在基板101的一侧。第一金属层105可以由叠层金属Cu/Ti或Cu/Mo/Ti形成。通过将Mo设置在Cu与Ti之间,可以提高Cu与Ti的贴合性。第一金属层105的厚度为50纳米至200纳米。具体的,第一金属层105的厚度可以为50纳米、100纳米、150纳米或200纳米。第一金属层105包括遮光部1051、第一金属部1052和第二金属部1053。
缓冲层106设置在第一金属层105远离基板101的一侧。缓冲层106可以由氧化硅(SiOX)、氮化硅(SiNX)或氧化铝(AlOX)一种或多种形成。缓冲层106的厚度为100纳米至500纳米。具体的,缓冲层106的厚度可以为100纳米、200纳米、300纳米、400纳米或500纳米。
半导体层107设置在缓冲层106远离所述第一金属层105的一侧。半导体层107可以由氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)或氧化铟镓锌锡(IGZTO)中的一种或多种形成。半导体层107的厚度为10纳米至100纳米。具体的,半导体层107的厚度可以为10纳米、20纳米、30纳米、40纳米、50纳米、60纳米、70纳米、80纳米、90纳米或100纳米。半导体层107包括有源部1071和半导体部1072。有源部1071包括沟道区和非沟道区。
栅极绝缘层108设置在有源部1071远离所述缓冲层106的一侧。栅极绝缘层108在基板101上的正投影落入到有源部1071在基板101上的正投影的范围内。栅极绝缘层108可以由氧化硅(SiOX)、氮化硅(SiNX)或氧化硅(SiOX)/氮化硅(SiNX)的叠层形成。栅极绝缘层108的厚度为50纳米至200纳米。具体的,栅极绝缘层108的厚度可以为50纳米、100纳米、150纳米或200纳米。
栅极层109设置在栅极绝缘层108远离所述半导体层107的一侧。栅极层109在基板101上的正投影落入到栅极绝缘层108在基板101上的正投影的范围内。栅极层109可以由钼(Mo)、钛(Ti)、铝(Al)或铜(Cu)的一种或多种形成。栅极层109的厚度为200纳米至800纳米。具体的,栅极层109的厚度可以为200纳米、300纳米、400纳米、500纳米、600纳米、700纳米或800纳米。
层间介质层110覆盖缓冲层106、半导体层107、栅极绝缘层108和栅极层109。层间介质层110可以由氧化硅(SiOX)、氮化硅(SiNX)或氧化硅(SiOX)/氮化硅(SiNX)的叠层形成。层间介质层110的厚度为200纳米至1000纳米。具体的,层间介质层110的厚度可以为200纳米、300纳米、400纳米、500纳米、600纳米、700纳米、800纳米、900纳米或1000纳米。
其中,第二金属层111设置在层间介质层110远离缓冲层106的一侧。第二金属层111可以由钼(Mo)、钛(Ti)、铝(Al)或铜(Cu)的一种或多种形成。第二金属层111的厚度为200纳米至800纳米。具体的,第二金属层111的厚度可以为200纳米、300纳米、400纳米、500纳米、600纳米、700纳米或800纳米。
其中,钝化层112覆盖第二金属层111。钝化层112可以由氧化硅(SiOX)、氮化硅(SiNX)或氧化硅(SiOX)/氮化硅(SiNX)的叠层形成。钝化层112的厚度为100纳米至500纳米。具体的,钝化层112的厚度可以为100纳米、200纳米、300纳米、400纳米或500纳米。
在一些实施例中,第二金属层111包括源极1111、漏极1112和第一绑定部1113。源极1111与连接部1031连接。第一绑定部1113与第一金属层105连接。具体的,源极1111和有源部1071的非沟道区和遮光部1051连接。漏极1112和有源部1071的非沟道区连接。第一绑定部1113与第一金属部1052连接。第二金属层111还包括第一极板1114。第一极板1114与第一金属层105连接。具体的,第一极板1114与第二金属部1053连接。
本申请通过在一道制程中形成源极1111、漏极1112、第一绑定部1113和第一极板1114,可以简化阵列基板100的制备过程,节约制备阵列基板100的成本。
本申请将第一极板1114与第二金属部1053连接,作为电容的一个极板。半导体部1072导体化后作为电容的另一个极板。缓冲层106和层间介质层110作为电容的绝缘介质层。
在一些实施例中,平坦化层102还包括第二开孔1022。连接层103还包括第二绑定部1032。第二绑定部1032设置在第二开孔1022内。第二绑定部1032与第一绑定部1113连接。
本申请通过将第二绑定部1032与第一绑定部1113连接。第一绑定部1113与第一金属部1052连接,从而实现外接电源对阵列基板100传输电信号。
在一些实施例中,阵列基板100还包括像素定义层113。像素定义层113包括第一开口1131和第二开口1132。第一开口1131暴露出阳极层104。第二开口1132与第二开孔1022对应设置。第二开口1132暴露出第二绑定部1032。其中,像素定义层113可以由高遮光的材料形成。比如光透过率小于15%的材料。
本申请通过在像素定义层113中形成暴露出阳极层104的第一开口1131,后续可以在第一开口1131内制备发光单元。本申请通过在像素定义层113中形成暴露出第二绑定部1032的第二开口1132,后续可以用于外接电路对阵列基板100传输电信号。
请参阅图4,图4为本申请提供的阵列基板的第三种实施例沿AA’线的剖面图。
第三种实施例提供的阵列基板100与第一种实施例提供的阵列基板100不同的是,连接部1031包括第一子连接部1031a和第二子连接部1031b。第一子连接部1031a和第二子连接部1031b之间具有间隙1033。第一子连接部1031a覆盖第一开孔1021。第二子连接部1031b设置在平坦化层102的表面。阳极层104覆盖第一子连接部1031a、第二子连接部1031b以及位于间隙1033处的平坦化层102。第一子连接部1031a和第二子连接部1031b通过阳极层104连接。其中,第二子连接部1031b的厚度为30纳米至300纳米。具体的,第二子连接部1031b的厚度可以为30纳米、50纳米、100纳米、150纳米、200纳米、250纳米或300纳米。
银(Ag)和银的合金(APC)可以与硫(S)反应形成黑色的银(Ag)的硫化物。如果阳极层上有黑色的银(Ag)的硫化物生成,容易造成阴极和阳极短路,导致显示面板出现像素暗点。本申请提供的阵列基板100通过在平坦化层102与阳极层104之间设置连接部1031。连接部1031包括第一子连接部1031a和第二子连接部1031b。第一子连接部1031a和第二子连接部1031b之间具有间隙1033。第一子连接部1031a覆盖第一开孔1021。第二子连接部1031b设置在平坦化层102的表面。阳极层104覆盖第一子连接部1031a、第二子连接部1031b以及位于间隙1033处的平坦化层102。第一子连接部1031a和第二子连接部1031b通过阳极层104连接,可以阻挡平坦化层102中的硫(S)元素扩散至阳极层104中与银(Ag)或银的合金(APC)反应形成黑色的银(Ag)的硫化物,从而避免因阴极和阳极短路,导致显示面板出现像素暗点,有利于提高显示面板的显示效果。此外,本申请通过在第一子连接部1031a和第二子连接部1031b之间设置间隙1033,还可以增大阳极层104与连接层103的接触面积,提高信号传输的稳定性。
第三种实施例提供的阵列基板100的其他部件与第一种实施例提供的阵列基板100相同,这里不再赘述。
请参阅图5,图5为本申请实施例提供的阵列基板的制备方法流程图。
本申请提供一种阵列基板的制备方法,包括:
步骤B10:在基板一侧形成第一金属层,对第一金属层图案化形成遮光部、第一金属部和第二金属部。
其中,基板可以为玻璃基板或柔性基板。第一金属层可以由叠层金属Cu/Ti或Cu/Mo/Ti形成。通过将Mo设置在Cu与Ti之间,可以提高Cu与Ti的贴合性。第一金属层的厚度为50纳米至200纳米。具体的,第一金属层的厚度可以为50纳米、100纳米、150纳米或200纳米。
步骤B20:形成覆盖第一金属层的缓冲层。
其中,缓冲层可以由氧化硅(SiOX)、氮化硅(SiNX)和氧化铝(AlOX)一种或多种形成。缓冲层的厚度为100纳米至500纳米。具体的,缓冲层的厚度可以为100纳米、200纳米、300纳米、400纳米或500纳米。
步骤B30:在缓冲层远离第一金属层的一侧依次形成半导体层、栅极绝缘层、栅极层和层间介质层。
半导体层可以由氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)或氧化铟镓锌锡(IGZTO)中的一种或多种形成。半导体层的厚度为10纳米至100纳米。具体的,半导体层的厚度可以为10纳米、20纳米、30纳米、40纳米、50纳米、60纳米、70纳米、80纳米、90纳米或100纳米。
栅极绝缘层可以由氧化硅(SiOX)、氮化硅(SiNX)或氧化硅(SiOX)/氮化硅(SiNX)的叠层形成。栅极绝缘层的厚度为50纳米至200纳米。具体的,栅极绝缘层的厚度可以为50纳米、100纳米、150纳米或200纳米。
栅极层可以由钼(Mo)、钛(Ti)、铝(Al)或铜(Cu)的一种或多种形成。栅极层的厚度为200纳米至800纳米。具体的,栅极层的厚度可以为200纳米、300纳米、400纳米、500纳米、600纳米、700纳米或800纳米。
层间介质层可以由氧化硅(SiOX)、氮化硅(SiNX)或氧化硅(SiOX)/氮化硅(SiNX)的叠层形成。层间介质层的厚度为200纳米至1000纳米。具体的,层间介质层的厚度可以为200纳米、300纳米、400纳米、500纳米、600纳米、700纳米、800纳米、900纳米或1000纳米。
其中,在形成层间介质层之前,还可以包括:对栅极金属图形案形成栅极;再利用栅极图形为自对准,对栅极绝缘层图案化。
具体的,只在有栅极图形的膜层下方,才有栅极绝缘层存在,其余地方栅极绝缘层均被蚀刻掉。其中,在对栅极金属图形案形成栅极;再利用栅极图形为自对准,对栅极绝缘层图案化之后,还可以包括:对半导体层等离子化处理。
具体的,对于上方没有栅极绝缘层和栅极金属保护的半导体层,等离子化处理后电阻明显降低,形成N+导体层。因栅极绝缘层下方的半导体层没有经过等离子化处理,继续保持半导体特性。
其中,在对半导体层等离子化处理之后,还可以包括:对半导体层图案化处理,形成有源部和半导体部。经过等离子化处理后的一部分有源部,可以作为薄膜晶体管的非沟道区。没有经过等离子化处理后的一部分有源部,可以作为薄膜晶体管的沟道区。半导体部在等离子化处理后,可以作为电容的一个极板。
步骤B40:在层间介质层远离栅极层的一侧形成第二金属层,对第二金属层图案化形成源极、漏极、第一绑定部和第一极板。
具体的,源极和有源部的非沟道区和遮光层连接。漏极和有源部的非沟道区连接。第一绑定部和第一金属部连接。第一极板和第二金属部连接。第二金属层可以由钼(Mo)、钛(Ti)、铝(Al)或铜(Cu)的一种或多种形成。第二金属层的厚度为200纳米至800纳米。具体的,第二金属层的厚度可以为200纳米、300纳米、400纳米、500纳米、600纳米、700纳米或800纳米。对第二金属层图案化形成源极、漏极、第一绑定部和第一极板。
步骤B50:形成覆盖第二金属层的平坦化层,对平坦化层图案化形成第一开孔和第二开孔,第一开孔暴露出源极,第二开孔暴露出第一绑定部。
其中,平坦化层可以由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂等有机材料中的一种或多种形成。平坦化层的厚度为100纳米至500纳米。具体的,平坦化层的厚度可以为100纳米、200纳米、300纳米、400纳米或500纳米。
步骤B60:在平坦化层的表面、第一开孔和第二开孔内形成连接层,对连接层图案化形成连接部和第二绑定部,连接部位于平坦化层的表面和第一开孔内,第二绑定部位于第二开孔内。
具体的,连接部和源极连接。第二绑定部和第一绑定部连接。其中,连接层可以由钼(Mo)、钛(Ti)、钼(Mo)/钛(Ti)、钛(Ti)合金和氧化铟锡(ITO)中的一种或多种形成。位于平坦化层表面的连接层的厚度为30纳米至300纳米。具体的,位于平坦化层表面的连接层的厚度可以为30纳米、50纳米、100纳米、150纳米、200纳米、250纳米或300纳米。
步骤B70:在连接部远离平坦化层的一侧形成依次阳极层和像素定义层,对像素定义层图案化形成第一开口和第二开口,第一开口暴露出阳极层,第二开口暴露出第二绑定部。
其中,阳极层包括第一子层、第二子层和第三子层。其中,第一子层的材料可以是氧化铟锡(ITO)或氧化铟锌(IZO)。第二子层的材料可以是银(Ag)或者银的合金(APC)。其中,APC是由银(Ag)、钯(Pd)和铜(Cu)形成的合金。第三子层的材料可以是氧化铟锡(ITO)或氧化铟锌(IZO)。像素定义层可以由高遮光的材料形成。比如光透过率小于15%的材料。
银(Ag)和银的合金(APC)可以与硫(S)反应形成黑色的银(Ag)的硫化物。如果阳极层上有黑色的银(Ag)的硫化物生成,容易造成阴极和阳极短路,导致显示面板出现像素暗点。本申请提供的阵列基板通过在平坦化层与阳极层之间设置连接部,可以阻挡平坦化层中的硫(S)元素扩散至阳极层104中与银(Ag)或银的合金(APC)反应形成黑色的银(Ag)的硫化物,从而避免因阴极和阳极短路,导致显示面板出现像素暗点,有利于提高显示面板的显示效果。
请参阅图6,图6为本申请实施例提供的显示面板的结构示意图。
本申请提供的显示面板1000包括如前任一实施例所述的阵列基板100。
本申请提供的显示面板包括阵列基板。其中,本申请提供的阵列基板通过在平坦化层与阳极层之间设置连接部,可以阻挡平坦化层中的硫(S)元素扩散至阳极层中与银(Ag)或银的合金(APC)反应形成黑色的银(Ag)的硫化物,从而避免因阴极和阳极短路,导致显示面板出现像素暗点,有利于提高显示面板的显示效果。
综上所述,虽然本申请实施例的详细介绍如上,但上述实施例并非用以限制本申请,本领域的普通技术人员应当理解:其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请实施例的技术方案的范围。

Claims (10)

1.一种阵列基板,其特征在于,包括:
基板;
平坦化层,所述平坦化层设置在所述基板的一侧,所述平坦化层包括第一开孔;
连接层,所述连接层包括连接部,所述连接部设置在所述第一开孔内并延伸至所述平坦化层的表面;
阳极层,所述阳极层设置在所述连接部远离所述平坦化层的一侧。
2.根据权利要求1所述的阵列基板,其特征在于,所述连接部包括第一子连接部和第二子连接部,所述第一子连接部和所述第二子连接部之间具有间隙,所述第一子连接部覆盖所述第一开孔,所述第二子连接部设置在所述平坦化层的表面,所述阳极层覆盖所述第一子连接部、所述第二子连接部以及位于所述间隙处的所述平坦化层,所述第一子连接部和所述第二子连接部通过所述阳极层连接。
3.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括依次层叠设置的第一金属层、缓冲层、半导体层、栅极绝缘层、栅极层、层间介质层、第二金属层以及钝化层。
4.根据权利要求3所述的阵列基板,其特征在于,所述第二金属层包括源极、漏极和第一绑定部,所述源极与所述连接部连接,所述第一绑定部与所述第一金属层连接。
5.根据权利要求4所述的阵列基板,其特征在于,所述平坦化层还包括第二开孔,所述连接层还包括第二绑定部,所述第二绑定部设置在所述第二开孔内,所述第二绑定部与所述第一绑定部连接。
6.根据权利要求5所述的阵列基板,其特征在于,所述阵列基板还包括像素定义层,所述像素定义层包括第一开口和第二开口,所述第一开口暴露出所述阳极层,所述第二开口与所述第二开孔对应设置,所述第二开口暴露出所述第二绑定部。
7.根据权利要求3所述的阵列基板,其特征在于,所述第二金属层还包括第一极板,所述第一极板与所述第一金属层连接。
8.根据权利要求1所述的阵列基板,其特征在于,所述连接层的材料包括钼、钛、钼/钛、钛的合金和氧化铟锡中的一种或多种。
9.根据权利要求1所述的阵列基板,其特征在于,所述阳极层包括第一子层、第二子层和第三子层,所述第一子层的材料为氧化铟锡或氧化铟锌,所述第二子层的材料为银或者银的合金,所述第三子层的材料为氧化铟锡或氧化铟锌。
10.根据权利要求1所述的阵列基板,其特征在于,位于所述阳极层与所述平坦化层之间的所述连接部的厚度为30纳米至300纳米。
CN202110691882.0A 2021-06-22 2021-06-22 阵列基板 Active CN113488511B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110691882.0A CN113488511B (zh) 2021-06-22 2021-06-22 阵列基板
PCT/CN2021/106810 WO2022267115A1 (zh) 2021-06-22 2021-07-16 阵列基板和显示面板
US17/427,612 US20240040864A1 (en) 2021-06-22 2021-07-16 Array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110691882.0A CN113488511B (zh) 2021-06-22 2021-06-22 阵列基板

Publications (2)

Publication Number Publication Date
CN113488511A true CN113488511A (zh) 2021-10-08
CN113488511B CN113488511B (zh) 2022-10-04

Family

ID=77935764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110691882.0A Active CN113488511B (zh) 2021-06-22 2021-06-22 阵列基板

Country Status (3)

Country Link
US (1) US20240040864A1 (zh)
CN (1) CN113488511B (zh)
WO (1) WO2022267115A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188380A (zh) * 2021-12-02 2022-03-15 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030234608A1 (en) * 2002-06-22 2003-12-25 Samsung Sdi Co., Ltd. Organic electroluminescent device employing multi-layered anode
CN104538428A (zh) * 2014-12-29 2015-04-22 深圳市华星光电技术有限公司 Coa型woled结构及制作方法
CN109638054A (zh) * 2018-12-18 2019-04-16 武汉华星光电半导体显示技术有限公司 显示面板及制作方法
CN109742118A (zh) * 2019-01-08 2019-05-10 京东方科技集团股份有限公司 显示面板、阵列基板及其制备方法
CN109994536A (zh) * 2019-04-28 2019-07-09 武汉华星光电半导体显示技术有限公司 Tft阵列基板及oled显示面板
CN112201678A (zh) * 2020-09-30 2021-01-08 云南北方奥雷德光电科技股份有限公司 高色彩饱和度硅基oled微型显示器及其制备方法
CN112820841A (zh) * 2021-01-18 2021-05-18 合肥维信诺科技有限公司 显示基板及显示基板制备方法
CN112820741A (zh) * 2021-01-18 2021-05-18 合肥维信诺科技有限公司 显示基板及显示基板制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717181B2 (en) * 2001-02-22 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Luminescent device having thin film transistor
KR102396299B1 (ko) * 2015-07-06 2022-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106531768A (zh) * 2016-12-07 2017-03-22 厦门天马微电子有限公司 一种有机电致发光显示面板及其制备方法
CN209418506U (zh) * 2019-02-20 2019-09-20 云谷(固安)科技有限公司 显示单元和显示设备
CN110571252A (zh) * 2019-08-20 2019-12-13 武汉华星光电半导体显示技术有限公司 阵列基板、阵列基板制造方法及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030234608A1 (en) * 2002-06-22 2003-12-25 Samsung Sdi Co., Ltd. Organic electroluminescent device employing multi-layered anode
CN104538428A (zh) * 2014-12-29 2015-04-22 深圳市华星光电技术有限公司 Coa型woled结构及制作方法
CN109638054A (zh) * 2018-12-18 2019-04-16 武汉华星光电半导体显示技术有限公司 显示面板及制作方法
CN109742118A (zh) * 2019-01-08 2019-05-10 京东方科技集团股份有限公司 显示面板、阵列基板及其制备方法
CN109994536A (zh) * 2019-04-28 2019-07-09 武汉华星光电半导体显示技术有限公司 Tft阵列基板及oled显示面板
CN112201678A (zh) * 2020-09-30 2021-01-08 云南北方奥雷德光电科技股份有限公司 高色彩饱和度硅基oled微型显示器及其制备方法
CN112820841A (zh) * 2021-01-18 2021-05-18 合肥维信诺科技有限公司 显示基板及显示基板制备方法
CN112820741A (zh) * 2021-01-18 2021-05-18 合肥维信诺科技有限公司 显示基板及显示基板制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188380A (zh) * 2021-12-02 2022-03-15 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
CN113488511B (zh) 2022-10-04
US20240040864A1 (en) 2024-02-01
WO2022267115A1 (zh) 2022-12-29

Similar Documents

Publication Publication Date Title
CN113782692B (zh) 有机发光显示装置
CN105742324B (zh) 有机发光显示装置及其制造方法
CN108878449B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN110690226B (zh) 阵列基板和显示面板
CN111668242A (zh) Oled显示面板及其制备方法
CN113345924B (zh) 显示面板及其制作方法和显示装置
CN113782546B (zh) 显示面板和显示装置
KR20210018687A (ko) 표시 장치 및 표시 장치의 제조 방법
CN113345837A (zh) 一种显示面板的制作方法及显示面板
KR20210011529A (ko) 표시 장치 및 표시 장치의 제조 방법
CN113488511B (zh) 阵列基板
CN111276493A (zh) 显示面板及其制作方法
CN108538921B (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN111370453A (zh) 一种显示面板及其制备方法
EP3032589A2 (en) Thin film transistor
CN113629073B (zh) Tft背板与显示面板
CN113745249B (zh) 显示面板及其制备方法、移动终端
US20230152643A1 (en) Display panel
CN111739910B (zh) 一种阵列基板及其制备方法、显示装置
CN114883370A (zh) 显示面板及其制备方法、显示终端
CN114203786A (zh) 显示面板及其制造方法
CN114447080A (zh) 显示面板
CN114122014A (zh) 阵列基板及其制备方法、显示面板
CN113193012A (zh) 阵列基板及其制备方法、显示装置
KR20170124152A (ko) 트랜지스터 패널 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant