CN112820741A - 显示基板及显示基板制备方法 - Google Patents
显示基板及显示基板制备方法 Download PDFInfo
- Publication number
- CN112820741A CN112820741A CN202110065227.4A CN202110065227A CN112820741A CN 112820741 A CN112820741 A CN 112820741A CN 202110065227 A CN202110065227 A CN 202110065227A CN 112820741 A CN112820741 A CN 112820741A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- connection
- display substrate
- partition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 128
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000005192 partition Methods 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 206
- 239000010408 film Substances 0.000 description 39
- 238000010586 diagram Methods 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002894 chemical waste Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920003050 poly-cycloolefin Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种显示基板及显示基板制备方法,显示基板具有孔区、隔断区和显示区,隔断区至少部分围绕孔区设置,隔断区位于孔区和显示区之间,显示基板包括:阵列基板,阵列基板包括基底、像素电路以及覆盖于像素电路上的平坦化层;器件层,设于显示区的平坦化层背向基底的一侧,器件层包括阳极层和位于阳极层与平坦化层之间的连接膜层;隔断部,设于隔断区;连接膜层包括第一连接段和第二连接段,阳极层与像素电路通过第一连接段相互电连接,隔断部包括设置于平坦化层背向基底的一侧的第二连接段。采用连接膜层的第二连接段作为隔断部,不需要对基底进行多次刻蚀,工艺简单,有效减低了生产成本。
Description
技术领域
本发明属于电子产品技术领域,尤其涉及一种显示基板及显示基板制备方法。
背景技术
随着电子设备的快速发展,用户对屏占比的要求越来越高,使得电子设备的全面屏受到业界越来越多的关注。为了提高屏幕占有率,现有技术中在显示屏上用激光打一个相对大小的孔,适用于手机的摄像头,但是水汽容易从孔侵入显示基板内部,损坏显示屏。实际中需要在开孔周围通过刻蚀工艺形成隔断来隔断水汽,当现有的隔断形成工艺复杂,工艺流程多,生产成本高。
因此,亟需一种新的显示基板及显示基板制备方法。
发明内容
本发明实施例提供了一种显示基板及显示基板制备方法,采用连接膜层的第二连接段作为隔断部,且隔断部设置在平坦化层上,不需要对基底进行多次刻蚀,工艺简单,有效减低了生产成本。
本发明实施例一方面提供了一种显示基板,具有孔区、隔断区和显示区,所述隔断区至少部分围绕所述孔区设置,所述隔断区位于所述孔区和所述显示区之间,所述显示基板包括:阵列基板,所述阵列基板包括基底、像素电路以及覆盖于所述像素电路上的平坦化层;器件层,设于所述显示区的所述平坦化层背向所述基底的一侧,所述器件层包括阳极层和位于所述阳极层与所述平坦化层之间的连接膜层;隔断部,设于所述隔断区;其中,所述连接膜层包括第一连接段和第二连接段,所述阳极层与所述像素电路通过所述第一连接段相互电连接,所述隔断部包括设置于所述平坦化层背向所述基底的一侧的所述第二连接段。
根据本发明的一个方面,所述连接膜层为单层金属层结构;或者,所述连接膜层包括层叠设置的第一子金属层、第二子金属层和第三子金属层,其中所述第一子金属层和所述第三子金属层均为耐刻蚀层,所述第二子金属层为刻蚀层;优选的,所述第一子金属层为Ti层,所述第二子金属层为Al层,所述第三子金属层为Ti层。
根据本发明的一个方面,所述阳极层和所述阵列基板之间设有过孔连接层,所述过孔连接层设有过孔,所述第一连接段设于所述过孔。
根据本发明的一个方面,各个所述隔断部之间以及所述隔断部和所述器件层之间间隔设置,在所述间隔内设有至少部分贯穿所述平坦化层的凹陷部。
根据本发明的一个方面,所述凹陷部在所述平坦化层上的正投影和所述隔断部在所述平坦化层上的正投影至少部分重合;优选的,所述凹陷部具有朝向所述隔断部的平滑曲面。
根据本发明的一个方面,还包括像素界定层,所述像素界定层至少部分覆盖于所述阳极层,且所述像素界定层上间隔设置有支撑柱。
本发明实施例另一方面还提供了一种显示基板制备方法,包括以下步骤:提供阵列基板,所述阵列基板包括基底、像素电路以及覆盖于所述像素电路上的平坦化层;同步形成连接膜层的第一连接段和第二连接段于所述平坦化层的背离所述像素电路一侧,所述第一连接段形成于显示基板的显示区,所述第二连接段形成于所述显示基板的隔断区,所述第二连接段用作隔断部;形成器件层于所述第一连接段背离所述阵列基板一侧,所述器件层包括和所述第一连接段电连接的阳极层。
根据本发明的另一个方面,在所述同步形成连接膜层的第一连接段和第二连接段于所述平坦化层的背离所述像素电路一侧和所述形成器件层于所述第一连接段背离所述阵列基板一侧的步骤之间还包括:形成过孔连接层于所述显示基板的显示区的所述平坦化层背离所述像素电路侧,所述过孔连接层具有过孔,所述第一连接段位于所述过孔;优选的,所述过孔连接层至少部分覆盖于所述第二连接段和所述第二连接段和所述第一连接段之间间隔所暴露的所述平坦化层。
根据本发明的另一个方面,在所述形成器件层于所述第一连接段背离所述阵列基板一侧的步骤后包括:在所述阳极层背离所述平坦化层侧形成像素界定层和支撑柱;在所述像素界定层及所述像素界定层之间所暴露的阳极层上涂覆光刻胶;对各个所述隔断部之间的间隔、所述隔断部与所述器件层之间的间隔所暴露的平坦化层进行刻蚀以形成凹陷部;剥离所述光刻胶。
根据本发明的另一个方面,所述对各个所述隔断部之间的间隔、所述隔断部与所述器件层之间的间隔所暴露的平坦化层进行刻蚀以形成凹陷部的步骤中,所述刻蚀采用干法刻蚀技术或湿法刻蚀技术。
与现有技术相比,本发明实施例提供的显示基板具有孔区、隔断区和显示区,包括阵列基板、器件层、连接膜层以及隔断部,连接膜层包括第一连接段和第二连接段,阳极层与像素电路通过第一连接段相互电连接,隔断部包括设置于平坦化层背向基底的一侧的第二连接段,具体的,第一连接段和第二连接段采用同一道制程一同成型,第一连接段用于连接阳极层与像素电路,而第二连接段用于设在隔断区用作隔断部,隔挡从外界进入孔区的水汽侵入到显示区,对器件层造成腐蚀,影响显示基板的正常显示,相比现有技术,本发明实施例提供的显示基板采用连接膜层的第二连接段作为隔断部,且隔断部设置在平坦化层上,不需要对基底进行多次刻蚀,工艺简单,有效减低了生产成本。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例中所需要使用的附图作简单地介绍,显而易见地,下面所描述的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种显示基板的结构示意图;
图2是图1中C-C处的膜层结构图;
图3是本发明实施例提供的显示基板制备方法的流程图;
图4是本发明实施例提供的显示基板制备方法的制备过程中的一种显示基板的膜层结构图;
图5是本发明实施例提供的显示基板制备方法的制备过程中的另一种显示基板的膜层结构图;
图6是本发明实施例提供的显示基板制备方法的制备过程中的又一种显示基板的膜层结构图;
图7是本发明实施例提供的显示基板制备方法的制备过程中的又一种显示基板的膜层结构图;
图8是本发明实施例提供的显示基板制备方法的制备过程中的又一种显示基板的膜层结构图;
图9是本发明实施例提供的显示基板制备方法的制备过程中的又一种显示基板的膜层结构图。
附图中:
1-阵列基板;11-基底;12-像素电路;13-平坦化层;2-连接膜层;21-第一连接段;22-第二连接段;3-阳极层;4-过孔连接层;5-像素界定层;6-支撑柱;7-光刻胶;8-凹陷部;AA-显示区;PA-隔断区;TA-孔区。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中,提出了许多具体细节,以便提供对本发明的全面理解。但是,对于本领域技术人员来说很明显的是,本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了更好地理解本发明,下面结合图1至图9根据本发明实施例的显示基板及显示基板制备方法进行详细描述。
请参阅图1至图2,本发明实施例提供了一种显示基板,具有孔区TA、隔断区PA和显示区AA,隔断区PA至少部分围绕孔区TA设置,隔断区PA位于孔区TA和显示区AA之间,显示基板包括:阵列基板1,阵列基板1包括基底11、像素电路12以及覆盖于像素电路12上的平坦化层13;器件层,设于显示区AA的平坦化层13背向基底11的一侧,器件层包括阳极层3和位于阳极层3与平坦化层13之间的连接膜层2;隔断部,设于隔断区PA;其中,连接膜层2包括第一连接段21和第二连接段22,阳极层3与像素电路12通过第一连接段21相互电连接,隔断部包括设置于平坦化层13背向基底11的一侧的第二连接段22。
本发明实施例提供的显示基板具有孔区TA、隔断区PA和显示区AA,包括阵列基板1、器件层、连接膜层2以及隔断部,连接膜层2包括第一连接段21和第二连接段22,阳极层3与像素电路12通过第一连接段21相互电连接,隔断部包括设置于平坦化层13背向基底11的一侧的第二连接段22,具体的,第一连接段21和第二连接段22采用同一道制程一同成型,第一连接段21用于连接阳极层3与像素电路12,而第二连接段22用于设在隔断区PA用作隔断部,隔挡从外界进入孔区TA的水汽侵入到显示区AA,避免水汽对器件层造成腐蚀,影响显示基板的正常显示,相比现有技术,本发明实施例提供的显示基板采用连接膜层2的第二连接段22作为隔断部,且隔断部设置在平坦化层13上,不需要对基底11进行多次刻蚀,工艺简单,有效降低了生产成本。
需要说明的是,显示基板的孔区TA一般用于对应设置光学元件例如摄像头等,而隔断区PA围绕孔区TA设置,以对从孔区TA进入的水汽的流动路径进行隔断,以防止水汽入侵到显示区AA。
像素电路12通常包括多个薄膜晶体管以及与薄膜晶体管连接的数据线、扫描线、电源信号线等走线,像素电路12用于控制显示基板的发光显示。
在一些可选的实施例中,连接膜层2为单层金属层结构,具体的,连接膜层2可以采用铝金属或者银金属层等导电性能好的金属膜层,以保证阳极层3和像素电路12的连接效果。或者,连接膜层2还可以采用多层结构,具体的,连接膜层2包括层叠设置的第一子金属层、第二子金属层和第三子金属层,其中第一子金属层和第三子金属层均为耐刻蚀层,第二子金属层为刻蚀层;
第一子金属层和第三子金属层均为耐刻蚀层,耐刻蚀层具体是指在对连接膜层2进行刻蚀时,不会被刻蚀,即不会和刻蚀介质发生反应的金属,具体可以采用一些惰性金属。对应的,第二子金属层为待刻蚀层,即在对连接膜层2进行刻蚀时,会被刻蚀掉的膜层,便于第二连接段22相互间隔设置用作隔断部,为了便于刻蚀,可以采用一些活泼金属,例如铝,可选的,第一子金属层为Ti层,第二子金属层为Al层,第三子金属层为Ti层。
在一些可选的实施例中,为了有效定位阳极层3和第一连接段21,阳极层3和阵列基板1之间设有过孔连接层4,过孔连接层4设有过孔,第一连接段21设于过孔。
可以理解的是,过孔连接层4具体可以采用有机胶层,在过孔连接层4上设置有过孔,过孔用于供第一连接段21穿过以位于阵列基板1的像素电路12连接,过孔形状需要和第一连接段21相匹配,避免出现间隙。
为了提高对于水汽的隔断效果,在一些可选的实施例中,各个隔断部之间以及隔断部和器件层之间间隔设置,在隔断部与其相邻的隔断部或者器件层之间的间隔内设有至少部分贯穿平坦化层13的凹陷部8。
需要说明的是,在隔断区PA设置有多个间隔设置的隔断部,在各个隔断部之间设置有凹陷部8,能够增大后续封装工艺中封装层在沿显示基板的竖直方向上的封装长度,以提高显示基板的封装效果,凹陷部8至少部分贯穿平坦化层13,具体是指凹陷部8可以只刻蚀部分平坦化层13背离基底11的一侧,不会贯穿整个平坦化层13延伸至阵列基板1的其他膜层,提高显示基板的结构稳定性。
在一些可选的实施例中,凹陷部8在平坦化层13上的正投影和隔断部在平坦化层13上的正投影至少部分重合,具体是指,凹陷部8部分开设在隔断部和平坦化层13接触的边缘部分,以便于封装,可选的,凹陷部8具有朝向隔断部的平滑曲面,即凹陷部8在显示基板的竖直面内的横截面的顶部为一曲线,具体形状由刻蚀工艺决定。需要说明的是,凹陷部8和隔断部均呈环形环绕孔区TA设置,具体形状需要和孔区TA的形状相匹配。
在一些可选的实施例中,显示基板还包括像素界定层5,像素界定层5至少部分覆盖于阳极层3,且像素界定层5上间隔设置有支撑柱6。
需要说明的是,器件层还包括设于阳极层3上的发光层和阴极层(图中未示出),设置支撑柱6为了防止发光材料蒸镀过程中,掩膜版刮伤器件层的膜层结构,增强显示基板的抗压能力,同时保持大尺寸显示基板的盒厚均匀性。可选的,支撑柱6和像素界定层5的连接面在像素界定层5的正投影覆盖支撑部背离像素界定层5一侧的表面在像素界定层5的正投影,即支撑柱6的横截面呈梯形或类梯形状,能够更好的支撑阴极层,维持了阴极层的连续性,支撑柱6可以直接由像素界定层5延伸形成,也可以单独成型。
请参阅图3至图9,本发明实施例还提供了一种显示基板制备方法,包括以下步骤:
S110:如图4所示,提供阵列基板1,阵列基板1包括基底11、像素电路12以及覆盖于像素电路12上的平坦化层13;
S120:如图4所示,同步形成连接膜层2的第一连接段21和第二连接段22于平坦化层13的背离像素电路12一侧,第一连接段21形成于显示基板的显示区AA,第二连接段22形成于显示基板的隔断区PA,第二连接段22用作隔断部;
S130:如图6所示,形成器件层于第一连接段21背离阵列基板1一侧,器件层包括和第一连接段21电连接的阳极层3。
本发明实施例提供的显示基板制备方法通过同步形成连接膜层2的第一连接段21和第二连接段22于平坦化层13的背离像素电路12一侧,且第一连接段21形成于显示基板的显示区AA,用于连接阳极层3和像素电路12,而第二连接段22用作隔断部,实现孔区TA水汽的隔断,简化了工艺流程,不需要对阵列基板1的基底11等膜层进行多次刻蚀等工艺,降低了显示基板的生产成本,并提高了生产效率。
在步骤S110中,阵列基板1的基底11一般采用柔性基底11,例如柔性聚酰亚胺基底11,而像素电路12通常包括多个薄膜晶体管以及与薄膜晶体管连接的数据线、扫描线、电源信号线等走线,用于控制显示基板的发光显示。
在步骤S120中,通过掩膜板蒸镀等工艺同步形成连接膜层2的第一连接段21和第二连接段22,即第一连接段21和第二连接段22所采用的材料完全相同,第一连接段21形成于显示基板的显示区AA,与像素电路12电连接,而第二连接段22形成于显示基板的隔断区PA,第二连接段22用作隔断部,起到隔断水汽的作用。
在步骤S130中,形成器件层于第一连接段21背离阵列基板1一侧,器件层包括和第一连接段21电连接的阳极层3,即阳极层3通过第一连接段21和像素电路12连接,以实现显示基板的发光显示。
如图5所示,在一些可选的实施例中,在同步形成连接膜层2的第一连接段21和第二连接段22于平坦化层13的背离像素电路12一侧和形成器件层于所述第一连接段21背离阵列基板1一侧的步骤之间还包括:形成过孔连接层4于显示基板的显示区AA的平坦化层13背离像素电路12侧,过孔连接层4具有过孔,第一连接段21位于过孔,过孔连接层4用于保护定位第一连接段21,并支撑阳极层3,具体可以采用聚环烯烃等有机材料。
可选的,为了避免第二连接段22在上述的膜层形成步骤中被影响,在一些可选实施例中,过孔连接层4至少部分覆盖于第二连接段22和第二连接段22和第一连接段21之间间隔所暴露的平坦化层13。具体的,在平坦化层13被刻蚀前,第二连接段22均会被过孔连接层4覆盖,以保护第二连接段22,在刻蚀平坦化层13时,需要同时对覆盖第二连接段22的过孔连接层4进行刻蚀,以暴露出第二连接段22,同时,平坦化层13和过孔连接层4通常采用相同或者性质类似的有机材料,便于刻蚀。
请参阅图7至图9,在一些可选的实施例中,在形成器件层于第一连接段21背离阵列基板1一侧的步骤后包括:在阳极层3背离平坦化层13侧形成像素界定层5和支撑柱6;在像素界定层5及像素界定层5之间所暴露的阳极层3上涂覆光刻胶7;对各个隔断部之间的间隔、隔断部与器件层之间的间隔所暴露的平坦化层13进行刻蚀以形成凹陷部8;剥离光刻胶7。
需要说明的是,在像素界定层5及像素界定层5之间所暴露的阳极层3上涂覆光刻胶7,即通过光刻胶7对显示区AA的器件层以及过孔连接层4等膜层进行保护,避免在刻蚀时不慎对显示区AA的膜层造成刻蚀,为了形成凹陷部8,具体需要对各个隔断部之间的间隔、隔断部与器件层之间的间隔所暴露的平坦化层13进行刻蚀,而在完成刻蚀工艺后,需要将光刻胶7剥离,以避免光刻胶7影响显示基板后续的制备工艺,可选的,可以通过激光剥离等工艺对光刻胶7进行剥离,有效避免其他膜层受到损伤。
在一些可选的实施例中,对各个隔断部之间的间隔、隔断部与器件层之间的间隔所暴露的平坦化层13进行刻蚀以形成凹陷部8的步骤中,刻蚀采用干法刻蚀技术或湿法刻蚀技术。
需要说明的是,干法刻蚀和湿法刻蚀的区别就在于湿法使用溶剂或溶液来进行刻蚀。湿法刻蚀是一个纯粹的化学反应过程,是指利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽膜材料掩蔽的部分而达到刻蚀目的。优点是选择性好、重复性好、生产效率高、设备简单、成本低。而干法刻蚀种类很多,包括光挥发、气相腐蚀、等离子体腐蚀等。干法刻蚀优点是:各向异性好,选择比高,可控性、灵活性、重复性好,细线条操作安全,易实现自动化,无化学废液,处理过程未引入污染,洁净度高。在本实施例中可以根据实际情况选择干法刻蚀或湿法刻蚀。
以上,仅为本发明的具体实施方式,所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,上述描述的系统、模块和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。应理解,本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。
还需要说明的是,本发明中提及的示例性实施例,基于一系列的步骤或者装置描述一些方法或系统。但是,本发明不局限于上述步骤的顺序,也就是说,可以按照实施例中提及的顺序执行步骤,也可以不同于实施例中的顺序,或者若干步骤同时执行。
Claims (10)
1.一种显示基板,具有孔区、隔断区和显示区,所述隔断区至少部分围绕所述孔区设置,所述隔断区位于所述孔区和所述显示区之间,其特征在于,所述显示基板包括:
阵列基板,所述阵列基板包括基底、像素电路以及覆盖于所述像素电路上的平坦化层;
器件层,设于所述显示区的所述平坦化层背向所述基底的一侧,所述器件层包括阳极层和位于所述阳极层与所述平坦化层之间的连接膜层;
隔断部,设于所述隔断区;
其中,所述连接膜层包括第一连接段和第二连接段,所述阳极层与所述像素电路通过所述第一连接段相互电连接,所述隔断部包括设置于所述平坦化层背向所述基底的一侧的所述第二连接段。
2.根据权利要求1所述的显示基板,其特征在于,所述连接膜层为单层金属层结构;或者,
所述连接膜层包括层叠设置的第一子金属层、第二子金属层和第三子金属层,其中所述第一子金属层和所述第三子金属层均为耐刻蚀层,所述第二子金属层为刻蚀层;
优选的,所述第一子金属层为Ti层,所述第二子金属层为Al层,所述第三子金属层为Ti层。
3.根据权利要求2所述的显示基板,其特征在于,所述阳极层和所述阵列基板之间设有过孔连接层,所述过孔连接层设有过孔,所述第一连接段设于所述过孔。
4.根据权利要求1所述的显示基板,其特征在于,各个所述隔断部之间以及所述隔断部和所述器件层之间间隔设置,在所述间隔内设有至少部分贯穿所述平坦化层的凹陷部。
5.根据权利要求4所述的显示基板,其特征在于,所述凹陷部在所述平坦化层上的正投影和所述隔断部在所述平坦化层上的正投影至少部分重合;
优选的,所述凹陷部具有朝向所述隔断部的平滑曲面。
6.根据权利要求1所述的显示基板,其特征在于,还包括像素界定层,所述像素界定层至少部分覆盖于所述阳极层,且所述像素界定层上间隔设置有支撑柱。
7.一种显示基板制备方法,其特征在于,包括以下步骤:
提供阵列基板,所述阵列基板包括基底、像素电路以及覆盖于所述像素电路上的平坦化层;
同步形成连接膜层的第一连接段和第二连接段于所述平坦化层的背离所述像素电路一侧,所述第一连接段形成于显示基板的显示区,所述第二连接段形成于所述显示基板的隔断区,所述第二连接段用作隔断部;
形成器件层于所述第一连接段背离所述阵列基板一侧,所述器件层包括和所述第一连接段电连接的阳极层。
8.根据权利要求7所述的显示基板制备方法,其特征在于,在所述同步形成连接膜层的第一连接段和第二连接段于所述平坦化层的背离所述像素电路一侧和所述形成器件层于所述第一连接段背离所述阵列基板一侧的步骤之间还包括:
形成过孔连接层于所述显示基板的显示区的所述平坦化层背离所述像素电路侧,所述过孔连接层具有过孔,所述第一连接段位于所述过孔;
优选的,所述过孔连接层至少部分覆盖于所述第二连接段和所述第二连接段和所述第一连接段之间间隔所暴露的所述平坦化层。
9.根据权利要求8所述的显示基板制备方法,其特征在于,在所述形成器件层于所述第一连接段背离所述阵列基板一侧的步骤后包括:
在所述阳极层背离所述平坦化层侧形成像素界定层和支撑柱;
在所述像素界定层及所述像素界定层之间所暴露的阳极层上涂覆光刻胶;
对各个所述隔断部之间的间隔、所述隔断部与所述器件层之间的间隔所暴露的平坦化层进行刻蚀以形成凹陷部;
剥离所述光刻胶。
10.根据权利要求9所述的显示基板制备方法,其特征在于,所述对各个所述隔断部之间的间隔、所述隔断部与所述器件层之间的间隔所暴露的平坦化层进行刻蚀以形成凹陷部的步骤中,所述刻蚀采用干法刻蚀技术或湿法刻蚀技术。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110065227.4A CN112820741B (zh) | 2021-01-18 | 2021-01-18 | 显示基板及显示基板制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110065227.4A CN112820741B (zh) | 2021-01-18 | 2021-01-18 | 显示基板及显示基板制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112820741A true CN112820741A (zh) | 2021-05-18 |
CN112820741B CN112820741B (zh) | 2023-12-19 |
Family
ID=75870010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110065227.4A Active CN112820741B (zh) | 2021-01-18 | 2021-01-18 | 显示基板及显示基板制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112820741B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113488511A (zh) * | 2021-06-22 | 2021-10-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板 |
CN113745252A (zh) * | 2021-08-31 | 2021-12-03 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110246984A (zh) * | 2019-06-21 | 2019-09-17 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置和显示面板的制作方法 |
CN110429118A (zh) * | 2019-07-31 | 2019-11-08 | 云谷(固安)科技有限公司 | 显示面板及其制备方法和显示装置 |
CN111261693A (zh) * | 2020-03-23 | 2020-06-09 | 武汉华星光电半导体显示技术有限公司 | 一种可形变的显示面板及其制备方法、显示装置 |
CN111653595A (zh) * | 2020-06-15 | 2020-09-11 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板 |
CN211719594U (zh) * | 2020-02-21 | 2020-10-20 | 京东方科技集团股份有限公司 | 一种显示面板和显示装置 |
-
2021
- 2021-01-18 CN CN202110065227.4A patent/CN112820741B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110246984A (zh) * | 2019-06-21 | 2019-09-17 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置和显示面板的制作方法 |
CN110429118A (zh) * | 2019-07-31 | 2019-11-08 | 云谷(固安)科技有限公司 | 显示面板及其制备方法和显示装置 |
CN211719594U (zh) * | 2020-02-21 | 2020-10-20 | 京东方科技集团股份有限公司 | 一种显示面板和显示装置 |
CN111261693A (zh) * | 2020-03-23 | 2020-06-09 | 武汉华星光电半导体显示技术有限公司 | 一种可形变的显示面板及其制备方法、显示装置 |
CN111653595A (zh) * | 2020-06-15 | 2020-09-11 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113488511A (zh) * | 2021-06-22 | 2021-10-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板 |
CN113488511B (zh) * | 2021-06-22 | 2022-10-04 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板 |
WO2022267115A1 (zh) * | 2021-06-22 | 2022-12-29 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
CN113745252A (zh) * | 2021-08-31 | 2021-12-03 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
WO2023029077A1 (zh) * | 2021-08-31 | 2023-03-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN113745252B (zh) * | 2021-08-31 | 2023-07-04 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112820741B (zh) | 2023-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10637006B2 (en) | Method for manufacturing flexible touch control display screen | |
CN112820841B (zh) | 显示基板及显示基板制备方法 | |
JP5395336B2 (ja) | 薄膜トランジスタアレイ基板及びこれの製造方法 | |
CN112820741A (zh) | 显示基板及显示基板制备方法 | |
CN111244142B (zh) | 显示基板及其制作方法、和显示装置 | |
CN107946342B (zh) | 柔性显示基板及其制作方法、显示装置 | |
US7754547B2 (en) | Method of manufacturing active matrix array structure | |
JPH11339958A (ja) | 電界発光素子の製造方法 | |
KR100767903B1 (ko) | 마스크의 제조 방법, 성막 방법, 전자 장치 및 전자기기 | |
US20230110854A1 (en) | Display substrates, methods for manufacturing display substrates, display panels and display apparatuses | |
US20230329069A1 (en) | Display panel and method for forming the same | |
CN112599701B (zh) | 显示基板 | |
WO2003107434A1 (en) | A method of forming a metal pattern and a method of fabricating tft array panel by using the same | |
KR20190085146A (ko) | 어레이 기판 및 그 제조 방법, 디스플레이 패널 및 그 제조 방법 | |
WO2022027741A1 (zh) | 阵列基板、其制备方法以及显示面板 | |
JP2016518001A (ja) | 分離されたデバイス領域を形成するためのパターンをインプリントされた基板 | |
CN103676377B (zh) | 阵列基板及其制造方法、显示装置 | |
KR20140081408A (ko) | 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법 | |
CN112002754A (zh) | 阵列基板及其制备方法与显示面板 | |
US20010034118A1 (en) | Method for defining windows with defferent etching depths simultaneously | |
CN112510071B (zh) | 一种显示面板及其制作方法、显示装置 | |
US9679924B2 (en) | Array substrate and manufacturing method thereof, display device | |
CN114122029A (zh) | 显示面板及其制作方法、显示装置 | |
CN106887468A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示面板 | |
CN113488543B (zh) | 薄膜晶体管及其制备方法、显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |