CN113838902B - 一种显示基板和显示装置 - Google Patents

一种显示基板和显示装置 Download PDF

Info

Publication number
CN113838902B
CN113838902B CN202111114089.0A CN202111114089A CN113838902B CN 113838902 B CN113838902 B CN 113838902B CN 202111114089 A CN202111114089 A CN 202111114089A CN 113838902 B CN113838902 B CN 113838902B
Authority
CN
China
Prior art keywords
pole
circuit
switching tube
reducing structure
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111114089.0A
Other languages
English (en)
Other versions
CN113838902A (zh
Inventor
张伟
郭钟旭
郭建
李�杰
马彬彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111114089.0A priority Critical patent/CN113838902B/zh
Publication of CN113838902A publication Critical patent/CN113838902A/zh
Application granted granted Critical
Publication of CN113838902B publication Critical patent/CN113838902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示基板和显示装置。该显示基板包括基底；像素电路；位于基底上方；像素电路包括充电子电路和发光子电路；充电子电路连接数据信号线；发光子电路连接电源信号线；还包括第一降电阻结构和/或第二降电阻结构；位于像素电路与基底之间；第一降电阻结构连接充电子电路，并与数据信号线并联连接；第二降电阻结构连接发光子电路，并与电源信号线并联连接。该显示基板，能使数据信号线的电阻降低，使数据信号线本身的负载降低；提升充电子电路的充电效率；还能使电源信号线本身的负载降低；电源信号线本身的负载降低能够降低电源信号在电源信号线上传输时的损耗；提升显示基板的显示效果。

Description

一种显示基板和显示装置
技术领域
本发明属于显示技术领域，具体涉及一种显示基板和显示装置。
背景技术
目前，OLED(Organic Light-Emitting Diode，有机电致发光二极管)显示产品越来越受到人们的欢迎。随着人们对OLED显示产品显示效果的追求，以及不同领域的不同需求，OLED显示产品的刷新率越来越高，从最初的60HZ发展到现在的90HZ和120HZ甚至更高，然而高的刷新率面临的一个重要问题是，OLED显示产品内OLED发光器件的充电率不足，导致显示效果差，无法满足客户要求；高的刷新率面临的另外一个问题是，OLED显示产品屏幕(如OLED手机屏)越做越大，越大的屏幕内金属走线的负载就越大，导致显示图像模糊、图像条纹等不良，显示效果不理想。
导致上述两个问题的一个主要因素就是像素电路的走线电阻，像素电路走线电阻越小，走线负载越小，充电效率也就越高。
OLED像素电路是由多个薄膜晶体管以及电容等器件构成的驱动电路，对于采用低温多晶硅材料有源层的OLED像素电路，目前主要通过使有源层的沟道区以外的部分与屏幕内较长的金属走线并联，以使有源层的沟道区以外的部分可以作为金属走线的一部分，从而使金属走线的截面积增大，走线电阻降低。但有源层沟道区以外的部分作为金属走线的一部分受到其本身材料特性的限制，电阻比较大，是普通金属导线的上万倍；尽管在实际应用中通过对作为金属走线一部分的有源层进行重掺杂以降低其作为导线的电阻，但是效果依然有限，而且掺杂浓度越大，反而会降低薄膜晶体管器件的特性。
发明内容
本发明针对上述OLED显示屏幕内金属走线电阻较大导致走线负载较大，以致OLED显示产品显示效果不佳的问题，提供一种显示基板和显示装置。
本发明提供一种显示基板，包括基底；
像素电路；位于所述基底上方；
所述像素电路包括充电子电路和发光子电路；所述充电子电路连接数据信号线；所述发光子电路连接电源信号线；
还包括第一降电阻结构和/或第二降电阻结构；位于所述像素电路与所述基底之间；
所述第一降电阻结构连接所述充电子电路，并与所述数据信号线并联连接；
所述第二降电阻结构连接所述发光子电路，并与所述电源信号线并联连接。
可选地，所述像素电路还包括复位子电路；所述复位子电路连接复位电源线；
所述显示基板还包括第三降电阻结构，所述第三降电阻结构连接所述复位子电路，并与所述复位电源线并联连接。
可选地，所述充电子电路包括多个第一开关管；所述发光子电路包括多个第二开关管；所述复位子电路包括多个第三开关管；
所述第一开关管、所述第二开关管和所述第三开关管分别包括栅极、至少一个绝缘层、有源层、第一极和第二极；
所述第一开关管的第一极或第二极直接或间接连接所述数据信号线；
所述第二开关管的第一极或第二极直接或间接连接所述电源信号线；
所述第三开关管的第一极或第二极直接或间接连接所述复位电源线；
所述第一降电阻结构至少对应位于一个所述第一开关管与所述基底之间，且所述第一降电阻结构与所述第一开关管的第一极或第二极并联连接；
所述第二降电阻结构至少对应位于一个所述第二开关管与所述基底之间，且所述第二降电阻结构与所述第二开关管的第一极或第二极并联连接；
所述第三降电阻结构至少对应位于一个所述第三开关管与所述基底之间，且所述第三降电阻结构与所述第三开关管的第一极或第二极并联连接。
可选地，所述第一开关管的有源层、所述第二开关管的有源层和所述第三开关管的有源层连接为一体；
所述第一开关管的第一极或第二极、所述第一降电阻结构和所述有源层在所述基底上的正投影至少部分交叠；和/或，
所述第二开关管的第一极或第二极、所述第二降电阻结构和所述有源层在所述基底上的正投影至少部分交叠；和/或，
所述第三开关管的第一极或第二极、所述第三降电阻结构和所述有源层在所述基底上的正投影至少部分交叠。
可选地，所述第一开关管的第一极和第二极、所述第二开关管的第一极和第二极以及所述第三开关管的第一极和第二极位于同一绝缘层上；
所述第一开关管的有源层、所述第二开关管的有源层和所述第三开关管的有源层位于同一绝缘层上；
所述第一开关管、所述第二开关管和所述第三开关管的第一极和第二极位于其有源层的背离所述基底的一侧；
所述绝缘层包括第一绝缘层和第二绝缘层；所述第一绝缘层位于所述第一开关管、所述第二开关管和所述第三开关管的第一极和第二极与其有源层之间；所述第二绝缘层位于所述第一降电阻结构、所述第二降电阻结构和所述第三降电阻结构与所述像素电路之间；
所述第一开关管的第一极或第二极通过开设在所述第一绝缘层和其有源层以及所述第二绝缘层中的第一过孔并联连接所述第一降电阻结构；和/或，
所述第二开关管的第一极或第二极通过开设在所述第一绝缘层和其有源层以及所述第二绝缘层中的第二过孔并联连接所述第二降电阻结构；和/或，
所述第三开关管的第一极或第二极通过开设在所述第一绝缘层和其有源层以及所述第二绝缘层中的第六过孔并联连接所述第三降电阻结构。
可选地，所述有源层包括本体部和多个突出部，所述本体部与所述多个突出部连接为一体；
所述第一过孔、所述第二过孔和所述第六过孔分别对应与不同的所述突出部连接。
可选地，所述第一开关管的第一极或第二极和所述第一降电阻结构在所述基底上的正投影至少部分交叠；
所述第二开关管的第一极或第二极和所述第二降电阻结构在所述基底上的正投影至少部分交叠。
可选地，所述第一开关管的第一极和第二极以及所述第二开关管的第一极和第二极位于同一绝缘层上；
所述绝缘层包括第一绝缘层和第二绝缘层；所述第一绝缘层位于所述第一开关管和所述第二开关管的第一极和第二极与所述第一降电阻结构和所述第二降电阻结构之间；所述第二绝缘层位于所述第一降电阻结构和所述第二降电阻结构与所述像素电路之间；
所述第一开关管的第一极或第二极通过开设在所述第一绝缘层和所述第二绝缘层中的第一过孔并联连接所述第一降电阻结构；
所述第二开关管的第一极或第二极通过开设在所述第一绝缘层和所述第二绝缘层中的第二过孔并联连接所述第二降电阻结构。
可选地，所述第一降电阻结构为条状；所述第二降电阻结构为条状；
所述第一过孔至少有两个；其中，有两个所述第一过孔在所述基底上的正投影分别位于所述第一降电阻结构在所述基底上正投影的两端部；
所述第二过孔至少有两个；其中，有两个所述第二过孔在所述基底上的正投影分别位于所述第二降电阻结构在所述基底上正投影的两端部。
可选地，还包括遮光结构，位于所述像素电路与所述基底之间，且与所述第一降电阻结构和所述第二降电阻结构采用相同材料；
所述遮光结构在所述基底上的正投影至少覆盖所述栅极与所述有源层在所述基底上的正投影重叠区域；
所述遮光结构与所述第一降电阻结构和所述第二降电阻结构在所述基底上的正投影不交叠。
可选地，所述电源信号线与所述第一开关管和所述第二开关管的第一极和第二极位于同一绝缘层上；
所述像素电路还包括第一导电层，位于所述充电子电路和所述发光子电路的背离所述基底的一侧，且所述第一导电层与所述充电子电路和所述发光子电路之间还设置有第三绝缘层；
所述第一导电层包括所述数据信号线的图形；所述数据信号线通过开设在所述第三绝缘层中的第三过孔连接所述第一开关管的第一极或第二极。
可选地，还包括阳极，位于所述第一导电层背离所述基底的一侧，所述阳极与所述第一导电层之间设置有第四绝缘层；
所述第一导电层还包括连接电极的图形；所述连接电极与所述数据信号线在所述基底上的正投影不交叠；
所述阳极通过开设在所述第四绝缘层中的第四过孔连接所述连接电极；
所述连接电极通过开设在所述第三绝缘层中的第五过孔连接所述第二开关管的第一极或第二极。
可选地，还包括发光器件；
所述第一开关管包括第二晶体管和第四晶体管；所述第二开关管包括第五晶体管和第六晶体管；
所述复位子电路包括第一复位子电路和第二复位子电路；
所述像素电路还包括驱动子电路和存储子电路；
所述第一复位子电路与所述驱动子电路的控制端连接，被配置为在第一复位信号的控制下对所述驱动子电路的控制端进行复位；
所述第二晶体管与所述驱动子电路的控制端和第二端分别电连接，被配置为对所述驱动子电路进行阈值补偿；
所述第四晶体管与所述驱动子电路的第一端电连接，被配置为在扫描信号的控制下将所述数据信号线上的数据信号写入所述存储子电路；
所述存储子电路与所述驱动子电路的控制端和所述电源信号线分别电连接，被配置为存储所述数据信号；
所述第五晶体管与所述电源信号线以及所述驱动子电路的第一端分别电连接，被配置为实现所述驱动子电路和所述电源信号线之间的连接导通或断开；
所述第六晶体管与所述驱动子电路的第二端和所述发光器件的阳极分别电连接，被配置为实现所述驱动子电路和所述发光器件之间的连接导通或断开；
所述第二复位子电路与所述发光器件的阳极电连接，被配置为在第二复位控制信号的控制下对所述驱动子电路的控制端和所述发光器件的阳极进行复位。
可选地，所述第一复位子电路包括第一晶体管；
所述驱动子电路包括第三晶体管；
所述第二复位子电路包括第七晶体管；
所述存储子电路包括存储电容；
所述发光器件包括有机电致发光二极管。
本发明还提供一种显示装置，包括上述显示基板。
本发明的有益效果：本发明所提供的显示基板，通过使第一降电阻结构与数据信号线并联连接，能够增大数据信号线的截面积，从而使数据信号线的电阻降低，进而使数据信号线本身的负载降低；数据信号线本身负载降低能够降低数据信号在数据信号线上传输时的损耗，提升充电子电路的充电效率；通过使第二降电阻结构与电源信号线并联连接，能够增大电源信号线的截面积，从而使电源信号线的电阻降低，进而使电源信号线本身的负载降低；电源信号线本身的负载降低能够降低电源信号在电源信号线上传输时的损耗；提升显示基板的显示效果；同时，还能降低数据信号线和电源信号线的制备工艺成本。
本发明所提供的显示装置，通过采用上述显示基板，不仅改善了由金属走线负载较大所导致的显示不良，提升了该显示装置的显示效果，而且还降低了该显示装置的制备工艺成本。
附图说明
图1为本发明实施例提供的显示基板中像素电路走线的俯视示意图；
图2为显示基板沿图1中不连续的AA剖切线的结构剖视示意图；
图3为图1中第一降电阻结构、第二降电阻结构以及遮光结构的结构俯视示意图；
图4为本发明实施例提供的显示基板中像素电路的电路图；
图5为图1中有源层的结构俯视示意图；
图6为图1中第一降电阻结构、第二降电阻结构以及遮光结构与有源层的叠置结构俯视示意图；
图7为沿图1中不连续的AA剖切线的另一种结构剖视示意图；
图8为图1中第一降电阻结构、第二降电阻结构以及遮光结构与有源层的另一种叠置结构俯视示意图；
图9为显示基板沿图1中不连续的AA剖切线的另一种结构剖视示意图；
图10为图4中像素电路的工作时序图。
其中的附图标记为：
1、基底；2、像素电路；21、充电子电路；211、第一开关管；212、第二开关管；201、栅极；202、有源层；203、第一极；204、第一绝缘层；205、第二绝缘层；206、第一过孔；207、第二过孔；208、第一导电层；209、第三绝缘层；210、第三过孔；200、连接电极；301、阳极；302、第四绝缘层；303、第四过孔；304、第五过孔；305、第六过孔；22、发光子电路；23、第一复位子电路；24、驱动子电路；25、第二复位子电路；26、存储子电路；3、数据信号线；4、电源信号线；5、第一降电阻结构；6、第二降电阻结构；7、遮光结构；8、像素界定层；9、支撑隔垫物；10、复位电源线；11、第三降电阻结构。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明一种显示基板和显示装置作进一步详细描述。
目前，由于OLED显示屏内走线电阻较大导致走线负载较大，显示屏显示效果不理想的金属走线主要是数据信号线和电源信号线。随着显示屏幕越做越大，数据信号线和电源信号线的走线长度越来越长，由于金属走线的电阻与其走线长度正相关，所以走线长度越长，走线电阻越大，则走线负载也越大；走线负载过大会导致显示图像模糊、图像条纹等不良，导致显示效果不理想。
针对上述OLED显示屏幕内金属走线电阻较大导致走线负载较大，以致OLED显示产品显示效果不佳的问题，本发明实施例提供一种显示基板，参照图1-图4，包括基底1；像素电路2；位于基底1上方；像素电路2包括充电子电路21和发光子电路22；充电子电路21连接数据信号线3；发光子电路22连接电源信号线4；还包括第一降电阻结构5和第二降电阻结构6；位于像素电路2与基底1之间；第一降电阻结构5连接充电子电路21，并与数据信号线3并联连接；第二降电阻结构6连接发光子电路22，并与电源信号线4并联连接。
其中，第一降电阻结构5、第二降电阻结构6、数据信号线3和电源信号线4均采用金属导电材料，如采用钼、铝、铜、金、银、钛等任意一个金属材料层的单层结构或者任意多个金属材料层叠置的多层结构。第一降电阻结构5与数据信号线3并联连接，能够增大数据信号线3的截面积，导线截面积与导线电阻负相关，从而使数据信号线3的电阻降低，进而使数据信号线3本身的负载降低；数据信号线3本身负载降低能够降低数据信号在数据信号线3上传输时的损耗，提升充电子电路21的充电效率；第二降电阻结构6与电源信号线4并联连接，能够增大电源信号线4的截面积，从而使电源信号线4的电阻降低，进而使电源信号线4本身的负载降低；电源信号线4本身的负载降低能够降低电源信号在电源信号线4上传输时的损耗；提升显示基板的显示效果；同时，还能降低数据信号线3和电源信号线4的制备工艺成本。
可选地，第一降电阻结构5和第二降电阻结构6可以择其一而设置，如此也能从一定程度上降低显示基板内金属走线的负载，提升显示基板的显示效果。
可选地，充电子电路21包括多个第一开关管211；发光子电路22包括多个第二开关管212；第一开关管211和第二开关管212分别包括栅极201、至少一个绝缘层、有源层202、第一极203和第二极；第一开关管211的第一极203或第二极直接或间接连接数据信号线3；第二开关管212的第一极203或第二极直接或间接连接电源信号线4；第一降电阻结构5至少对应位于一个第一开关管211与基底1之间，且第一降电阻结构5与第一开关管211的第一极203或第二极并联连接；第二降电阻结构6至少对应位于一个第二开关管212与基底1之间，且第二降电阻结构6与第二开关管212的第一极203或第二极并联连接。
可选地，参照图5和图6，第一开关管211的有源层202和第二开关管212的有源层202连接为一体；第一开关管211的第一极203或第二极、第一降电阻结构5和有源层202在基底1上的正投影至少部分交叠；第二开关管212的第一极203或第二极、第二降电阻结构6和有源层202在基底1上的正投影至少部分交叠。如此设置，便于使第一开关管211的第一极203或第二极与有源层202在原有的过孔连接工艺基础上进一步通过过孔的延伸与第一降电阻结构5并联连接；同理，便于使第二开关管212的第一极203或第二极与有源层202在原有的过孔连接工艺基础上进一步通过过孔的延伸与第二降电阻结构6并联连接；从而节省工艺步骤和成本，同时第一降电阻结构5和第二降电阻结构6的设置还使显示基板无需增设额外的面积空间。
可选地，参照图2，第一开关管211的第一极203和第二极以及第二开关管212的第一极203和第二极位于同一绝缘层上；第一开关管211的有源层202和第二开关管212的有源层202位于同一绝缘层上；第一开关管211和第二开关管212的第一极203和第二极位于其有源层202的背离基底1的一侧；绝缘层包括第一绝缘层204和第二绝缘层205；第一绝缘层204位于第一开关管211和第二开关管212的第一极203和第二极与其有源层202之间；第二绝缘层205位于第一降电阻结构5和第二降电阻结构6与像素电路2之间；第一开关管211的第一极203或第二极通过开设在第一绝缘层204和其有源层202以及第二绝缘层205中的第一过孔206并联连接第一降电阻结构5；第二开关管212的第一极203或第二极通过开设在第一绝缘层204和其有源层202以及第二绝缘层205中的第二过孔207并联连接第二降电阻结构6。
公开技术中，第一开关管211的第一极203或第二极通过开设在第一绝缘层204中的第一过孔206并联连接有源层202；通过对有源层202的沟道以外的部分进行重掺杂以降低该部分的电阻，有源层202的沟道以外的经重掺杂的部分与第一开关管211的第一极203或第二极并联连接，从而降低数据信号线3的电阻。第二开关管212的第一极203或第二极通过开设在第一绝缘层204中的第二过孔207并联连接有源层202；同样通过对有源层202的沟道以外的部分进行重掺杂以降低该部分的电阻，有源层202的沟道以外的经重掺杂的部分与第二开关管212的第一极203或第二极并联连接，从而降低电源信号线4的电阻。本实施例中，通过在有源层202的靠近基底1的一侧设置第一降电阻结构5和第二降电阻结构6，并使第一开关管211的第一极203或第二极、第一降电阻结构5和有源层202在基底1上的正投影至少部分交叠；第二开关管212的第一极203或第二极、第二降电阻结构6和有源层202在基底1上的正投影至少部分交叠，能够在原有的第一开关管211的第一极203或第二极通过第一过孔206并联连接有源层202的过孔连接工艺基础上，进一步使第一过孔206延伸通过有源层202和第二绝缘层205直至第一降电阻结构5的表面，从而实现第一开关管211的第一极203或第二极与第一降电阻结构5的并联连接。同理，在原有的第二开关管212的第一极203或第二极通过第二过孔207并联连接有源层202的过孔连接工艺基础上，进一步使第二过孔207延伸通过有源层202和第二绝缘层205直至第二降电阻结构6的表面，从而实现第二开关管212的第一极203或第二极与第二降电阻结构6的并联连接。如此设置，便于使第一开关管211的第一极203或第二极与有源层202在原有的过孔连接工艺基础上进一步通过过孔的延伸与第一降电阻结构5并联连接；同理，便于使第二开关管212的第一极203或第二极与有源层202在原有的过孔连接工艺基础上进一步通过过孔的延伸与第二降电阻结构6并联连接；从而节省工艺步骤和成本，同时第一降电阻结构5和第二降电阻结构6的设置还使显示基板无需增设额外的面积空间。
可选地，有源层202包括本体部和多个突出部，本体部与多个突出部连接为一体；第一过孔206和第二过孔207分别对应与不同的突出部连接。
可选地，参照图7，第一开关管211的第一极203或第二极和第一降电阻结构5在基底1上的正投影至少部分交叠；第二开关管212的第一极203或第二极和第二降电阻结构6在基底1上的正投影至少部分交叠。
可选地，参照图7，第一开关管211的第一极203和第二极以及第二开关管212的第一极203和第二极位于同一绝缘层上；绝缘层包括第一绝缘层204和第二绝缘层205；第一绝缘层204位于第一开关管211和第二开关管212的第一极203和第二极与第一降电阻结构5和第二降电阻结构6之间；第二绝缘层205位于第一降电阻结构5和第二降电阻结构6与像素电路2之间；第一开关管211的第一极203或第二极通过开设在第一绝缘层204和第二绝缘层205中的第一过孔206并联连接第一降电阻结构5；第二开关管212的第一极203或第二极通过开设在第一绝缘层204和第二绝缘层205中的第二过孔207并联连接第二降电阻结构6。即第一开关管211的第一极203或第二极可以不经过有源层202直接与第一降电阻结构5并联连接；第二开关管212的第一极203或第二极可以不经过有源层202直接与第二降电阻结构6并联连接。
可选地，参照图6和图8，第一降电阻结构5为条状；第二降电阻结构6为条状；第一过孔206至少有两个；其中，有两个第一过孔206在基底1上的正投影分别位于第一降电阻结构5在基底1上正投影的两端部；第二过孔207至少有两个；其中，有两个第二过孔207在基底1上的正投影分别位于第二降电阻结构6在基底1上正投影的两端部。通过使两个第一过孔206位于第一降电阻结构5两端部，能够实现第一降电阻结构5与第一开关管211的第一极203或第二极的并联连接；同理，通过使两个第二过孔207位于第二降电阻结构6两端部，能够实现第二降电阻结构6与第二开关管212的第一极203或第二极的并联连接。
可选地，参照图8，在第一降电阻结构5的两端部之间的区域分布的第一过孔206越多，则第一降电阻结构5的截面积越大，从而能进一步地降低数据信号线3的电阻；同理，在第二降电阻结构6的两端部之间的区域分布的第二过孔207越多，则第二降电阻结构5的截面积越大，从而能进一步地降低电源信号线4的电阻。
可选地，第一降电阻结构5和第二降电阻结构6的宽度可以根据显示基板上的面积空间大小尽可能地设置的较宽，从而更好地降低数据信号线3和电源信号线4的电阻。
可选地，参照图2和图3，显示基板还包括遮光结构7，位于像素电路2与基底1之间，且与第一降电阻结构5和第二降电阻结构6采用相同材料；遮光结构7在基底1上的正投影至少覆盖栅极201与有源层202在基底1上的正投影重叠区域；遮光结构7与第一降电阻结构5和第二降电阻结构6在基底1上的正投影不交叠。其中，遮光结构7、第一降电阻结构5和第二降电阻结构6采用相同的遮光金属材料，如此，三者可以通过一次构图工艺(包括成膜、曝光、显影、刻蚀等步骤)制备形成，从而使第一降电阻结构5和第二降电阻结构6的制备无需额外增加显示基板的制备工艺步骤。另外，遮光结构7能够对栅极201与有源层202在基底1上的正投影重叠区域(即沟道区)形成光线遮挡，从而防止光线照射沟道区造成开关管漏电流增大，同时还能防止光电效应或静电积累对开关管特性的影响。
可选地，参照图1和图2，电源信号线4与第一开关管211和第二开关管212的第一极203和第二极位于同一绝缘层上；像素电路2还包括第一导电层208，位于充电子电路21和发光子电路22的背离基底1的一侧，且第一导电层208与充电子电路21和发光子电路22之间还设置有第三绝缘层209；第一导电层208包括数据信号线3的图形；数据信号线3通过开设在第三绝缘层209中的第三过孔210连接第一开关管211的第一极203或第二极。
可选地，显示基板还包括阳极301，位于第一导电层208背离基底1的一侧，阳极301与第一导电层208之间设置有第四绝缘层302；第一导电层208还包括连接电极200的图形；连接电极200与数据信号线3在基底1上的正投影不交叠；阳极301通过开设在第四绝缘层302中的第四过孔303连接所述连接电极200；连接电极200通过开设在第三绝缘层209中的第五过孔304连接第二开关管212的第一极203或第二极。
可选地，阳极301位于像素界定层8界定的区域，阳极301上依次叠置发光功能层和阴极，阳极301、发光功能层和阴极构成能发光的发光器件。另外，像素界定层8背离基底1的一侧还可以设置支撑隔垫物9，用于支撑封装盖板。
可选地，参照图1和图9，在上述显示基板结构的基础上，像素电路2还包括复位子电路；复位子电路连接复位电源线10；显示基板还包括第三降电阻结构11，第三降电阻结构11连接复位子电路，并与复位电源线10并联连接。通过使第三降电阻结构11与复位电源线10并联连接，能够增大复位电源线10的截面积，从而使复位电源线10的电阻降低，进而使复位电源线10本身的负载降低，以降低复位电源信号在复位电源线10上传输时的损耗，提升显示基板的显示效果。
可选地，复位子电路包括多个第三开关管；第三开关管包括栅极201、至少一个绝缘层、有源层202、第一极203和第二极；第三开关管的第一极203或第二极直接或间接连接复位电源线10；第三降电阻结构11至少对应位于一个第三开关管与基底1之间，且第三降电阻结构11与第三开关管的第一极203或第二极并联连接。
可选地，第一开关管211的有源层202、第二开关管212的有源层202和第三开关管的有源层202连接为一体；第三开关管的第一极203或第二极、第三降电阻结构11和有源层202在基底1上的正投影至少部分交叠。
可选地，第一开关管211的第一极203和第二极、第二开关管212的第一极203和第二极以及第三开关管的第一极203和第二极位于同一绝缘层上；第一开关管211的有源层202、第二开关管212的有源层202和第三开关管的有源层202位于同一绝缘层上；第一开关管211、第二开关管212和第三开关管的第一极203和第二极位于其有源层202的背离基底1的一侧；绝缘层包括第一绝缘层204和第二绝缘层205；第一绝缘层204位于第一开关管211、第二开关管212和第三开关管的第一极203和第二极与其有源层202之间；第二绝缘层205位于第一降电阻结构5、第二降电阻结构6和第三降电阻结构11与像素电路2之间；第三开关管的第一极203或第二极通过开设在第一绝缘层204和其有源层202以及第二绝缘层205中的第六过孔306并联连接第三降电阻结构11。
其中，第三降电阻结构11与遮光结构7位于同一层且采用相同材料。第六过孔306对应与有源层202的突出部连接。复位电源线10与栅极201位于同一绝缘层上且采用相同材料制备。
可选地，参照图4，显示基板还包括发光器件D；第一开关管包括第二晶体管T2和第四晶体管T4；第二开关管212包括第五晶体管T5和第六晶体管T6；复位子电路包括第一复位子电路23和第二复位子电路25；像素电路还包括驱动子电路24和存储子电路26；第一复位子电路23与驱动子电路24的控制端连接，被配置为在第一复位信号的控制下对驱动子电路24的控制端进行复位；第二晶体管T2与驱动子电路24的控制端和第二端分别电连接，被配置为对驱动子电路24进行阈值补偿；第四晶体管T4与驱动子电路24的第一端电连接，被配置为在扫描信号的控制下将数据信号线上的数据信号写入存储子电路26；存储子电路26与驱动子电路24的控制端和电源信号线4分别电连接，被配置为存储数据信号；第五晶体管T5与电源信号线4以及驱动子电路24的第一端分别电连接，被配置为实现驱动子电路24和电源信号线4之间的连接导通或断开；第六晶体管T6与驱动子电路24的第二端和发光器件D的阳极分别电连接，被配置为实现驱动子电路24和发光器件D之间的连接导通或断开；第二复位子电路25与发光器件D的阳极电连接，被配置为在第二复位控制信号的控制下对驱动子电路24的控制端和发光器件D的阳极进行复位。
可选地，参照图4，第一复位子电路23包括第一晶体管T1；驱动子电路24包括第三晶体管T3；第二复位子电路25包括第七晶体管T7；存储子电路26包括存储电容Cst；发光器件D包括有机电致发光二极管。即本实施例中，像素电路为7T1C驱动电路。当然，像素电路还可以是7T2C结构、6T1C结构、6T2C结构或者9T2C结构等其他结构驱动电路，这里不做限制。
其中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7均为顶栅型晶体管；且第一晶体管T1和第二晶体管T2均为双栅晶体管。各晶体管可以分为N型晶体管或P型晶体管，本实施例中各晶体管为P型晶体管(例如，P型MOS晶体管)。
参照图4，第四晶体管T4漏极的与第三晶体管T3的源极电连接，第四晶体管T4的源极被配置为与数据信号线3电连接以接收数据信号，第四晶体管T4的栅极被配置为与第一扫描信号线Ga1电连接以接收第一扫描信号；存储电容Cst的第二极板与电源信号线4电连接，存储电容Cst的第一极板与第三晶体管T3的栅极电连接；第二晶体管T2的源极与第三晶体管T3的栅极电连接，第二晶体管T2的漏极与第三晶体管T3的漏极电连接，第二晶体管T2的栅极被配置为与第二扫描信号线Ga2电连接以接收补偿控制信号；第一晶体管T1的源极被配置为与第一复位电源端Vinit1电连接以接收第一复位信号，第一晶体管T1的漏极与第三晶体管T3的栅极电连接，第一晶体管T1的栅极被配置为与第一复位控制信号线Rst1电连接以接收第一复位控制信号；第七晶体管T7的漏极被配置为与第二复位电源端Vinit2电连接以接收第二复位信号，第七晶体管T7的源极与发光器件D的第一电极电连接，第七晶体管T7的栅极被配置为与第二复位控制信号线Rst2电连接以接收第二复位控制信号；第五晶体管T5的源极与电源信号线4电连接，第五晶体管T5的漏极与第三晶体管T3的源极电连接，第五晶体管T5的栅极被配置为与第一发光控制信号线EM1电连接以接收第一发光控制信号；第六晶体管T6的源极与第三晶体管T3的漏极电连接，第六晶体管T6的漏极与发光器件D的第一电极(即阳极)电连接，第六晶体管T6的栅极被配置为与第二发光控制信号线EM2电连接以接收第二发光控制信号；发光器件D的第二电极(即阴极)与第二电源端VSS电连接。
其中，晶体管的第一极和第二极分别为源极和漏极；或者，晶体管的第一极和第二极分别为漏极和源极。第一复位电源端Vinit1和第二复位电源端Vinit2分别连接不同的复位电源线10，或者，第一复位电源端Vinit1和第二复位电源端Vinit2连接同一复位电源线10。
参照图10，为图4中像素电路的工作时序图；上述像素电路的驱动方法可以包括如下阶段：
复位阶段(t1)：复位控制信号线Rst写入低电平信号，扫描线Ga(A)和发光控制线EM写入高电平信号；第一晶体管T1和第七晶体管T7打开，第三晶体管T3的栅极被复位电源线10写入初始电压Vinit，为下一帧写入数据电压Vdata的写入做准备。发光器件D的阳极通过第七晶体管T7写入初始化电压(Vinit≤VSS)，使发光器件D不再处于正向导通状态，使发光器件D内杂质离子定向移动形成的内部电场逐渐消失，从而恢复发光器件D的特性。
数据写入及阈值补偿阶段(t2)：扫描线Ga(A)写入为低电平信号，复位控制信号线Rst和第一发光控制线EM写入高电平信号；第四晶体管T4和第二晶体管T2打开。第三晶体管T3被第二晶体管T2连成二极管结构，数据信号线3上写入的数据电压Vdata通过第四晶体管T4和第二晶体管T2写入第三晶体管T3的栅极，直到第三晶体管T3截止。第三晶体管T3的栅极电压为Vdata+Vth(Vth<0，Vth为第三晶体管T3的阈值电压)，并存储在存储电容Cst中。存储电容Cst的第一极板和第二极板的电压分别为Vdata+Vth和Vd。
发光阶段(t3)：发光控制线EM写入低电平信号，扫描线Ga(A)与复位控制信号线Rst写入高电平信号，第五晶体管T5和第六晶体管T6均打开，第三晶体管T3的源极与电源信号线4连接，第三晶体管T3的源极电压由上一阶段的Vdata瞬时变化为Vdd。发光器件D在第三晶体管T3的驱动下发光，此时第三晶体管T3工作在饱和区，第三晶体管T3的栅极电压为Vdata+Vth，第三晶体管T3的源极电压为Vdd，故，第三晶体管T3的栅源电压为：Vgs＝(Vdata+Vth)-Vdd，直到下一帧的复位阶段。
本实施例中所提供的显示基板，通过使第一降电阻结构与数据信号线并联连接，能够增大数据信号线的截面积，从而使数据信号线的电阻降低，进而使数据信号线本身的负载降低；数据信号线本身负载降低能够降低数据信号在数据信号线上传输时的损耗，提升充电子电路的充电效率；通过使第二降电阻结构与电源信号线并联连接，能够增大电源信号线的截面积，从而使电源信号线的电阻降低，进而使电源信号线本身的负载降低；电源信号线本身的负载降低能够降低电源信号在电源信号线上传输时的损耗；提升显示基板的显示效果；同时，还能降低数据信号线和电源信号线的制备工艺成本。
本发明实施例还提供一种显示装置，包括上述实施例中的显示基板。
通过采用上述实施例中的显示基板，不仅改善了由金属走线负载较大所导致的显示不良，提升了该显示装置的显示效果，而且还降低了该显示装置的制备工艺成本。
本发明所提供的显示装置可以为OLED面板、OLED电视、显示器、手机、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (13)

1.一种显示基板，包括基底；
像素电路；位于所述基底上方；
所述像素电路包括充电子电路和发光子电路；所述充电子电路连接数据信号线；所述发光子电路连接电源信号线；
其特征在于，还包括第一降电阻结构和/或第二降电阻结构；位于所述像素电路与所述基底之间；
所述第一降电阻结构连接所述充电子电路，并与所述数据信号线并联连接；
所述第二降电阻结构连接所述发光子电路，并与所述电源信号线并联连接；
所述像素电路还包括复位子电路；所述复位子电路连接复位电源线；
所述显示基板还包括第三降电阻结构，所述第三降电阻结构连接所述复位子电路，并与所述复位电源线并联连接；
所述充电子电路包括多个第一开关管；所述发光子电路包括多个第二开关管；所述复位子电路包括多个第三开关管；
所述第一开关管、所述第二开关管和所述第三开关管分别包括栅极、至少一个绝缘层、有源层、第一极和第二极；
所述第一开关管的第一极或第二极直接或间接连接所述数据信号线；
所述第二开关管的第一极或第二极直接或间接连接所述电源信号线；
所述第三开关管的第一极或第二极直接或间接连接所述复位电源线；
所述第一降电阻结构至少对应位于一个所述第一开关管与所述基底之间，且所述第一降电阻结构与所述第一开关管的第一极或第二极并联连接；
所述第二降电阻结构至少对应位于一个所述第二开关管与所述基底之间，且所述第二降电阻结构与所述第二开关管的第一极或第二极并联连接；
所述第三降电阻结构至少对应位于一个所述第三开关管与所述基底之间，且所述第三降电阻结构与所述第三开关管的第一极或第二极并联连接。
2.根据权利要求1所述的显示基板，其特征在于，所述第一开关管的有源层、所述第二开关管的有源层和所述第三开关管的有源层连接为一体；
所述第一开关管的第一极或第二极、所述第一降电阻结构和所述有源层在所述基底上的正投影至少部分交叠；和/或，
所述第二开关管的第一极或第二极、所述第二降电阻结构和所述有源层在所述基底上的正投影至少部分交叠；和/或，
所述第三开关管的第一极或第二极、所述第三降电阻结构和所述有源层在所述基底上的正投影至少部分交叠。
3.根据权利要求2所述的显示基板，其特征在于，所述第一开关管的第一极和第二极、所述第二开关管的第一极和第二极以及所述第三开关管的第一极和第二极位于同一绝缘层上；
所述第一开关管的有源层、所述第二开关管的有源层和所述第三开关管的有源层位于同一绝缘层上；
所述第一开关管、所述第二开关管和所述第三开关管的第一极和第二极位于其有源层的背离所述基底的一侧；
所述绝缘层包括第一绝缘层和第二绝缘层；所述第一绝缘层位于所述第一开关管、所述第二开关管和所述第三开关管的第一极和第二极与其有源层之间；所述第二绝缘层位于所述第一降电阻结构、所述第二降电阻结构和所述第三降电阻结构与所述像素电路之间；
所述第一开关管的第一极或第二极通过开设在所述第一绝缘层和其有源层以及所述第二绝缘层中的第一过孔并联连接所述第一降电阻结构；和/或，
所述第二开关管的第一极或第二极通过开设在所述第一绝缘层和其有源层以及所述第二绝缘层中的第二过孔并联连接所述第二降电阻结构；和/或，
所述第三开关管的第一极或第二极通过开设在所述第一绝缘层和其有源层以及所述第二绝缘层中的第六过孔并联连接所述第三降电阻结构。
4.根据权利要求3所述的显示基板，其特征在于，所述有源层包括本体部和多个突出部，所述本体部与所述多个突出部连接为一体；
所述第一过孔、所述第二过孔和所述第六过孔分别对应与不同的所述突出部连接。
5.根据权利要求1所述的显示基板，其特征在于，所述第一开关管的第一极或第二极和所述第一降电阻结构在所述基底上的正投影至少部分交叠；
所述第二开关管的第一极或第二极和所述第二降电阻结构在所述基底上的正投影至少部分交叠。
6.根据权利要求5所述的显示基板，其特征在于，所述第一开关管的第一极和第二极以及所述第二开关管的第一极和第二极位于同一绝缘层上；
所述绝缘层包括第一绝缘层和第二绝缘层；所述第一绝缘层位于所述第一开关管和所述第二开关管的第一极和第二极与所述第一降电阻结构和所述第二降电阻结构之间；所述第二绝缘层位于所述第一降电阻结构和所述第二降电阻结构与所述像素电路之间；
所述第一开关管的第一极或第二极通过开设在所述第一绝缘层和所述第二绝缘层中的第一过孔并联连接所述第一降电阻结构；
所述第二开关管的第一极或第二极通过开设在所述第一绝缘层和所述第二绝缘层中的第二过孔并联连接所述第二降电阻结构。
7.根据权利要求3或6所述的显示基板，其特征在于，所述第一降电阻结构为条状；所述第二降电阻结构为条状；
所述第一过孔至少有两个；其中，有两个所述第一过孔在所述基底上的正投影分别位于所述第一降电阻结构在所述基底上正投影的两端部；
所述第二过孔至少有两个；其中，有两个所述第二过孔在所述基底上的正投影分别位于所述第二降电阻结构在所述基底上正投影的两端部。
8.根据权利要求1-6任意一项所述的显示基板，其特征在于，还包括遮光结构，位于所述像素电路与所述基底之间，且与所述第一降电阻结构和所述第二降电阻结构采用相同材料；
所述遮光结构在所述基底上的正投影至少覆盖所述栅极与所述有源层在所述基底上的正投影重叠区域；
所述遮光结构与所述第一降电阻结构和所述第二降电阻结构在所述基底上的正投影不交叠。
9.根据权利要求1-6任意一项所述的显示基板，其特征在于，所述电源信号线与所述第一开关管和所述第二开关管的第一极和第二极位于同一绝缘层上；
所述像素电路还包括第一导电层，位于所述充电子电路和所述发光子电路的背离所述基底的一侧，且所述第一导电层与所述充电子电路和所述发光子电路之间还设置有第三绝缘层；
所述第一导电层包括所述数据信号线的图形；所述数据信号线通过开设在所述第三绝缘层中的第三过孔连接所述第一开关管的第一极或第二极。
10.根据权利要求9所述的显示基板，其特征在于，还包括阳极，位于所述第一导电层背离所述基底的一侧，所述阳极与所述第一导电层之间设置有第四绝缘层；
所述第一导电层还包括连接电极的图形；所述连接电极与所述数据信号线在所述基底上的正投影不交叠；
所述阳极通过开设在所述第四绝缘层中的第四过孔连接所述连接电极；
所述连接电极通过开设在所述第三绝缘层中的第五过孔连接所述第二开关管的第一极或第二极。
11.根据权利要求1-6任意一项所述的显示基板，其特征在于，还包括发光器件；
所述第一开关管包括第二晶体管和第四晶体管；所述第二开关管包括第五晶体管和第六晶体管；
所述复位子电路包括第一复位子电路和第二复位子电路；
所述像素电路还包括驱动子电路和存储子电路；
所述第一复位子电路与所述驱动子电路的控制端连接，被配置为在第一复位信号的控制下对所述驱动子电路的控制端进行复位；
所述第二晶体管与所述驱动子电路的控制端和第二端分别电连接，被配置为对所述驱动子电路进行阈值补偿；
所述第四晶体管与所述驱动子电路的第一端电连接，被配置为在扫描信号的控制下将所述数据信号线上的数据信号写入所述存储子电路；
所述存储子电路与所述驱动子电路的控制端和所述电源信号线分别电连接，被配置为存储所述数据信号；
所述第五晶体管与所述电源信号线以及所述驱动子电路的第一端分别电连接，被配置为实现所述驱动子电路和所述电源信号线之间的连接导通或断开；
所述第六晶体管与所述驱动子电路的第二端和所述发光器件的阳极分别电连接，被配置为实现所述驱动子电路和所述发光器件之间的连接导通或断开；
所述第二复位子电路与所述发光器件的阳极电连接，被配置为在第二复位控制信号的控制下对所述驱动子电路的控制端和所述发光器件的阳极进行复位。
12.根据权利要求11所述的显示基板，其特征在于，所述第一复位子电路包括第一晶体管；
所述驱动子电路包括第三晶体管；
所述第二复位子电路包括第七晶体管；
所述存储子电路包括存储电容；
所述发光器件包括有机电致发光二极管。
13.一种显示装置，其特征在于，包括权利要求1-12任意一项所述的显示基板。
CN202111114089.0A 2021-09-23 2021-09-23 一种显示基板和显示装置 Active CN113838902B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111114089.0A CN113838902B (zh) 2021-09-23 2021-09-23 一种显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111114089.0A CN113838902B (zh) 2021-09-23 2021-09-23 一种显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN113838902A CN113838902A (zh) 2021-12-24
CN113838902B true CN113838902B (zh) 2024-03-12

Family

ID=78969242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111114089.0A Active CN113838902B (zh) 2021-09-23 2021-09-23 一种显示基板和显示装置

Country Status (1)

Country Link
CN (1) CN113838902B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208173203U (zh) * 2018-05-29 2018-11-30 北京京东方技术开发有限公司 显示面板及显示装置
CN112435629A (zh) * 2020-11-24 2021-03-02 京东方科技集团股份有限公司 一种显示基板、显示装置
CN113327947A (zh) * 2019-11-29 2021-08-31 京东方科技集团股份有限公司 显示基板以及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208173203U (zh) * 2018-05-29 2018-11-30 北京京东方技术开发有限公司 显示面板及显示装置
CN113327947A (zh) * 2019-11-29 2021-08-31 京东方科技集团股份有限公司 显示基板以及显示装置
CN112435629A (zh) * 2020-11-24 2021-03-02 京东方科技集团股份有限公司 一种显示基板、显示装置

Also Published As

Publication number Publication date
CN113838902A (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
CN110992880B (zh) 一种显示面板及显示装置
CN100409441C (zh) 显示装置
US11037491B1 (en) Display panel and display device
CN113224123B (zh) 显示面板、显示装置
KR102209416B1 (ko) 픽셀 구동 회로 및 그 구동 방법과 트랜지스터의 레이아웃 구조
CN110100275B (zh) 像素阵列基板及其驱动方法、显示面板、显示装置
CN114974131A (zh) 像素电路、像素驱动方法和显示装置
CN114586091B (zh) 像素驱动电路及显示面板
US20220199734A1 (en) Display panel and display device
CN112436042A (zh) 一种显示基板、显示装置
CN216980566U (zh) 显示基板和显示装置
CN113096588B (zh) 辅助像素电路、显示面板和显示装置
CN114550653A (zh) 像素驱动电路以及显示装置
CN111199709A (zh) 一种像素驱动电路及其控制方法、显示面板
CN112542126A (zh) 显示面板和显示装置
CN113838902B (zh) 一种显示基板和显示装置
CN113611247B (zh) 一种显示基板和显示面板
US20220310753A1 (en) Display panel and display device
CN114256275A (zh) 显示面板及显示装置
CN114333699B (zh) 像素驱动电路及显示基板
CN109559686B (zh) 像素电路、驱动方法、电致发光显示面板及显示装置
US20220352278A1 (en) Array substrate and display device
US20230402006A1 (en) Display substrate and display device
CN115224050A (zh) 一种阵列基板及制备方法和显示面板
CN116666400A (zh) 一种阵列基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant