CN113809233A - 电容器结构及其制备方法 - Google Patents
电容器结构及其制备方法 Download PDFInfo
- Publication number
- CN113809233A CN113809233A CN202010547452.7A CN202010547452A CN113809233A CN 113809233 A CN113809233 A CN 113809233A CN 202010547452 A CN202010547452 A CN 202010547452A CN 113809233 A CN113809233 A CN 113809233A
- Authority
- CN
- China
- Prior art keywords
- conductive
- layer
- capacitor structure
- dielectric layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明提供一种电容器结构及其制备方法,采用本发明制备方法制备的电容器结构,其上电极与下电极具有较大的交叉面积,电容器结构的电容大大增加,且上电极及下电极的形状误差小,满足设计要求。
Description
技术领域
本发明涉及集成电路领域,尤其涉及一种电容器结构及其制备方法。
背景技术
动态随机存储器(Dynamic Random Access Memory,DRAM)是计算机中常用的半导体存储器件,由许多重复的存储单元组成。在20nm以下的DRAM制程中,DRAM大多采用堆栈式的电容构造,其电容器(Capacitor)是垂直的高深宽比的圆柱体形状。
目前,圆柱状双面电容为业界主要技术。图1A是现有的DRAM存储器中圆柱状双面电容的截面示意图,图1B是沿图1A中A-A线的局部俯视示意图,请参阅图1A及图1B,在阵列区域圆柱状的深洞中底部和侧壁上形成下电极10,所述下电极与下极板14接触,在深洞内沉积高k电介质材料作为电极介质层11,并在电极介质层11上形成上电极12,再采用上极板13覆盖所述上电极12。
随着DRAM存储器的发展,现有的圆柱状双面电容存储电荷的能力已经不能满足需求。
因此,提高圆柱状双面电容存储电荷的能力成为目前亟需解决的技术问题。
发明内容
本发明所要解决的技术问题是,提供一种电容器结构及其制备方法,其能够大大提高电容器结构的电容。
为了解决上述问题,本发明提供了一种电容器结构的制备方法,其包括如下步骤:提供衬底,所述衬底包括间隔设置的导电接触区及绝缘区;在所述衬底上形成叠层,所述叠层包括叠加设置的多个单元,所述单元包括导电层、主介电层及牺牲层,在所述单元之间也形成有主介电层;形成多个贯穿所述叠层的第一过孔,所述第一过孔与所述导电接触区对应,并暴露出所述导电接触区的部分上表面;去除所述第一过孔侧壁的部分牺牲层,以在所述第一过孔侧壁的牺牲层对应区域形成第一凹槽;在所述第一凹槽内形成第一补充介电层;
在所述第一过孔中填充导电材料,形成导电柱,所述导电柱连接所述导电层,且所述导电柱与所述导电接触区连接;以所述导电柱为轴心,在预设半径处,形成多个贯穿所述叠层的第二过孔,所述第二过孔环绕所述导电柱一周,且所述第二过孔与所述绝缘区对应,并暴露出所述绝缘区的部分上表面,所述导电柱及与所述导电柱连接的导电层作为具有第一插齿的柱状下电极;去除所述第二过孔侧壁的部分导电层,以在所述第二过孔侧壁的导电层对应区域形成第二凹槽;在所述第二凹槽内形成第二补充介电层,所述主介电层、第一补充介电层及第二补充介电层包覆所述下电极;去除所述第二过孔侧壁的所有牺牲层;在所述第二过孔内填充导电材料,形成具有第二插齿的环形上电极。
进一步,所述叠层的最上层为牺牲层,在去除所述第一过孔侧壁的部分牺牲层的步骤中,最上层的牺牲层也被去除,暴露出所述牺牲层下方的主介电层。
进一步,在所述第一凹槽内形成第一补充介电层的步骤进一步包括:在所述第一过孔内填充介电材料;形成贯穿所述介电材料的通孔,所述通孔与所述第一过孔同轴,且所述通孔的直径大于或者等于所述第一过孔的直径,被保留的所述介电材料形成所述第一补充介电层。
进一步,在所述第一过孔中填充导电材料,形成导电柱的步骤进一步包括:在所述第一过孔中填充导电材料,所述导电材料充满所述第一过孔,且覆盖所述主介质层的上表面;去除部分所述导电材料,暴露出所述主介质层的上表面,形成所述导电柱,且所述导电柱的上表面与所述主介质层下方的导电层平齐。
进一步,在形成所述导电柱后,还包括如下步骤:沉积介电材料,所述介电材料至少填充在所述导电柱上方。
进一步,所述介电材料还覆盖所述主介质层,在沉积介电材料后,平坦化所述介电材料。
进一步,在所述第二凹槽内形成第二补充介电层的步骤进一步包括:在所述第二过孔内填充介电材料;形成贯穿所述介电材料的环形通孔,所述通孔与所述第二过孔同轴,且所述通孔的宽度大于或者等于所述第二过孔的宽度,被保留的所述介电材料形成所述第二补充介电层。
进一步,在所述第二过孔内填充导电材料,形成具有第二插齿的环形上电极的步骤进一步包括:所述导电材料还覆盖所述叠层的上表面,以形成导电连接层。
进一步,在所述第二过孔内填充导电材料,形成具有第二插齿的环形上电极的步骤之后,还包括:在所述导电连接层上表面形成上极板。
本发明还提供一种电容器结构,其包括:柱状下电极,包括导电柱及多个第一插齿,所述第一插齿与所述导电柱外侧面连接,且垂直所述导电柱的侧面,多个所述第一插齿沿所述导电柱的轴向依次排列;环形上电极,包括环形主体及多个第二插齿,所述第二插齿沿垂直所述环形主体的轴向方向贯穿所述环形主体,且多个所述第二插齿沿所述环形主体的轴向依次排列,其中,所述环形主体环绕所述柱状下电极设置,所述第一插齿与所述第二插齿交替排列;介电层,设置在所述柱状下电极与所述环形上电极之间。
进一步,在沿所述导电柱的轴向方向上,所述第一插齿与所述第二插齿部分交叠。
进一步,所述第一插齿绕所述导电柱的侧面一周。
进一步,所述第二插齿绕所述环形主体的侧面一周。
进一步,所述电容器结构设置在衬底上,所述衬底包括间隔设置的导电接触区及绝缘区,所述柱状下电极的下表面与所述导电接触连接,所述环形上电极的下表面与绝缘区连接。
进一步,所述电容器结构还包括设置在所述电容器结构上表面的导电连接层,所述导电连接层与所述环形上电极的上表面连接,且所述导电连接层与所述柱状下电极的上表面之间具有介电层。
进一步,所述电容器结构还包括上极板,所述上极板设置在所述导电连接层上。
进一步,所述柱状下电极的端面由所述导电柱的端面及所述第一插齿的表面共同构成。
进一步,所述环形上电极的端面由所述环形主体的端面构成。
进一步,以所述导电柱的轴向为对称轴,所述第一插齿对称设置,以所述环形主体的轴向为对称轴,所述第二插齿对称设置。
进一步,所述导电柱的轴向与所述环形主体的轴向重合。
本发明优点在于,电容器结构的上电极与下电极具有较大的交叉面积,电容器结构的电容大大增加,且上电极及下电极的形状误差小,满足设计要求。
附图说明
图1A是现有的DRAM存储器中圆柱状双面电容的截面示意图;
图1B是沿图1A中A-A线的局部俯视示意图;
图2是本发明电容器结构的制备方法的一具体实施方式的步骤示意图;
图3~图25是本发明电容结构的制备方法的一具体实施方式的工艺流程图;
图26是在图25中A-A线处的局部俯视图;
图27是在图25中B-B线处的局部俯视图;
图28是在图25中C-C线处的局部俯视图;
图29是在图25中D-D线处的局部俯视图。
具体实施方式
下面结合附图对本发明提供的电容器结构及其制备方法的具体实施方式做详细说明。
本发明提供一种电容器结构的制备方法。图2是本发明电容器结构的制备方法的一具体实施方式的步骤示意图,图3~图25是本发明电容结构的制备方法的该具体实施方式的工艺流程图。请参阅图2,本发明电容器结构的制备方法包括如下步骤:
请参阅步骤S20及图3,提供衬底300,所述衬底300包括间隔设置的导电接触区301及绝缘区302。其中,可在所述衬底300中形成导电接触焊盘,所述导电接触焊盘作为所述导电接触区301,未设置所述导电接触焊盘的区域作为所述绝缘区302。
请参阅步骤S21及图4,在所述衬底300上形成叠层,所述叠层包括叠加设置的多个单元310,所述单元310包括导电层310A、主介电层310B及牺牲层310C,在所述单元310之间也形成有主介电层310B。在所述单元310中,所述导电层310A、主介电层310B及牺牲层310C依次设置。进一步,可在同一机台上重复生长所述单元310。
请参阅步骤S22及图8,形成多个贯穿所述叠层的第一过孔320,所述第一过孔320与所述导电接触区301对应,并暴露出所述导电接触区301的部分上表面。
在本具体实施方式中,采用光刻及刻蚀的方法形成所述第一过孔320。具体说明如下:
请参阅图5,在所述叠层上形成硬掩膜层400及光阻层410。
请参阅图6及图7,其中,图6为截面图,图7为在图6中A-A线处的局部俯视图,图形化所述光阻层410,形成窗口410A,并利用所述窗口410A将图案转移至硬掩膜层400上。其中,在该步骤中,可采用干法刻蚀工艺将图案转移至所述硬掩膜层400上。
请参阅图8及图9,其中,图8为截面图,图9为在图8中A-A线处的局部俯视图,以所述硬掩膜层400为掩膜,刻蚀所述叠层,形成贯穿所述叠层的第一过孔320。在该步骤中,对叠层进行高深宽比刻蚀,要求刻蚀材料对叠层的刻蚀速率大于对硬掩膜层400与衬底300的刻蚀速率。进一步,在刻蚀的过程中,所述光阻层410及所述硬掩膜层400被消耗,若形成所述第一过孔320后,所述光阻层410及所述硬掩膜层400还有残留,则去除所述光阻层410及硬掩膜层400。
在本具体实施方式中,所述第一过孔320的直径与后续需要形成的导电柱340(绘示于图14中)的直径相同,相邻的两个所述第一过孔320轴心之间的距离与相邻的两个所述导电柱340的轴心之间的距离相等。在本发明其他具体实施方式中,所述第一过孔320的直径小于后续需要形成的导电柱340的直径。
请参阅步骤S23及图10,去除所述第一过孔320侧壁的部分牺牲层310C,以在所述第一过孔320侧壁的牺牲层310C对应区域形成第一凹槽320A。在该步骤中,可采用湿法刻蚀工艺去除所述牺牲层310C。在沿所述牺牲层310C延伸的方向,所述牺牲层310C被部分去除,与所述牺牲层310C相邻的主介电层310B的部分表面被暴露,相邻的两层所述主介电层310B与所述牺牲层310C围成所述第一凹槽320A。
进一步,在本具体实施方式中,由于所述叠层的最上层为牺牲层310C,则在去除所述第一过孔320侧壁的部分牺牲层310C的步骤中,最上层的牺牲层310C也被去除,暴露出所述牺牲层310C下方的主介电层310B。在本发明其他具体实施方式中,最上层的牺牲层310C也可未被去除。
请参阅步骤S24及图12,在所述第一凹槽320A内形成第一补充介电层330。所述第一补充介电层330填充所述第一凹槽320A。在本具体实施方式中,所述第一补充介电层330的材料与所述主介电层310B的材料相同。
本具体实施方式列举一种在所述第一凹槽320A内形成第一补充介电层330的方法。具体说明如下:
请参阅图11,在所述第一过孔320内填充介电材料500。所述介电材料500充满所述第一过孔320。可以理解的是,由于工艺原因,在填充所述介电材料500的过程中,最上层暴露的主介电层310B也被所述介电材料覆盖,则在填充所述介电材料500后,对表面进行化学机械研磨,以去除主介电层310B表面的介电材料。进一步,所述主介电层310B的材料与所述介电材料为同种材料。
请参阅图12,形成贯穿所述介电材料500的通孔501。形成所述通孔501后位于第一凹槽320A内的介电材料被保留,其他区域的介电材料被去除。位于第一凹槽320A内的介电材料作为所述第一补充介电层330。在形成所述通孔501后,所述导电层310A及主介电层310B的侧面暴露于所述通孔501的侧壁。所述牺牲层310C的侧面被所述第一补充介电层330覆盖,而并未暴露于所述通孔501的侧壁。所述通孔501与所述第一过孔320同轴,且所述通孔501的直径大于或者等于所述第一过孔320的直径,所述通孔501的直径与后续需要形成的导电柱340的直径相同。
请参阅步骤S25及图14,在所述第一过孔320中填充导电材料,形成导电柱340,所述导电柱340连接所述导电层310A,且所述导电柱340与所述导电接触区301连接。在本具体实施方式中,形成所述导电柱340的导电材料与所述导电层310A的材料相同。
本具体实施方式提供一种形成所述导电柱340的方法,具体说明如下:
请参阅图13,在所述第一过孔320中填充导电材料600,所述导电材料600充满所述第一过孔320,且覆盖所述主介电层310B的上表面。
请参阅图14,去除部分所述导电材料600,暴露出所述主介质层310B的上表面,形成所述导电柱340,且所述导电柱340的上表面与所述主介质层310B下方的导电层310A平齐。在该步骤中,回刻所述导电材料600,形成所述导电柱340。
进一步,由于所述导电柱340的上表面与所述主介质层310B下方的导电层310A平齐,则最上层的所述主介电层310B与所述导电柱340对应的区域未被填充,具有空隙。因此,本发明还包括如下步骤:请参阅图15,在形成所述导电柱340后在所述主介电层310B上沉积介电材料,所述介电材料填充最上层的所述主介电层310B与导电柱340对应区域的空隙。可以理解的是,由于工艺原因,在所述主介电层310B的表面也会覆盖介电材料,则可采用化学机械掩膜等工艺去除该些介电材料,并使所述主介电层310B的表面平坦化。
请参阅步骤S26及图19,以所述导电柱340为轴心,在预设半径处,形成多个贯穿所述叠层的第二过孔350。所述第二过孔350环绕所述导电柱340一周,且所述第二过孔350与所述绝缘区302对应,并暴露出所述绝缘区302的部分上表面。所述导电柱340及与所述导电柱340连接的导电层310A作为具有第一插齿361(标示于图25中)的柱状下电极360,其中,所述导电层310A作为所述第一插齿361。
本具体实施方式提供了一种形成所述第二过孔350的方法。具体说明如下:
请参阅图16,在最上层的所述主介电层310B上形成硬掩膜层700及光阻层710。
请参阅图17及图18,其中,图17为截面图,图18为在图17中A-A线处的局部俯视图,图形化所述光阻层710,形成窗口710A,并利用所述窗口710A将图案转移至硬掩膜层700上。其中,在该步骤中,可采用干法刻蚀工艺将图案转移至所述硬掩膜层700上,在该步骤中,转移至所述硬掩膜层700上的图形为以预设半径处环绕所述导电柱340的环形图案,且与所述绝缘区302对应。
请参阅图19,以所述硬掩膜层700为掩膜,刻蚀所述叠层,形成贯穿所述叠层的第二过孔350。其中,在该步骤中形成的第二过孔350形状与图18中窗口710A的形状相同。在该步骤中,对叠层进行高深宽比刻蚀,要求刻蚀材料对叠层的刻蚀速率大于对硬掩膜层700与衬底300的刻蚀速率。进一步,在刻蚀的过程中,所述光阻层710及所述硬掩膜层700被消耗,若形成所述第二过孔350后,所述光阻层710及所述硬掩膜层700还有残留,则去除所述光阻层710及硬掩膜层700。
在本具体实施方式中,所述第二过孔350的轴心与后续形成的上电极的环形主体的轴心重合,且所述第二过孔350的宽度与所述环形主体的宽度相同。在本发明其他具体实施方式中,所述第二过孔350的宽度小于所述环形主体的宽度。
请参阅步骤S27及图20,去除所述第二过孔350侧壁的部分导电层310A,以在所述第二过孔350侧壁的导电层310A对应区域形成第二凹槽350A。在该步骤中,可采用湿法刻蚀工艺去除所述导电层310A,所述主介电层310B及所述牺牲层310C并未被去除。所述第二凹槽350A由相邻的主介电层310B及位于两者之间的导电层310A围成。进一步,在该步骤中,所述导电层310A去除的宽度(沿所述导电层310A延伸方向,如图20中X方向)小于所述牺牲层310C的宽度,以在后续步骤中形成交叠排布的第一插齿361及第二插齿382。
请参阅步骤S28及图22,在所述第二凹槽350A内形成第二补充介电层331,所述主介电层310B、第一补充介电层330及第二补充介电层331包覆所述下电极360。所述第二补充介电层331填充所述第二凹槽350A,以使得所述主介电层310B、第一补充介电层330及第二补充介电层331形成一闭合的介电层370,进而使得所述下电极360与后续形成的上电极电绝缘。在本具体实施方式中,所述第二补充介电层331的材料与所述主介电层310B的材料相同。
本具体实施方式还提供一种形成所述第二补充介电层331的方法。具体说明如下:
请参阅图21,在所述第二过孔350内填充介电材料800。所述介电材料800充满所述第二过孔350。可以理解的是,由于工艺原因,在填充所述介电材料800的过程中,最上层暴露的主介电层310B也被所述介电材料覆盖,则在填充所述介电材料800后,对表面进行化学机械研磨,以去除主介电层310B表面的介电材料。进一步,所述主介电层310B的材料与所述介电材料为同种材料。
请参阅图22,形成贯穿所述介电材料800的环形通孔701。形成所述通孔701后位于第二凹槽350A内的介电材料被保留,其他区域的介电材料被去除。位于第二凹槽350A内的介电材料作为所述第二补充介电层331。在形成所述通孔701后,所述主介电层310B、所述牺牲层310C及所述第二补充介电层331的侧面暴露于所述通孔701的侧壁,所述导电层310A的侧面被所述第二补充介电层331覆盖为并未暴露于所述通孔701的侧壁。所述通孔701与所述第二过孔350同轴,且所述通孔701的宽度大于或者等于所述第二过孔350的宽度,所述通孔701的宽度与后续需要形成的上电极的环形主体的宽度相同。
请参阅步骤S29及图23,去除所述第二过孔350侧壁的所有牺牲层310C。在该步骤中,可采用湿法刻蚀工艺去除所述牺牲层310C,所述牺牲层310C所在区域可作为上电极的第二插齿区域。
请参阅步骤S30及图24,在所述第二过孔350内填充导电材料,形成具有第二插齿382的环形上电极380。其中,填充在原有的牺牲层区域的导电材料形成所述第二插齿382,填充在所述第二过孔350内的导电材料形成环形上电极的环形主体381。
进一步,在步骤S30中,所述导电材料还覆盖所述叠层的上表面,以形成导电连接层383。在步骤S30之后,请参阅图25,在所述导电连接层383上表面形成上极板390。所述导电连接层383作为所述上电极380与所述上极板390的连接层。
进一步,所述第一插齿361与所述第二插齿382可交叠设置。其中,可通过控制第一凹槽320A及第二凹槽350A的深度来控制所述第一插齿361与所述第二插齿382的交叠量。
本发明制备方法制备的电容器结构的上电极与下电极交叉面积大大增加,电容器结构的电容大大增加,且上电极及下电极的形状误差小,满足设计要求。
本发明还提供一种采用上述制备方法制备的电容器结构。请参阅图25、图26、图27及图28,其中,图26是在图25中A-A线处的局部俯视图,图27是在图25中B-B线处的局部俯视图,图28是在图25中C-C线处的局部俯视图,图29是在图25中D-D线处的局部俯视图,所述电容器结构包括柱状下电极360、环形上电极380及介电层370。其中,所述电容器结构设置在衬底300上。所述衬底300包括间隔设置的导电接触区301及绝缘区302。所述柱状下电极360的下表面与所述导电接触区301连接,所述环形上电极380的下表面与绝缘区302连接。
所述柱状下电极360包括导电柱340及多个第一插齿361,所述第一插齿361与所述导电柱340外侧面连接,且垂直所述导电柱340的侧面,多个所述第一插齿361沿所述导电柱340的轴向(如图25中Y方向)依次排列。在本具体实施方式中,所述柱状下电极360的上端面及下端面均由所述导电柱340的端面及所述第一插齿361的表面共同构成。
进一步,在本具体实施方式中,所述第一插齿361环绕所述导电柱340一周。多个所述第一插齿361等间距设置。以所述导电柱340的轴向为对称轴,所述第一插齿361对称设置,
所述环形上电极380包括环形主体381及多个第二插齿382。所述第二插齿382沿垂直所述环形主体381的轴向方向(如图25中X方向)贯穿所述环形主体381,即在垂直所述环形主体381的轴心方向上(如图25中X方向),在所述环形主体381的内侧面及外侧面均设置有所述第二插齿382。在本具体实施方式中,所述第二插齿382绕所述环形主体381的外侧面及内侧面一周。其中,以所述环形主体381的轴向(如图25中Y方向)为对称轴,所述第二插齿382对称设置。
在本具体实施方式中,多个所述第二插齿382沿所述环形主体381的轴向依次排列,优选为等间距排列。进一步,所述环形上电极380的上端面及下端面均由所述环形主体381的端面构成,即所述第二插齿382并未与所述绝缘区302接触。
所述环形主体381环绕所述柱状下电极360设置,所述介电层370设置在所述柱状下电极360与所述环形上电极380之间,形成所述电容器结构。
所述第一插齿361与所述第二插齿382交替排列。所述环形主体381及在所述环形主体381内侧面的第二插齿382与被所述环形主体381环绕的下电极360及两者之间的介电层370构成一个电容器。
进一步,在沿所述导电柱340的轴向方向(如图25所示Y方向)上,所述第一插齿361与所述第二插齿382部分交叠,以增大所述电容器结构的面积,进而增大所述电容器结构的电容。进一步,在本具体实施方式中,所述导电柱340的轴向与所述环形主体381的轴向重合。
进一步,所述介电层370由主介电层310B、第一补充介电层330及第二补充介电层331接合而成。在本具体实施方式中,所述主介电层310B、第一补充介电层330及第二补充介电层331的材料相同,在本发明其他具体实施方式中,主介电层310B、第一补充介电层330及第二补充介电层331的材料也可不相同。
在本具体实施方式中,所述电容器结构还包括设置在所述电容器结构上表面的导电连接层383,所述导电连接层383与所述环形上电极380的上表面连接,且所述导电连接层383与所述柱状下电极360的上表面之间具有介电层370。在所述导电连接层383上设置有上极板390,所述上极板390能够与外部电连接,以实现所述上电极380与外部的电连接。
本发明电容器结构在下电极360上形成第一插齿361,在上电极380上形成第二插齿382,所述第一插齿361与所述第二插齿382交错排列,大大增加了所述电容器结构的交叉面积,使得所述电容器结构的电容大幅度增加,提供了存储器的存储容量。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (20)
1.一种电容器结构的制备方法,其特征在于,包括如下步骤:
提供衬底,所述衬底包括间隔设置的导电接触区及绝缘区;
在所述衬底上形成叠层,所述叠层包括叠加设置的多个单元,所述单元包括导电层、主介电层及牺牲层,在所述单元之间也形成有主介电层;
形成多个贯穿所述叠层的第一过孔,所述第一过孔与所述导电接触区对应,并暴露出所述导电接触区的部分上表面;
去除所述第一过孔侧壁的部分牺牲层,以在所述第一过孔侧壁的牺牲层对应区域形成第一凹槽;
在所述第一凹槽内形成第一补充介电层;
在所述第一过孔中填充导电材料,形成导电柱,所述导电柱连接所述导电层,且所述导电柱与所述导电接触区连接;
以所述导电柱为轴心,在预设半径处,形成多个贯穿所述叠层的第二过孔,所述第二过孔环绕所述导电柱一周,且所述第二过孔与所述绝缘区对应,并暴露出所述绝缘区的部分上表面,所述导电柱及与所述导电柱连接的导电层作为具有第一插齿的柱状下电极;
去除所述第二过孔侧壁的部分导电层,以在所述第二过孔侧壁的导电层对应区域形成第二凹槽;
在所述第二凹槽内形成第二补充介电层,所述主介电层、第一补充介电层及第二补充介电层包覆所述下电极;
去除所述第二过孔侧壁的所有牺牲层;
在所述第二过孔内填充导电材料,形成具有第二插齿的环形上电极。
2.根据权利要求1所述的电容器结构的制备方法,其特征在于,所述叠层的最上层为牺牲层,在去除所述第一过孔侧壁的部分牺牲层的步骤中,最上层的牺牲层也被去除,暴露出所述牺牲层下方的主介电层。
3.根据权利要求1所述的电容器结构的制备方法,其特征在于,在所述第一凹槽内形成第一补充介电层的步骤进一步包括:
在所述第一过孔内填充介电材料;
形成贯穿所述介电材料的通孔,所述通孔与所述第一过孔同轴,且所述通孔的直径大于或者等于所述第一过孔的直径,被保留的所述介电材料形成所述第一补充介电层。
4.根据权利要求2所述的电容器结构的制备方法,其特征在于,在所述第一过孔中填充导电材料,形成导电柱的步骤进一步包括:
在所述第一过孔中填充导电材料,所述导电材料充满所述第一过孔,且覆盖所述主介质层的上表面;
去除部分所述导电材料,暴露出所述主介质层的上表面,形成所述导电柱,且所述导电柱的上表面与所述主介质层下方的导电层平齐。
5.根据权利要求4所述的电容器结构的制备方法,其特征在于,在形成所述导电柱后,还包括如下步骤:沉积介电材料,所述介电材料至少填充在所述导电柱上方。
6.根据权利要求5所述的电容器结构的制备方法,其特征在于,所述介电材料还覆盖所述主介质层,在沉积介电材料后,平坦化所述介电材料。
7.根据权利要求1所述的电容器结构的制备方法,其特征在于,在所述第二凹槽内形成第二补充介电层的步骤进一步包括:
在所述第二过孔内填充介电材料;
形成贯穿所述介电材料的环形通孔,所述通孔与所述第二过孔同轴,且所述通孔的宽度大于或者等于所述第二过孔的宽度,被保留的所述介电材料形成所述第二补充介电层。
8.根据权利要求1所述的电容器结构的制备方法,其特征在于,在所述第二过孔内填充导电材料,形成具有第二插齿的环形上电极的步骤进一步包括:
所述导电材料还覆盖所述叠层的上表面,以形成导电连接层。
9.根据权利要求8所述的电容器结构的制备方法,其特征在于,在所述第二过孔内填充导电材料,形成具有第二插齿的环形上电极的步骤之后,还包括:
在所述导电连接层上表面形成上极板。
10.一种电容器结构,其特征在于,包括:
柱状下电极,包括导电柱及多个第一插齿,所述第一插齿与所述导电柱外侧面连接,且垂直所述导电柱的侧面,多个所述第一插齿沿所述导电柱的轴向依次排列;
环形上电极,包括环形主体及多个第二插齿,所述第二插齿沿垂直所述环形主体的轴向方向贯穿所述环形主体,且多个所述第二插齿沿所述环形主体的轴向依次排列,其中,所述环形主体环绕所述柱状下电极设置,所述第一插齿与所述第二插齿交替排列;
介电层,设置在所述柱状下电极与所述环形上电极之间。
11.根据权利要求10所述的电容器结构,其特征在于,在沿所述导电柱的轴向方向上,所述第一插齿与所述第二插齿部分交叠。
12.根据权利要求10所述的电容器结构,其特征在于,所述第一插齿绕所述导电柱的侧面一周。
13.根据权利要求10所述的电容器结构,其特征在于,所述第二插齿绕所述环形主体的侧面一周。
14.根据权利要求10所述的电容器结构,其特征在于,所述电容器结构设置在衬底上,所述衬底包括间隔设置的导电接触区及绝缘区,所述柱状下电极的下表面与所述导电接触连接,所述环形上电极的下表面与绝缘区连接。
15.根据权利要求10所述的电容器结构,其特征在于,所述电容器结构还包括设置在所述电容器结构上表面的导电连接层,所述导电连接层与所述环形上电极的上表面连接,且所述导电连接层与所述柱状下电极的上表面之间具有介电层。
16.根据权利要求15所述的电容器结构,其特征在于,所述电容器结构还包括上极板,所述上极板设置在所述导电连接层上。
17.根据权利要求10所述的电容器结构,其特征在于,所述柱状下电极的端面由所述导电柱的端面及所述第一插齿的表面共同构成。
18.根据权利要求10所述的电容器结构,其特征在于,所述环形上电极的端面由所述环形主体的端面构成。
19.根据权利要求10所述的电容器结构,其特征在于,以所述导电柱的轴向为对称轴,所述第一插齿对称设置,以所述环形主体的轴向为对称轴,所述第二插齿对称设置。
20.根据权利要求10所述的电容器结构,其特征在于,所述导电柱的轴向与所述环形主体的轴向重合。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010547452.7A CN113809233B (zh) | 2020-06-16 | 2020-06-16 | 电容器结构及其制备方法 |
PCT/CN2021/098706 WO2021254204A1 (zh) | 2020-06-16 | 2021-06-07 | 电容器结构及其制备方法 |
US17/398,157 US11877432B2 (en) | 2020-06-16 | 2021-08-10 | Capacitor structure and method of preparing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010547452.7A CN113809233B (zh) | 2020-06-16 | 2020-06-16 | 电容器结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113809233A true CN113809233A (zh) | 2021-12-17 |
CN113809233B CN113809233B (zh) | 2023-10-20 |
Family
ID=78944247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010547452.7A Active CN113809233B (zh) | 2020-06-16 | 2020-06-16 | 电容器结构及其制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113809233B (zh) |
WO (1) | WO2021254204A1 (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060192239A1 (en) * | 2003-08-29 | 2006-08-31 | Patraw Robert D | Permeable capacitor electrode |
KR100663001B1 (ko) * | 2005-12-28 | 2006-12-28 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 구조 및 그 제조 방법 |
US20080150554A1 (en) * | 2006-12-22 | 2008-06-26 | Delta Electronics, Inc. | Capacitance sensing structure |
US20090078981A1 (en) * | 2007-09-20 | 2009-03-26 | Elpida Memory, Inc. | Semiconductor memory device and manufacturing method therefor |
US20100038753A1 (en) * | 2008-08-13 | 2010-02-18 | Oki Semiconductor Co., Ltd. | Variable capacitor employing MEMS technology |
CN102569250A (zh) * | 2012-01-06 | 2012-07-11 | 无锡纳能科技有限公司 | 高密度电容器及其电极引出方法 |
CN103050549A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 金属-氧化物-金属电容器结构 |
CN103985702A (zh) * | 2013-02-08 | 2014-08-13 | 三星电子株式会社 | 电容器结构 |
US20170169958A1 (en) * | 2015-12-11 | 2017-06-15 | Semiconductor Manufacturing International (Shanghai) Corporation | Method for fabricating ultra-capacity battery |
US20180033559A1 (en) * | 2016-07-28 | 2018-02-01 | Samsung Electro-Mechanics Co., Ltd. | Thin film capacitor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105206421B (zh) * | 2015-10-15 | 2017-12-12 | 西安电子科技大学 | 一种采用硅通孔构成的三维集成电容器及其制造方法 |
EP3635782B1 (en) * | 2017-05-08 | 2021-03-24 | Micron Technology, Inc. | Memory arrays |
CN110957303A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 电容器及其形成方法、半导体器件及其形成方法 |
-
2020
- 2020-06-16 CN CN202010547452.7A patent/CN113809233B/zh active Active
-
2021
- 2021-06-07 WO PCT/CN2021/098706 patent/WO2021254204A1/zh active Application Filing
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060192239A1 (en) * | 2003-08-29 | 2006-08-31 | Patraw Robert D | Permeable capacitor electrode |
KR100663001B1 (ko) * | 2005-12-28 | 2006-12-28 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 구조 및 그 제조 방법 |
US20080150554A1 (en) * | 2006-12-22 | 2008-06-26 | Delta Electronics, Inc. | Capacitance sensing structure |
US20090078981A1 (en) * | 2007-09-20 | 2009-03-26 | Elpida Memory, Inc. | Semiconductor memory device and manufacturing method therefor |
US20100038753A1 (en) * | 2008-08-13 | 2010-02-18 | Oki Semiconductor Co., Ltd. | Variable capacitor employing MEMS technology |
CN103050549A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 金属-氧化物-金属电容器结构 |
CN102569250A (zh) * | 2012-01-06 | 2012-07-11 | 无锡纳能科技有限公司 | 高密度电容器及其电极引出方法 |
CN103985702A (zh) * | 2013-02-08 | 2014-08-13 | 三星电子株式会社 | 电容器结构 |
US20170169958A1 (en) * | 2015-12-11 | 2017-06-15 | Semiconductor Manufacturing International (Shanghai) Corporation | Method for fabricating ultra-capacity battery |
US20180033559A1 (en) * | 2016-07-28 | 2018-02-01 | Samsung Electro-Mechanics Co., Ltd. | Thin film capacitor |
Also Published As
Publication number | Publication date |
---|---|
CN113809233B (zh) | 2023-10-20 |
WO2021254204A1 (zh) | 2021-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7869189B2 (en) | Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices | |
US20070234538A1 (en) | Plurality of capacitors employing holding layer patterns and method of fabricating the same | |
KR100510527B1 (ko) | 스토리지 전극을 포함하는 반도체 소자 및 그 제조 방법 | |
WO2021233111A1 (zh) | 存储器的形成方法及存储器 | |
CN114267677A (zh) | 电容器阵列结构及其制造方法和动态随机存储器 | |
CN113809233B (zh) | 电容器结构及其制备方法 | |
CN114582958B (zh) | 半导体结构的制作方法及半导体结构 | |
KR930005741B1 (ko) | 터널구조의 디램 셀 및 그의 제조방법 | |
CN117222220A (zh) | 存储器、半导体结构及其形成方法 | |
KR20230018830A (ko) | 서포터 구조체를 갖는 반도체 소자 | |
US11877432B2 (en) | Capacitor structure and method of preparing same | |
US20070037349A1 (en) | Method of forming electrodes | |
US20040038491A1 (en) | Capacitor for semiconductor device and method for manufacturing the same | |
KR100630667B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
CN114068310A (zh) | 一种方形排列的孔的刻蚀方法 | |
US7157764B2 (en) | Semiconductor device having isolation pattern in interlayer insulating layer between capacitor contact plugs and methods of fabricating the same | |
JP2001298167A (ja) | 半導体メモリ装置の製造方法 | |
CN111025845A (zh) | 掩膜板和电容器阵列、半导体器件及其制备方法 | |
KR20090072794A (ko) | 복층 실린더 구조의 캐패시터를 갖는 반도체 메모리소자 및그 제조방법 | |
KR19980058457A (ko) | 반도체 소자의 캐패시터 형성방법 | |
CN118042824A (zh) | 半导体结构及其制作方法 | |
KR100266020B1 (ko) | 캐패시터및그의형성방법 | |
KR20010056084A (ko) | 메모리셀 커패시터 제조방법 | |
KR100319638B1 (ko) | 반도체 메모리 셀 형성방법 | |
KR20220168774A (ko) | 더미 게이트 구조체를 갖는 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |