CN113784520B - 电路板钻孔方法及电路板 - Google Patents

电路板钻孔方法及电路板 Download PDF

Info

Publication number
CN113784520B
CN113784520B CN202110991302.XA CN202110991302A CN113784520B CN 113784520 B CN113784520 B CN 113784520B CN 202110991302 A CN202110991302 A CN 202110991302A CN 113784520 B CN113784520 B CN 113784520B
Authority
CN
China
Prior art keywords
circuit board
drilling
hole
drilled
reference pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110991302.XA
Other languages
English (en)
Other versions
CN113784520A (zh
Inventor
邓昱
张涛
罗奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kinwong Electronic Technology Longchuan Co Ltd
Original Assignee
Kinwong Electronic Technology Longchuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kinwong Electronic Technology Longchuan Co Ltd filed Critical Kinwong Electronic Technology Longchuan Co Ltd
Priority to CN202110991302.XA priority Critical patent/CN113784520B/zh
Publication of CN113784520A publication Critical patent/CN113784520A/zh
Application granted granted Critical
Publication of CN113784520B publication Critical patent/CN113784520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)

Abstract

本发明涉及电路板制造技术领域,提供了一种电路板钻孔方法,包括:提供一电路板,所述电路板上设置有P个基准PAD,P为大于或等于1的正整数;以所述电路板上的第M个所述基准PAD为第M个基准扫描点,在所述电路板上钻精度孔,1≤M≤P,M为正整数;以所述电路板上的第Q个所述基准PAD为第N个基准扫描点,在所述电路板上钻精度孔,N=M+1,Q=N或者Q=M。本发明还提供了一种电路板。本发明的电路板钻孔方法,由于每钻一次孔之前均重新选择新的基准PAD作为新的基准扫描点,从而提高了后续钻孔时PAD到孔的精度。本发明之电路板精度高、质量好。

Description

电路板钻孔方法及电路板
技术领域
本发明涉及电路板制造技术领域,尤其涉及一种电路板钻孔方法及电路板。
背景技术
汽车板行业对电路板产品精度要求高,特别是钻孔精度,钻孔精度分孔到孔的精度和PAD到孔的精度,目前业内汽车板产品80%需管控电路板上的PAD到孔的精度。为保证电路板上PAD到孔的精度100%合格,不影响后续装配,要求不同公差范围内Cpk≥1.33或Cpk≥1.67。
现有的钻孔方法由于钻孔过程中会受到板材涨缩、销钉偏位和机器等多重因素影响,钻孔后数据偏差大且不集中,导致电路板上PAD到孔的精度较低,无法保证距离公差为+/-0.05mm,同时Cpk≥1.33或Cpk≥1.67。
发明内容
本发明提供了一种电路板钻孔方法及电路板,以提高电路板上PAD到孔的精度。
本申请第一方面实施例提供了一种电路板钻孔方法,包括:
提供一电路板,所述电路板上设置有P个基准PAD,P为大于或等于1的正整数;
以所述电路板上的第M个所述基准PAD为第M个基准扫描点,在所述电路板上钻精度孔,1≤M≤P,M为正整数;
以所述电路板上的第Q个所述基准PAD为第N个基准扫描点,在所述电路板上钻精度孔,N=M+1,Q=N或者Q=M。
在其中一些实施例中,以所述电路板上的第M个所述基准PAD为第M个基准扫描点,在所述电路板上钻精度孔,包括如下步骤:
依据电路板的设计图形资料,在所述电路板上确定P个基准点,P个所述基准点分别与P个所述基准PAD一一对应;
扫描第M个所述基准PAD,以获取所述第M个基准PAD的实际位置和所述第M个基准PAD的实际位置相较于所述第M个基准点的涨缩值;
依据第M个所述涨缩值,对第M个所述基准PAD的位置进行涨缩补偿;
依据补偿后的第M个所述基准PAD的位置,以及所述第M个所述基准PAD和待钻孔的预设间距,在所述电路板上钻精度孔。
在其中一些实施例中,当Q=N时,以所述电路板上的第Q个所述基准PAD为第N个基准扫描点,在所述电路板上钻精度孔,包括如下步骤:
扫描第N个所述基准PAD,以获取所述第N个基准PAD的实际位置和所述第N个基准PAD的实际位置相较于所述第N个基准点的涨缩值;
依据第N个所述涨缩值,对第N个所述基准PAD的位置进行涨缩补偿;
依据补偿后的第N个所述基准PAD的位置,以及所述第N个所述基准PAD和待钻孔的预设间距,在所述电路板上钻精度孔。
在其中一些实施例中,以所述电路板上的第M个所述基准PAD为第M个基准扫描点,使用钻机在所述电路板上钻孔,所述钻机上钻刀的下刀速度为0.3m/min-0.5m/min。
在其中一些实施例中,所述钻机上的钻刀的下刀速度为0.3m/min。
在其中一些实施例中,所述钻机上的钻刀为金刚石涂层钻咀。
在其中一些实施例中,在以所述电路板上的第M个所述基准PAD为第M个基准扫描点,在所述电路板上钻精度孔之前,对所述钻机进行同心圆校正和角度校正。
在其中一些实施例中,所述电路板的底部设置有垫板;在以所述电路板上的第M个所述基准PAD为第M个基准扫描点,在所述电路板上钻精度孔之前,先使用固定胶将所述电路板与所述垫板粘结在一起,再在所述电路板需钻孔的一面的侧边上粘上所述固定胶。
在其中一些实施例中,所述固定胶为皱纹胶。
本申请第二方面实施例提供了一种电路板,其特征在于,采用如第一方面所述的电路板钻孔方法制作而成。
本发明实施例提供的一种电路板钻孔方法,有益效果在于:由于每钻一次孔之前均重新选择新的基准PAD作为新的基准扫描点,从而提高了后续钻孔时PAD到孔的精度,提高了电路板的质量。
本发明之电路板,通过在每次钻孔之前均重新选择新的基准PAD作为新的基准扫描点,提高了电路板上PAD到孔的精度较高,使得电路板产品质量较高。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明其中一个实施例中电路板钻孔方法的流程图;
图2是本发明其中一个实施例中电路板的结构示意图;
图3是本发明其中一个实施例中电路板上的第M个基准PAD、第M个基准点和第M个孔的相对位置示意图;
图4是本发明其中一个实施例中粘有固定胶的电路板的结构示意图。
图中标记的含义为:
10、电路板;11、基准PAD;12、精度孔;13、基准点;20、垫板;30、固定胶;40、工作台。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图即实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件,它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
为了说明本发明的技术方案,下面结合具体附图及实施例来进行说明。
请参考图1和图2,本申请第一方面实施例提供了一种电路板钻孔方法,包括:
S10:提供一电路板10,电路板10上设置有P个基准PAD11,P为大于或等于1的正整数。
具体的,电路板10可以为经过资料制作、开料、一次钻孔、铣边、丝印撕膜、测试磨板、棕化、一次贴膜、镭射钻孔、等离子、沉铜、电镀、二次贴膜、外层线路、外层AOI(Automated Optical Inspection,自动光学检测)、防焊、字符、测试和三次贴膜后的电路板10。
其中,资料制作工序是指通过设计资料,制作出每个精度孔12位置以及对应的基准PAD11位置,按要求设定基准PAD11到待钻孔的间距。
开料至电镀、二次贴膜工序按常规制作方法完成制作。
外层线路工序是指在用常规方法完成外层线路制作的同时,按照设计参数制作出基准PAD11。
进一步的,基准PAD11不允许有腐蚀及缺口,以免影响后续的扫描以及测量精度。
外层AOI工序是指利用AOI检测基准PAD11是否有腐蚀及缺口的问题。
防焊工序是指按常规制作方法完成防焊制作,此工序中注意基准PAD11不允许盖油墨,以免影响后续的扫描以及测量精度。
字符至三次贴膜工序按常规制作方法完成制作。
可以理解的是,电路板10上设置有P个基准PAD11,即电路板10上设置有1个、2个或多于2个的基准PAD11。
S20:以电路板10上的第M个基准PAD11为第M个基准扫描点,在电路板10上钻精度孔12,1≤M≤P,M为正整数。
具体的,可以采用常规的CCD钻机(Charge Coupled Device,全自动视觉点钻机)对电路板10进行扫描和钻孔,通过设计CCD钻机的程式,就能以电路板10上的第M个基准PAD11为第M个基准扫描点,在电路板10上钻出1个、2个或多个精度孔12,在钻完孔后,在CCD钻机的程式中设计结束指令,等待下一步骤。
S30:以电路板10上的第Q个基准PAD11为第N个基准扫描点,在电路板10上钻精度孔12,N=M+1,Q=N或者Q=M。
具体的,当Q=N时,以电路板10上的第N个基准PAD11为第N个基准扫描点,在电路板10上钻精度孔12,N=M+1。
当Q=M时,以电路板10上的第M个基准PAD11为第N个基准扫描点,在电路板10上钻精度孔12,N=M+1。
可以理解的是,同样可以采用常规的CCD钻机对电路板10进行扫描和钻孔,通过设计CCD钻机的程式,重新以电路板10上的第N个基准PAD11为第N个基准扫描点,在电路板10上钻出1个、2个或多个精度孔12,在钻完孔后,在CCD钻机的程式中设计结束指令。
可选的,在将电路板10上需要钻出的孔钻完之后,再对电路板10进行锣板、撕膜、FQC、沉锡、FQC和FQA工序之后,即可包装出货。
在第一实施例中,提供一电路板10,电路板10上设置有2个基准PAD11,需要在电路板10上钻2个精度孔12,先以电路板10上的第1个基准PAD11为第1个基准扫描点,在电路板10上钻出第1个精度孔12,再以电路板10上的第2个基准PAD11为第2个基准扫描点,在电路板10上钻出第2个精度孔12,即可完成电路板10的钻孔工作。
在第二实施例中,提供一电路板10,电路板10上设置有2个基准PAD11,需要在电路板10上钻3个精度孔12,先以电路板10上的第1个基准PAD11为第1个基准扫描点,在电路板10上钻出第1个精度孔12,然后以电路板10上第1个基准PAD11为第2个基准扫描点,在电路板10上钻出第2个精度孔12,最后再以电路板10上第2个基准PAD11为第3个基准扫描点,在电路板10上钻出第3个精度孔12,即可完成电路板10的钻孔工作。
在第三实施例中,提供一电路板10,电路板10上设置有3个基准PAD11,需要在电路板10上钻3个精度孔12,先以电路板10上的第1个基准PAD11为第1个基准扫描点,在电路板10上钻出第1个精度孔12,然后以电路板10上的第2个基准PAD11为第2个基准扫描点,在电路板10上钻出第2个精度孔12,最后再以电路板10上的第3个基准PAD11为第3个基准扫描点,在电路板10上钻出第3个精度孔12,即可完成电路板10的钻孔工作。
本发明实施例提供的电路板钻孔方法,由于每钻一次孔之前均重新选择新的基准PAD11作为新的基准扫描点,从而提高了后续钻孔时PAD到孔的精度,提高了电路板10的质量;同时,本发明避免了钻孔时取就近的基准PAD11作为基准扫描点在电路板10上孔时产生的精度差异大的影响。
请参考图1、图2和图3,在其中一些实施例中,以电路板10上的第M个基准PAD11为第M个基准扫描点,在电路板10上钻精度孔12,包括如下步骤:
首先,依据电路板10的设计图形资料,在电路板10上确定P个基准点13,P个基准点13分别与P个基准PAD11一一对应。
具体的,P个基准点13是在资料制作工序中确定,为其理论位置,同工序中按要求设定基准PAD11到待钻孔的设计距离。
当P=1时,1个基准点13与1个基准PAD11对应,当P>1时,P个基准点13分别与P个基准PAD11一一对应。
其次,扫描第M个基准PAD11,以获取第M个基准PAD11的实际位置和第M个基准PAD11的实际位置相较于第M个基准点13的涨缩值。
具体的,钻机的摄像头通过设计资料中的基准点13的位置扫描第M个基准PAD11的实际位置,通过对比设计资料中的基准点13的位置与第M个基准PAD11的实际位置确定涨缩值。
然后,依据第M个涨缩值,对第M个基准PAD11的位置进行涨缩补偿。
具体的,依据第M个涨缩值对第M个基准PAD11的位置进行涨缩补偿后,可以确认基准PAD11的中心点,减少电路板10的涨缩等各种因素对基准PAD11的位置、形状或尺寸造成的影响,以确保后续基准PAD11中心到孔中心的距离符合设计要求。
最后,依据补偿后的第M个基准PAD11的位置,以及第M个基准PAD11和待钻孔的预设间距,在电路板10上钻精度孔12。
具体的,在电路板10上钻孔时,由于已经对第M个基准PAD11的位置进行涨缩补偿,此时只需保证基准PAD11中心到待钻孔中心的距离,在计算基准PAD11到所需钻孔位置时只需按照设计距离钻孔即可,对基准PAD11中心到孔中心的距离不需要作出补偿,例如设计资料为基准PAD11到孔的间距为10mm,即钻孔时需确保基准PAD11中心点到所需钻孔的中心点间距为10mm,不需要因电路板10板涨缩而作出间距的补偿,从而节省了工时,提高了效率。
请再次参考图1、图2和图3,在其中一些实施例中,当Q=N时,以所述电路板10上的第Q个所述基准PAD11为第Q个基准扫描点,在电路板10上钻精度孔12,包括如下步骤:
首先,扫描第N个基准PAD11,以获取第N个基准PAD11的实际位置和第N个基准PAD11的实际位置相较于第N个基准点13的涨缩值。
具体的,钻机的摄像头通过设计资料中的基准点13的位置重新扫描第N个基准PAD11的实际位置,通过对比设计资料中的基准点13的位置与第N个基准PAD11的实际位置确定涨缩值。
然后,依据第N个涨缩值,对第N个基准PAD11的位置进行涨缩补偿。
具体的,依据第N个涨缩值对第N个基准PAD11的位置进行涨缩补偿后,可以确认基准PAD11的中心点,减少电路板10的涨缩等各种因素对基准PAD11的位置、形状或尺寸造成的影响,以确保后续基准PAD11中心到孔中心的距离符合设计要求。
最后,依据补偿后的第N个基准PAD11的位置,以及第N个基准PAD11和待钻孔的预设间距,在电路板10上钻精度孔12。
具体的,在电路板10上钻孔时,由于已经对第N个基准PAD11的位置进行涨缩补偿,此时只需保证基准PAD11中心到待钻孔中心的距离,在计算基准PAD11到所需钻孔位置时只需按照设计距离钻孔即可,对基准PAD11中心到孔中心的距离时不需要作出补偿,节省工时,提高效率,也避免了钻机取误差最大的涨缩值对所有的钻孔过程进行补偿的影响。
在第一实施例中,提供一电路板10,电路板10上设置有2个基准PAD11,需要在电路板10上钻2个精度孔12,其中,在电路板10上钻精度孔12,包括如下步骤:
第一步,依据电路板10的设计图形资料,在电路板10上确定2个基准点13,2个基准点13分别与2个基准PAD11一一对应。
第二步,扫描第1个基准PAD11,以获取第1个基准PAD11的实际位置和第1个基准PAD11的实际位置相较于第1个基准点13的涨缩值。
第三步,依据第1个涨缩值,对第1个基准PAD11的位置进行涨缩补偿。
第四步,依据补偿后的第1个基准PAD11的位置,以及第1个基准PAD11和第1个精度孔12的预设间距,在电路板10上钻出第1个精度孔12。
第五步,扫描第2个基准PAD11,以获取第2个基准PAD11的实际位置和第2个基准PAD11的实际位置相较于第2个基准点13的涨缩值。
第六步,依据第2个涨缩值,对第2个基准PAD11的位置进行涨缩补偿。
第七步,依据补偿后的第2个基准PAD11的位置,以及第2个基准PAD11和第2个精度孔12的预设间距,在电路板10上钻出第2个精度孔12。
在第二实施例中,提供一电路板10,电路板10上设置有2个基准PAD11,需要在电路板10上钻3个精度孔12,其中,在电路板10上钻精度孔12,包括如下步骤:
第一步,依据电路板10的设计图形资料,在电路板10上确定2个基准点13,2个基准点13分别与2个基准PAD11一一对应。
第二步,扫描第1个基准PAD11,以获取第1个基准PAD11的实际位置和第1个基准PAD11的实际位置相较于第1个基准点13的涨缩值。
第三步,依据第1个涨缩值,对第1个基准PAD11的位置进行涨缩补偿。
第四步,依据补偿后的第1个基准PAD11的位置,以及第1个基准PAD11和第1个精度孔12的预设间距,在电路板10上钻出第1个精度孔12。
第五步,依据补偿后的第1个基准PAD11的位置,以及第1个基准PAD11和第2个精度孔12的预设间距,在电路板10上钻出第2个孔。
第六步,扫描第2个基准PAD11,以获取第2个基准PAD11的实际位置和第2个基准PAD11的实际位置相较于第2个基准点13的涨缩值。
第七步,依据第2个涨缩值,对第2个基准PAD11的位置进行涨缩补偿。
第八步,依据补偿后的第2个基准PAD11的位置,以及第2个基准PAD11和第3个精度孔12的预设间距,在电路板10上钻出第3个精度孔12。
在第三实施例中,提供一电路板10,电路板10上设置有3个基准PAD11,需要在电路板10上钻3个精度孔12,其中,在电路板10上钻精度孔12,包括如下步骤:
第一步,依据电路板10的设计图形资料,在电路板10上确定3个基准点13,3个基准点13分别与3个基准PAD11一一对应。
第二步,扫描第1个基准PAD11,以获取第1个基准PAD11的实际位置和第1个基准PAD11的实际位置相较于第1个基准点13的涨缩值。
第三步,依据第1个涨缩值,对第1个基准PAD11的位置进行涨缩补偿。
第四步,依据补偿后的第1个基准PAD11的位置,以及第1个基准PAD11和第1个精度孔12的预设间距,在电路板10上钻出第1个精度孔12。
第五步,扫描第2个基准PAD11,以获取第2个基准PAD11的实际位置和第2个基准PAD11的实际位置相较于第2个基准点13的涨缩值。
第六步,依据第2个涨缩值,对第2个基准PAD11的位置进行涨缩补偿。
第七步,依据补偿后的第2个基准PAD11的位置,以及第2个基准PAD11和第2个精度孔12的预设间距,在电路板10上钻出第2个精度孔12。
第八步,扫描第3个基准PAD11,以获取第3个基准PAD11的实际位置和第3个基准PAD11的实际位置相较于第3个基准点13的涨缩值。
第九步,依据第3个涨缩值,对第3个基准PAD11的位置进行涨缩补偿。
第十步,依据补偿后的第3个基准PAD11的位置,以及第3个基准PAD11和第3个精度孔12的设间距,在电路板10上钻出第3个精度孔12。
请参考图1和图2,在其中一些实施例中,以电路板10上的第M个基准PAD11为第M个基准扫描点,使用钻机在电路板10上钻精度孔12,钻机上钻刀的下刀速度为0.3m/min-0.5m/min,如0.30m/min、0.35m/min、0.40m/min、0.45m/min或0.50m/min等。
通过采用上述方案,降低了钻机上钻刀的速度,避免了因电路板10硬度大导致的钻孔过程中产生的钻机主轴偏摆现象,提高了钻孔精度。
优选地,钻机上的钻刀的下刀速度为0.3m/min,在保证较高的加工精度的同时,节省加工时长,提高加工效率。
在其中一些实施例中,钻机上的钻刀为金刚石涂层钻咀。
通过采用上述方案,可以避免普通刀钻孔过程中刀具磨损导致的披锋,解决了普通刀加工过程中刀具磨损后导致的孔位不集中问题,减少了钻孔后摄像头校正扫描时的误差,提升了钻孔后摄像头校正扫描的精度。
可选的,金刚石涂层钻咀表面镀有一层膜,硬度高,散热效果好。
请参考图1和图2,在其中一些实施例中,在其中一些实施例中,在以电路板10上的第M个基准PAD11为第M个基准扫描点,在电路板10上钻精度孔12之前,对钻机进行同心圆校正和角度校正。
通过采用上述方案,可以提高钻机的精度,从而提高钻孔精度。
可选的,钻机在进行同心圆校正时的钻孔刀具选用金刚石涂层钻咀,校正时的钻孔下刀速设置为0.3m/min,同心圆(主轴与摄像头之间的同心圆)校正数据要求≤+/-0.005mm范围内,校正速度快,精度高,满足后续钻孔要求。
可选的钻机在进行角度校正时的钻孔刀具选用金刚石涂层钻咀,校正时的钻孔下刀速设置为0.3m/min,角度校正数据要求≤+/-0.005mm范围内,校正速度快,精度高,满足后续钻孔要求。
请参考图1和图4,在其中一些实施例中,电路板10的底部设置有垫板20,用于在钻孔时对电路板10进行支撑。
可选的,通过销钉将电路板10固定在垫板20上,以防止电路板10滑动,影响后续的钻孔精度。
可选的,电路板10固定在钻机的工作台40上。
在以电路板10上的第M个基准PAD11为第M个基准扫描点,在电路板10上钻精度孔12之前,先使用固定胶30将电路板10与垫板20粘结在一起,再在电路板10需钻孔的一面的侧边上粘上固定胶30。
通过采用上述方案,可以防止因电路板10翘曲导致后续扫描和钻孔发生精度偏差。
可选的,固定胶30为皱纹胶或类似其他胶,需要注意的是,皱纹胶不能粘到电路板10上的电路单元。
本申请第二方面实施例提供了一种电路板,其特征在于,采用如第一方面的电路板钻孔方法制作而成。
本发明之电路板,通过在每次钻孔之前均重新选择新的基准PAD作为新的基准扫描点,提高了电路板上PAD到孔的精度较高,使得电路板产品质量较高。
以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (9)

1.一种电路板钻孔方法,其特征在于,包括:
提供一经过外层线路制作后的电路板,所述电路板上设置有P个基准PAD,P为大于或等于1的正整数;
依据电路板的设计图形资料,在所述电路板上确定P个基准点,P个所述基准点分别与P个所述基准PAD一一对应;
扫描第M个所述基准PAD,以获取第M个基准PAD的实际位置和所述第M个基准PAD的实际位置相较于第M个基准点的涨缩值,1≤M≤P,M为正整数;
依据第M个所述涨缩值,对第M个所述基准PAD的位置进行涨缩补偿;
依据补偿后的第M个所述基准PAD的位置,以及所述第M个所述基准PAD和待钻孔的预设间距,在所述电路板上钻精度孔;
以所述电路板上的第Q个所述基准PAD为第N个基准扫描点,在所述电路板上钻精度孔,N=M+1,Q=N或者Q=M。
2.根据权利要求1所述的电路板钻孔方法,其特征在于,当Q=N时,以所述电路板上的第Q个所述基准PAD为第N个基准扫描点,在所述电路板上钻精度孔,包括如下步骤:
扫描第N个所述基准PAD,以获取所述第N个基准PAD的实际位置和所述第N个基准PAD的实际位置相较于所述第N个基准点的涨缩值;
依据第N个所述涨缩值,对第N个所述基准PAD的位置进行涨缩补偿;
依据补偿后的第N个所述基准PAD的位置,以及所述第N个所述基准PAD和待钻孔的预设间距,在所述电路板上钻精度孔。
3.根据权利要求1所述的电路板钻孔方法,其特征在于,依据补偿后的第M个所述基准PAD的位置,以及所述第M个所述基准PAD和待钻孔的预设间距,使用钻机在所述电路板上钻精度孔,所述钻机上钻刀的下刀速度为0.3m/min-0.5m/min。
4.根据权利要求3所述的电路板钻孔方法,其特征在于,所述钻机上的钻刀的下刀速度为0.3m/min。
5.根据权利要求3所述的电路板钻孔方法,其特征在于,所述钻机上的钻刀为金刚石涂层钻咀。
6.根据权利要求3所述的电路板钻孔方法,其特征在于,依据补偿后的第M个所述基准PAD的位置,以及所述第M个所述基准PAD和待钻孔的预设间距,在所述电路板上钻精度孔之前,对所述钻机进行同心圆校正和角度校正。
7.根据权利要求1所述的电路板钻孔方法,其特征在于,所述电路板的底部设置有垫板;依据补偿后的第M个所述基准PAD的位置,以及所述第M个所述基准PAD和待钻孔的预设间距,在所述电路板上钻精度孔之前,先使用固定胶将所述电路板与所述垫板粘结在一起,再在所述电路板需钻孔的一面的侧边上粘上所述固定胶。
8.根据权利要求7所述的电路板钻孔方法,其特征在于,所述固定胶为皱纹胶。
9.一种电路板,其特征在于,采用如权利要求1至8中任意一项所述的电路板钻孔方法制作而成。
CN202110991302.XA 2021-08-26 2021-08-26 电路板钻孔方法及电路板 Active CN113784520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110991302.XA CN113784520B (zh) 2021-08-26 2021-08-26 电路板钻孔方法及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110991302.XA CN113784520B (zh) 2021-08-26 2021-08-26 电路板钻孔方法及电路板

Publications (2)

Publication Number Publication Date
CN113784520A CN113784520A (zh) 2021-12-10
CN113784520B true CN113784520B (zh) 2023-04-28

Family

ID=78839698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110991302.XA Active CN113784520B (zh) 2021-08-26 2021-08-26 电路板钻孔方法及电路板

Country Status (1)

Country Link
CN (1) CN113784520B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203708641U (zh) * 2013-12-24 2014-07-09 广州兴森快捷电路科技有限公司 高孔位精度要求的线路板及其实现装置
CN103747617B (zh) * 2013-12-24 2017-02-15 广州兴森快捷电路科技有限公司 Pcb板涨缩补偿方法
CN110896594A (zh) * 2019-09-30 2020-03-20 宜兴硅谷电子科技有限公司 一种无Pin定位自动涨缩钻孔生产方法
CN112654156B (zh) * 2020-12-01 2022-04-15 生益电子股份有限公司 高精度孔钻孔方法

Also Published As

Publication number Publication date
CN113784520A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
CN109807477B (zh) 一种pcb孔复合加工方法
CN113784520B (zh) 电路板钻孔方法及电路板
JP6793892B1 (ja) レーザ加工方法およびレーザ加工装置
CN113133211B (zh) 钻孔机及其加工补偿方法、装置
JP2001185863A (ja) 基準穴穴開け機および送り位置の補正方法
CN111818731A (zh) 一种pcb板控深盲孔的制作工艺
CN108834330B (zh) 一种pcb“d”字型异型焊盘的加工方法
CN116858092A (zh) 检测视觉系统偏差的方法及电路板加工设备
CN112423477B (zh) 一种高精度阶梯压接孔加工方法
CN112654156B (zh) 高精度孔钻孔方法
KR101525027B1 (ko) 인쇄회로기판 제조 방법
CN205520205U (zh) 一种高端摄像模组激光切割固定治具
CN108617099B (zh) 一种内置式螺母台阶孔pcb板快速加工方法
CN112466001B (zh) 钻锣机加工精度的验证方法、装置、钻锣机及存储介质
KR20130104662A (ko) 인쇄회로기판 고정용 지그
CN113099615A (zh) 一种大尺寸线路板钻孔定位方法
CN113811082B (zh) 改善对位偏孔的方法
CN112616266A (zh) 表面阶梯型电路板对位检查方法及电路板
CN111093329A (zh) 一种小尺寸带阶梯的pcb成型方法
CN113286451B (zh) 一种hdi多层电路板叠层导盲孔制作方法
CN108650795A (zh) 封装基板的打码方法、加工方法及封装基板
CN220383309U (zh) 一种pcb钻孔校验工具
CN115942621A (zh) 一种提高半导体加工精度的方法
JP7283982B2 (ja) レーザ加工装置およびレーザ加工方法
CN109661116B (zh) 一种线路板定位盲孔底盘缺损补救方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant