CN113782591A - 一种介质增强横向超结功率器件 - Google Patents
一种介质增强横向超结功率器件 Download PDFInfo
- Publication number
- CN113782591A CN113782591A CN202111060863.4A CN202111060863A CN113782591A CN 113782591 A CN113782591 A CN 113782591A CN 202111060863 A CN202111060863 A CN 202111060863A CN 113782591 A CN113782591 A CN 113782591A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- region
- dielectric
- power device
- semiconductor column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 122
- 239000000758 substrate Substances 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 3
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Abstract
本发明公开了一种介质增强横向超结功率器件，属于半导体功率器件技术领域。本发明包括衬底和位于衬底上方的有源层，有源层包括漂移区，漂移区内设有介质区。本发明通过在漂移区内部引入介质区，通过合理的设置介质区的位置、宽度变化及长度，能够有效地缓解横向超结功率器件中P型半导体柱和N型半导体柱相互耗尽导致的电荷非平衡现象。同时利用介质区对漂移区的调制作用，优化器件的电场分布而提高器件的击穿电压，并优化漂移区浓度而降低器件的导通电阻。
Description
技术领域
本发明属于半导体功率器件技术领域，更具体地说，涉及一种介质增强横向超结功率器件。
背景技术
功率半导体器件是实现电能高效转换的核心器件之一，功率半导体器件的研究和开发对减缓世界能源危机和推进可持续发展战略具有重大意义。
横向功率器件是因为其制备工艺相对简单，并且电极均位于器件表面，因此与大规模集成电路具有非常好的兼容性，在高低压兼容的集成电路中具有广泛的运用。横向超结技术是超结技术向横向功率器件设计领域的拓展，其基本结构是漂移区由P型半导体柱和N型半导体柱交替相间排列而成，如说明书附图中的图1所示。在横向超结功率器件中，漂移区中的P型半导体柱和N型半导体柱中相反的电荷相互耗尽，能够优化电场并增加漂移区的掺杂浓度，从而优化击穿电压和导通电阻。但是P型半导体柱和N型半导体柱的相互耗尽特性会在衬底的影响下出现电荷非平衡现象，称为衬底辅助耗尽效应，影响器件的性能的提高。因此，如何调节超结结构中电荷非平衡现象，提高漂移区掺杂浓度，进一步提高击穿电压并降低导通电阻是横向超结功率器件改进的核心问题。
发明内容
针对现有功率器件漂移区中的P型半导体柱和N型半导体柱中相反的电荷相互耗尽，在衬底的影响下出现电荷非平衡的问题，本发明提供一种介质增强横向超结功率器件，利用介质的调制作用优化漂移区电场及掺杂浓度，同时利用介质区实现P型半导体柱的宽度变化，达到电荷平衡的效果，从而提高器件的击穿电压并降低导通电阻。
为解决上述问题，本发明采用如下的技术方案。
一种介质增强横向超结功率器件，包括衬底和位于衬底上方的有源层，有源层包括漂移区，漂移区内设有介质区，通过增设介质区，并利用介质的调制作用优化漂移区电场及掺杂浓度。
进一步的技术方案，漂移区包括横向交替排布的P型半导体柱和N型半导体柱；P型半导体柱开设有介质槽，介质区位于介质槽内；P型半导体柱的形状与介质区的形状相适配。利用介质区实现P型半导体柱的宽度变化，达到电荷平衡的效果，优化漂移区电场及掺杂浓度，从而提高器件的击穿电压并降低导通电阻。
进一步的技术方案，介质区的宽度由左向右逐渐增加。利用介质区宽度的变化实现P型半导体柱的宽度变化，以改善P型半导体柱和N型半导体柱的相互耗尽的电荷非平衡现象。
进一步的技术方案，介质区的形状为矩形，P型半导体柱的宽度由左向右逐渐减小，N型半导体柱的宽度由左向右逐渐增大。介质区调制作用能够改善P型半导体柱和N型半导体柱的相互耗尽的电荷非平衡现象。
进一步的技术方案，介质区的形状为梯形。利用介质区宽度的线性变化实现P型半导体柱的宽度线性变化，进一步改善P型半导体柱和N型半导体柱的相互耗尽的电荷非平衡现象。
进一步的技术方案，介质区的形状为阶梯型。利用介质区宽度的阶梯变化实现P型半导体柱的宽度阶梯变化，不仅可以改善P型半导体柱和N型半导体柱的相互耗尽的电荷非平衡现象，还可以通过形成电场峰值来优化表面电场分布，从而提高器件的击穿电压。
进一步的技术方案，N型半导体柱的宽度由左向右逐渐增大或保持不变。N型半导体柱的形状与P型半导体柱的形状相适配。
进一步的技术方案，介质区的材料为二氧化硅、氮化硅、二氧化铪、氧化钛、钛酸锶、钛酸锶或锆钛酸铅。
进一步的技术方案，P型半导体柱的掺杂浓度大于等于N型半导体柱的掺杂浓度。
进一步的技术方案，衬底为绝缘体上硅或蓝宝石。
进一步的技术方案，有源层还包括阱区、源区、接触区和漏区，阱区和漏区分别位于漂移区的左右两侧；源区和接触区并排设置在阱区的上表面；漏区的上表面设有漏极金属片，源区和接触区的上表面设有源极金属片；在阱区、源区和漂移区上方设有栅极氧化层，栅极氧化层与阱区、源区和漂移区接触，在栅极氧化层的上方设有栅极金属片。
相比于现有技术，本发明的技术方案的有益效果为：
(1)本发明的一种介质增强横向超结功率器件，通过在常规横向超结功率器件的P型半导体柱中增设有介质区，并通过介质区来改变P型半导体柱的宽度分布，使得P型半导体柱和N型半导体柱在相互耗尽时达到电荷平衡，消除衬底辅助耗尽作用，从而提高器件的性能。
(2)本发明的一种介质增强横向超结功率器件，利用介质区中的介质对漂移区电场及掺杂浓度的调制作用，可以优化漂移区电场分布而提高器件的击穿电压，介质诱导漂移区浓度的提高有利于进一步降低器件的导通电阻。
附图说明
图1为现有的常规横向超结功率器件的结构示意图；
图2为本发明的实施例1中的横向超结功率器件的结构示意图；
图3为本发明的图2中的有源层表面的俯视图；
图4为本发明的图2中的漂移区中部的剖面图；
图5为本发明的实施例2中的横向超结功率器件的有源层表面的俯视图；
图6为本发明的实施例3中的横向超结功率器件的结构示意图；
图7为本发明的图6中的有源层表面的俯视图；
图8为本发明的实施例4中的横向超结功率器件的有源层表面的俯视图；
图9为本发明的实施例5中的横向超结功率器件的有源层表面的俯视图。
图中标号表示：
1、衬底；2、有源层；3、阱区；4、源区；5、接触区；6、漏区；7、源极金属片；8、漏极金属片；9、栅极氧化层；10、栅极金属片；11、P型半导体柱；12、N型半导体柱；13、介质区。
具体实施方式
下面结合具体实施例和附图对本发明进一步进行描述。
如图1所示为现有的横向超结功率器件：现有的横向超结功率器件包括衬底1和位于衬底1上方的有源层2，有源层2包括漂移区、阱区3、源区4、接触区5和漏区6，阱区3和漏区6分别位于漂移区的左右两侧；源区4和接触区5并排设置在阱区3的上表面；漏区6的上表面设有漏极金属片8，源区4上表面设有源极金属片7，源极金属片7的下表面与源区4和接触区5的上表面接触；在阱区3上方设有栅极氧化层9，栅极氧化层9的下表面与阱区3、源区4和漂移区的上表面接触，在栅极氧化层9的上表面设有栅极金属片10。
漂移区包括超结结构，超结结构由横向交替排布的P型半导体柱和N型半导体柱组成，P型半导体柱11和N型半导体柱12的形状均为直条形。
实施例1
针对现有的P型半导体柱和N型半导体柱12的相互耗尽特性会在衬底1的影响下出现电荷非平衡现象。本实施例提供了一种介质增强横向超结功率器件，基本结构同实施例1，不同和改进之处在于：如图2和图3所示，在P型半导体柱11上开设有介质槽，介质区13位于介质槽内，通过在漂移区内增设介质区13，利用介质的调制作用优化漂移区电场及掺杂浓度。
介质区13的右端与阱区3接触，介质区13的左端与漏区6接触，其形状为梯形，宽度由左向右逐渐增大；对应的，P型半导体柱11的形状也为梯形，其宽度由左向右逐渐减小。N型半导体柱12的形状为矩形，其宽度由左向右保持不变。并且，在漂移区的中部，如图4所示，介质区13、P型半导体柱11和N型半导体柱12的宽度相同。
其中，介质区13的材料为二氧化硅、氮化硅、二氧化铪、氧化钛、钛酸锶、钛酸锶、锆钛酸铅等介质材料，且P型半导体柱11的掺杂浓度应大于等于N型半导体柱12的掺杂浓度。衬底1材料为半导体材料、绝缘体上硅(SOI)或蓝宝石介质材料。
本实施例通过对P型半导体柱11、N型半导体柱12以及介质区13的形状进行相应的设计，利用介质区13宽度的线性变化实现P型半导体柱11的宽度线性变化，以改善P型半导体柱11和N型半导体柱12的相互耗尽的电荷非平衡现象，进一步优化漂移区电场及掺杂浓度。
实施例2
本实施例提供了一种介质增强横向超结功率器件，基本结构同实施例2，不同和改进之处在于：如图5所示，介质区13的右端与阱区3接触，介质区13的左端与漏区6接触，其形状为梯形，宽度由左向右逐渐增大；对应的，P型半导体柱11的形状和N型半导体柱12的形状也为梯形，P型半导体柱11的宽度由左向右逐渐减小，N型半导体柱12的宽度由左向右逐渐增大。
本实施例通过对P型半导体柱11、N型半导体柱12以及介质区13的形状进行相应的设计，利用介质区13宽度的线性变化实现P型半导体柱11的宽度线性变化，以改善P型半导体柱11和N型半导体柱12的相互耗尽的电荷非平衡现象。并且，P型半导体柱11和N型半导体柱12的宽度变化幅度更大，进一步改善P型半导体柱11和N型半导体柱12的相互耗尽的电荷非平衡现象，进一步优化漂移区电场及掺杂浓度。
实施例3
本实施例提供了一种介质增强横向超结功率器件，基本结构同实施例3，不同和改进之处在于：如图6和图7所示，介质区13的右端与阱区3接触，介质区13的左端与漏区6接触，其形状为阶梯型，宽度由左向右逐渐增大；对应的，P型半导体柱11的形状也为阶梯型，其宽度由左向右逐渐减小；N型半导体柱12的形状为直条形或梯形，其宽度由左向右保持不变或逐渐增大。
本实施例通过对P型半导体柱11、N型半导体柱12以及介质区13的形状进行相应的设计，利用介质区13宽度的阶梯变化实现P型半导体柱11的宽度阶梯变化，不仅可以改善P型半导体柱11和N型半导体柱12的相互耗尽的电荷非平衡现象，还可以通过形成电场峰值来优化表面电场分布，从而提高器件的击穿电压。
实施例4
本实施例提供了一种介质增强横向超结功率器件，基本结构同实施例3，不同和改进之处在于：如图8所示，介质区13的形状为梯型，其宽度由左向右逐渐增大，且介质区13的长度小于P型半导体柱11的长度，介质区13的左端与漏区6接触，右端与P型半导体柱11接触。P型半导体柱11的宽度由左向右逐渐减小；N型半导体柱12的形状为直条形或梯形，其宽度由左向右保持不变或逐渐增大。
本实施例通过对P型半导体柱11、N型半导体柱12以及介质区13的形状进行相应的设计，利用介质区13宽度的线性变化实现P型半导体柱11的宽度线性变化，以改善P型半导体柱11和N型半导体柱12的相互耗尽的电荷非平衡现象，进一步优化漂移区电场及掺杂浓度。
实施例5
本实施例提供了一种介质增强横向超结功率器件，在现有的横向超结功率器件的基础上进行了改进，如图9所示，介质区13的右端与阱区3接触，介质区13的左端与漏区6接触，其形状为矩形，宽度由左向右保持不变；相应的，P型半导体柱11的形状和N型半导体柱12的形状为梯形，P型半导体柱11的宽度由左向右逐渐减小，N型半导体柱12的宽度由左向右逐渐增大。
本实施例通过引入介质区13以调整P型半导体柱11和N型半导体柱12的电荷非平衡效应。以及对P型半导体柱11、N型半导体柱12以及介质区13的形状进行相应的设计，通过利用介质区13中介质的调制作用优化漂移区电场及掺杂浓度，从而提高器件的击穿电压并降低导通电阻。
实施例6
本实施例提供了一种介质增强横向超结功率器件的制备方法，包括如下步骤：
步骤a：在半导体衬底1上采用外延的方法形成有源层2；
步骤b：在有源层2的漂移区上采用干法刻蚀工艺形成介质槽，该步骤可与CMOS介质隔离工艺同时进行，只需改变掩模版的图形，无需增加多余的掩模版即可获得所需介质槽，介质槽的形状根据需要进行设计。
步骤c：在介质槽中淀积介质材料并采用化学机械抛光工艺进行表面平坦化形成介质区13。
步骤d：在有源层2上采用离子注入工艺注入P型杂质在介质区13的侧边形成P型半导体柱11；
步骤e：在有源层2上采用离子注入工艺注入P型杂质在P型半导体柱11的左侧形成P型半导体阱区3；
步骤f：在阱区3的上表面采用热氧化法形成栅极氧化层9；
步骤g：在P型半导体阱区3中采用离子注入工艺注入P型杂质形成半导体接触区5；
步骤h：在P型半导体阱区3和N型漂移区采用离子注入工艺注入N型杂质分别形成N型半导体源区4和半导体漏区6，漏区6位于P型半导体柱11的右侧，源区4与接触区5并排设置在阱区3的上表面；
步骤i：通过掩模、淀积、刻蚀等工艺在栅极氧化层9、源区4和漏区6的上表面分别形成栅极金属片10、源极金属片7和漏极金属片8。
本发明所述实例仅仅是对本发明的优选实施方式进行描述，并非对本发明构思和范围进行限定，在不脱离本发明设计思想的前提下，本领域工程技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的保护范围。
Claims (10)
1.一种介质增强横向超结功率器件，包括衬底(1)，其特征在于：还包括位于衬底(1)上方的有源层(2)，所述有源层(2)包括漂移区，所述漂移区内设有介质区(13)。
2.根据权利要求1所述的一种介质增强横向超结功率器件，其特征在于：所述漂移区包括横向交替排布的P型半导体柱(11)和N型半导体柱(12)；所述P型半导体柱(11)上开设有介质槽，所述介质区(13)位于介质槽内；所述P型半导体柱(11)的形状与所述介质区(13)的形状相适配。
3.根据权利要求2所述的一种介质增强横向超结功率器件，其特征在于：所述介质区(13)的宽度由左向右逐渐增加，P型半导体柱(11)的宽度由左向右逐渐减小。
4.根据权利要求2所述的一种介质增强横向超结功率器件，其特征在于：所述介质区(13)的形状为矩形，P型半导体柱(11)的宽度由左向右逐渐减小，N型半导体柱(12)的宽度由左向右逐渐增大。
5.根据权利要求3所述的一种介质增强横向超结功率器件，其特征在于：所述介质区(13)的形状为梯形。
6.根据权利要求3所述的一种介质增强横向超结功率器件，其特征在于：所述介质区(13)的形状为阶梯型。
7.根据权利要求5或6所述的一种介质增强横向超结功率器件，其特征在于：所述N型半导体柱(12)的宽度由左向右逐渐增大或保持不变。
8.根据权利要求7所述的一种介质增强横向超结功率器件，其特征在于：所述介质区(13)的材料为二氧化硅、氮化硅、二氧化铪、氧化钛、钛酸锶、钛酸锶或锆钛酸铅。
9.根据权利要求8所述的一种介质增强横向超结功率器件，其特征在于：P型半导体柱(11)的掺杂浓度大于等于N型半导体柱(12)的掺杂浓度。
10.根据权利要求9所述的一种介质增强横向超结功率器件，其特征在于：所述衬底(1)材料为绝缘体上硅或蓝宝石。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111060863.4A CN113782591A (zh) | 2021-09-10 | 2021-09-10 | 一种介质增强横向超结功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111060863.4A CN113782591A (zh) | 2021-09-10 | 2021-09-10 | 一种介质增强横向超结功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113782591A true CN113782591A (zh) | 2021-12-10 |
Family
ID=78842463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111060863.4A Pending CN113782591A (zh) | 2021-09-10 | 2021-09-10 | 一种介质增强横向超结功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113782591A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102672A1 (en) * | 2003-05-13 | 2004-11-25 | Cambridge Semiconductor Limited | Lateral soi semiconductor device |
| CN101819998A (zh) * | 2010-04-29 | 2010-09-01 | 哈尔滨工程大学 | 具有应变硅结构的高压低功耗soi ldmos 晶体管 |
| US20120058608A1 (en) * | 2010-07-20 | 2012-03-08 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy | Method of fabricating soi super-junction ldmos structure capable of completely eliminating substrate-assisted depletion effects |
| CN103219386A (zh) * | 2013-04-22 | 2013-07-24 | 南京邮电大学 | 一种具有高k绝缘区的横向功率器件 |
| CN108198850A (zh) * | 2017-12-26 | 2018-06-22 | 西安电子科技大学 | 高k介质沟槽横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 |
| CN109119461A (zh) * | 2018-08-28 | 2019-01-01 | 电子科技大学 | 一种超结mos型功率半导体器件及其制备方法 |
-
2021
- 2021-09-10 CN CN202111060863.4A patent/CN113782591A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102672A1 (en) * | 2003-05-13 | 2004-11-25 | Cambridge Semiconductor Limited | Lateral soi semiconductor device |
| CN101819998A (zh) * | 2010-04-29 | 2010-09-01 | 哈尔滨工程大学 | 具有应变硅结构的高压低功耗soi ldmos 晶体管 |
| US20120058608A1 (en) * | 2010-07-20 | 2012-03-08 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy | Method of fabricating soi super-junction ldmos structure capable of completely eliminating substrate-assisted depletion effects |
| CN103219386A (zh) * | 2013-04-22 | 2013-07-24 | 南京邮电大学 | 一种具有高k绝缘区的横向功率器件 |
| CN108198850A (zh) * | 2017-12-26 | 2018-06-22 | 西安电子科技大学 | 高k介质沟槽横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 |
| CN109119461A (zh) * | 2018-08-28 | 2019-01-01 | 电子科技大学 | 一种超结mos型功率半导体器件及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| JIAFEI YAO等: "Novel LDMOS With Integrated Triple Direction High-k Gate and Field Dielectrics", IEEE, 25 June 2021 (2021-06-25) * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107275407B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN109065542B (zh) | 一种屏蔽栅功率mosfet器件及其制造方法 | |
| CN111668312B (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| TW201415645A (zh) | 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 | |
| CN109166922B (zh) | 一种沟槽型超结功率终端结构及其制备方法 | |
| CN107464837B (zh) | 一种超结功率器件 | |
| CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN105914230A (zh) | 一种超低功耗半导体功率器件及制备方法 | |
| CN111969043A (zh) | 高压三维耗尽超结ldmos器件及其制造方法 | |
| CN106298939A (zh) | 一种具有复合介质层结构的积累型dmos | |
| CN111384153A (zh) | 一种具有接地p型区的sgt器件及其制备方法 | |
| CN114023810B (zh) | 一种L型基区SiC MOSFET元胞结构、器件及制造方法 | |
| CN116154000A (zh) | 多级沟槽型SiC MOSFET器件及其制造方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN102130176B (zh) | 一种具有缓冲层的soi超结ldmos器件 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN115117151B (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN113782591A (zh) | 一种介质增强横向超结功率器件 | |
| CN205564757U (zh) | 一种超低功耗半导体功率器件 | |
| CN114843332A (zh) | 低功耗高可靠性半包沟槽栅mosfet器件及制备方法 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN117133791B (zh) | 一种自适应超结沟槽式mosfet器件及其制备方法 | |
| CN113130635B (zh) | 一种i型栅的mos器件及其制备方法 | |
| TWI824365B (zh) | 感應超結電晶體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |