CN113764490B - Oled显示面板 - Google Patents
Oled显示面板 Download PDFInfo
- Publication number
- CN113764490B CN113764490B CN202111038792.8A CN202111038792A CN113764490B CN 113764490 B CN113764490 B CN 113764490B CN 202111038792 A CN202111038792 A CN 202111038792A CN 113764490 B CN113764490 B CN 113764490B
- Authority
- CN
- China
- Prior art keywords
- substrate
- shielding portion
- light shielding
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种OLED显示面板,所述OLED显示面板包括基板和设置在所述基板上的发光器件、GOA电路以及第一遮光部;所述基板具有显示区和位于所述显示区至少一侧的GOA区;所述发光器件位于所述显示区靠近所述GOA区的一侧;所述GOA电路位于所述GOA区,所述GOA电路包括薄膜晶体管,所述薄膜晶体管位于所述GOA区靠近所述显示区的一侧;在平行于所述基板所在平面的方向上,所述第一遮光部位于所述发光器件和所述薄膜晶体管之间。本申请改善了GOA电路中薄膜晶体管的阈值电压在受到显示区侧面光影响下的负偏问题。
Description
技术领域
本申请涉及显示技术领域,具体涉及一种OLED显示面板。
背景技术
有机发光二极管(Organic Light-Emitting Diode,OLED)作为新一代显示技术,相较于传统的液晶显示器,具有更高的对比度、更快的反应速度和更广的视角,广泛应用于智能手机及电视领域。
在OLED显示面板中,受到OLED器件侧面光的影响,GOA电路中靠近OLED器件一侧的薄膜晶体管(Thin Film Transistor,TFT)的阈值电压易发生负偏,因而会降低TFT的电学性能。
发明内容
本申请实施例提供一种OLED显示面板,以解决GOA电路中TFT的阈值电压在OLED器件侧面光影响下易发生负偏的技术问题。
本申请实施例提供一种OLED显示面板,所述OLED显示面板包括:
基板,所述基板具有显示区和位于所述显示区至少一侧的GOA区;
发光器件,所述发光器件设置在所述基板上,且位于所述显示区靠近所述GOA区的一侧;
GOA电路,所述GOA电路设置在所述基板上,且位于所述GOA区,所述GOA电路包括薄膜晶体管,所述薄膜晶体管位于所述GOA区靠近所述显示区的一侧;以及
第一遮光部,所述第一遮光部设置在所述基板上,在平行于所述基板所在平面的方向上,所述第一遮光部位于所述发光器件和所述薄膜晶体管之间。
可选的,在本申请的一些实施例中,所述OLED显示面板还包括像素界定层,所述像素界定层设置在所述发光器件的周侧,并位于所述显示区,所述第一遮光部与所述像素界定层一体成型。
可选的,在本申请的一些实施例中,所述OLED显示面板中开设有至少一沟槽,所述第一遮光部设置在所述沟槽内,所述OLED显示面板包括依次设置在所述基板上的缓冲层、层间介质层、钝化层、平坦化层以及像素界定层,所述沟槽开设在所述像素界定层、所述平坦化层、所述钝化层、所述层间介质层以及所述缓冲层的至少一者中。
可选的,在本申请的一些实施例中,所述OLED显示面板还包括第二遮光部,所述第二遮光部设置在所述基板上,且位于所述第一遮光部远离所述显示区的一侧,所述第二遮光部覆盖所述薄膜晶体管。
可选的,在本申请的一些实施例中,所述薄膜晶体管于所述基板所在平面的正投影位于所述第二遮光部于所述基板所在平面的正投影内。
可选的,在本申请的一些实施例中,所述第二遮光部与所述第一遮光部一体成型。
可选的,在本申请的一些实施例中,所述OLED显示面板还包括像素界定层,所述像素界定层设置在所述发光器件的周侧,并位于所述显示区,所述第一遮光部、所述第二遮光部以及所述像素界定层一体成型;和/或
所述OLED显示面板还包括平坦化层,所述平坦化层设置在所述基板和所述发光器件之间,且位于所述显示区,所述第一遮光部、所述第二遮光部以及所述平坦化层一体成型。
可选的,在本申请的一些实施例中,所述OLED显示面板中开设有至少一沟槽,所述第一遮光部设置在所述沟槽内,所述OLED显示面板包括依次设置在所述基板上的缓冲层、层间介质层、钝化层以及平坦化层,所述沟槽依次贯穿所述平坦化层、所述钝化层、所述层间介质层以及所述缓冲层。
可选的,在本申请的一些实施例中,所述发光器件包括阳极,所述第二遮光部与所述阳极同层设置。
可选的,在本申请的一些实施例中,所述OLED显示面板还包括第三遮光部,所述第三遮光部设置在所述基板和所述薄膜晶体管之间,所述薄膜晶体管于所述基板所在平面的正投影位于所述第三遮光部于所述基板所在平面的正投影内。
相较于现有技术中的OLED显示面板,本申请提供的OLED显示面板通过在GOA区的薄膜晶体管和显示区的发光器件之间设置第一遮光部,由于第一遮光部对光线具有遮蔽作用,因此,第一遮光部的设置能够避免发光器件侧面的光线射向GOA区中的薄膜晶体管,进而避免了光线对GOA区的薄膜晶体管造成影响,从而降低了薄膜晶体管的阈值电压的负偏几率,有利于提高薄膜晶体管的电学性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请第一实施例提供的OLED显示面板的俯视示意图。
图2是图1所示的OLED显示面板沿剖面线A1-A1’的剖面示意图。
图3是本申请第二实施例提供的OLED显示面板的俯视示意图。
图4是图3所示的OLED显示面板沿剖面线A2-A2’的剖面示意图。
图5是本申请第三实施例提供的OLED显示面板的结构示意图。
图6是本申请第四实施例提供的OLED显示面板的结构示意图。
图7是本申请第五实施例提供的OLED显示面板的结构示意图。
图8是图7所示的OLED显示面板中GOA区的俯视示意图。
图9是实施例1对应的OLED显示面板的薄膜晶体管的性能测试图。
图10是对比例1对应的OLED显示面板的薄膜晶体管的性能测试图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。此外,应当理解的是,此处所描述的具体实施方式仅用于说明和解释本申请,并不用于限制本申请。在本申请中,在未作相反说明的情况下,使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下,具体为附图中的图面方向;而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种OLED显示面板。以下分别进行详细说明。需说明的是,以下实施例的描述顺序不作为对实施例优选顺序的限定。
本申请提供一种OLED显示面板,所述OLED显示面板包括基板和设置在所述基板上的发光器件、GOA电路以及第一遮光部。所述基板具有显示区和位于所述显示区至少一侧的GOA区。所述发光器件位于所述显示区靠近所述GOA区的一侧。所述GOA电路位于所述GOA区。所述GOA电路包括薄膜晶体管。所述薄膜晶体管位于所述GOA区靠近所述显示区的一侧。在平行于所述基板所在平面的方向上,所述第一遮光部位于所述发光器件和所述薄膜晶体管之间。
由此,本申请提供的OLED显示面板通过在GOA区的薄膜晶体管和显示区的发光器件之间设置第一遮光部,由于第一遮光部对光线具有遮蔽作用,因此,第一遮光部的设置能够避免发光器件侧面的光线射向GOA区中的薄膜晶体管,进而避免了光线对GOA区的薄膜晶体管造成影响,从而降低了薄膜晶体管的阈值电压的负偏几率,有利于提高薄膜晶体管的电学性能。
下面通过具体实施例对本申请提供的OLED显示面板进行详细的阐述。
请参照图1和图2,本申请第一实施例提供一种OLED显示面板100。OLED显示面板100包括基板10和设置在基板10上的发光器件11、GOA电路12以及第一遮光部13。基板10具有显示区10a和位于显示区10a至少一侧的GOA区10b。发光器件11位于显示区10a靠近GOA区10b的一侧。GOA电路12位于GOA区10b。GOA电路12包括薄膜晶体管121。薄膜晶体管121位于GOA区10b靠近显示区10a的一侧。在平行于基板10所在平面的方向上,第一遮光部13位于发光器件11和薄膜晶体管121之间。
具体的,基板10可以为硬质基板,如可以为玻璃基板;或者,基板10也可以为柔性基板,如可以为聚酰亚胺基板。
需要说明的是,在本实施例中,显示区10a的相对两侧均设置有GOA区10b,本申请以下各实施例仅以显示区10a一侧的GOA区10b的结构为例进行说明,但并不限于此。
可以理解的是,发光器件11靠近GOA区10b的侧面光包括两部分:第一部分为发光器件11本身的出射光,该部分光会自发光器件11靠近GOA区10b的侧面直接射向GOA电路12中的薄膜晶体管121;第二部分为发光器件11上方的出射光射向盖板107之后的反射光,该部分光在盖板107上发生反射之后,再自发光器件11靠近GOA区10b的侧面射向GOA电路12中的薄膜晶体管121。由于GOA电路12中的薄膜晶体管121在光照条件下具有不稳定性,因此,在上述侧面光的影响下,GOA电路12中的薄膜晶体管121的阈值电压极易发生负偏,进而会大大降低薄膜晶体管121的电学性能。
因此,本实施例通过在发光器件11和薄膜晶体管121之间设置第一遮光部13,能够对发光器件11的侧面光具有良好的遮蔽效果,进而能够减弱GOA电路12中的薄膜晶体管121在光照下受到的影响,从而降低薄膜晶体管121的阈值电压的负偏几率。
如图1所示,在本实施例中,第一遮光部13的水平截面形状为条状,第一遮光部13自基板10的一端延伸至基板10的另一端。上述设置可以提高第一遮光部13的遮光效果。在一些实施例中,第一遮光部13的水平截面形状还可以为方形、圆形或其他不规则图形,本申请对第一遮光部13的水平截面形状不作具体限定。
其中,第一遮光部13的材料可以为黑色光阻,也可以为其他具有吸光作用的材料。在本实施例中,第一遮光部13的材料为黑色光阻,利用黑色光阻的吸光作用,能够提高第一遮光部13对光线的遮蔽效果。
如图2所示,薄膜晶体管121包括有源层12a、栅极12b、源极12c和漏极12d。其中,有源层12a的材料可以为非晶硅,也可以为金属氧化物,如IGZO、IGTO、IZTO或IGZTO等。在本实施例中,有源层12a的材料为IGZO。栅极12b、源极12c和漏极12d均可以为单层结构、双层结构或三层结构。栅极12b、源极12c和漏极12d的材料可以各自独立地选自铜、铝、钼、钛、镍等金属中的一种或多种,本申请对栅极12b、源极12c以及漏极12d的材料不作具体限定。
需要说明的是,本申请中的薄膜晶体管121可以为顶栅结构,也可以为底栅结构,本实施例仅以顶栅结构的薄膜晶体管121为例进行说明,但并不限于此。另外,在本实施例中,显示区10a还设置有用于驱动发光器件11发光的薄膜晶体管(图中未示出),相关技术可以参照现有技术,在此不再赘述。
发光器件11包括依次设置的阳极111、发光功能层112以及阴极(图中未示出)。其中,阳极111的材料可以为ITO或ITO/Ag/ITO。在本实施例中,以发光器件11为顶发射结构为例,阳极111的材料可以为ITO/Ag/ITO。在一些实施例中,发光器件11还可以为底发射结构,本申请对发光器件11的类型不作具体限定。
在本实施例中,OLED显示面板100包括依次设置在基板10上的缓冲层101、层间介质层102、钝化层103、平坦化层104、像素界定层105、封装层106以及盖板107。其中,缓冲层101、层间介质层102、钝化层103、平坦化层104、像素界定层105、封装层106以及盖板107同时设置在显示区10a和GOA区10b,且均为透明膜层。需要说明的是,上述膜层的具体材料均可以参照现有技术,在此不再赘述。
OLED显示面板100中开设有至少一沟槽10A。第一遮光部13设置在沟槽10A内。其中,沟槽10A开设在像素界定层105、平坦化层104、钝化层103、层间介质层102以及缓冲层101的至少一者中。例如,沟槽10A可以贯穿上述膜层中的任意一个膜层;或者,沟槽10A也可以贯穿上述膜层中的相邻两个及以上膜层;或者,沟槽10A还可以设置在彼此不相邻的任意两个及以上膜层中,等等。
在本实施例中,沟槽10A依次贯穿像素界定层105、平坦化层104、钝化层103、层间介质层102以及缓冲层101。上述设置可以完全遮蔽发光器件11的侧面光,进而能够最大程度地降低光线对GOA电路12中薄膜晶体管121的影响,从而能够进一步提升薄膜晶体管121的电学性能。
其中,沟槽10A的制备工艺为:在缓冲层101、层间介质层102、钝化层103、平坦化层104以及像素界定层105的图案化工艺中,在发光器件11和薄膜晶体管121之间的区域,将上述膜层均对应图案化形成一凹槽(图中未标识),上述膜层中的凹槽彼此连通形成沟槽10A。
请参照图3和图4,本申请第二实施例提供一种OLED显示面板100。OLED显示面板100包括基板10和设置在基板10上的发光器件11、GOA电路12、第一遮光部13以及第二遮光部14。基板10具有显示区10a和位于显示区10a至少一侧的GOA区10b。发光器件11位于显示区10a靠近GOA区10b的一侧。GOA电路12位于GOA区10b。GOA电路12包括薄膜晶体管121。薄膜晶体管121位于GOA区10b靠近显示区10a的一侧。在平行于基板10所在平面的方向上,第一遮光部13位于发光器件11和薄膜晶体管121之间。第二遮光部14位于第一遮光部13远离显示区10a的一侧。第二遮光部14覆盖薄膜晶体管121。
具体的,基板10可以为硬质基板,如可以为玻璃基板;或者,基板10也可以为柔性基板,如可以为聚酰亚胺基板。
需要说明的是,在本实施例中,显示区10a的相对两侧均设置有GOA区10b,本申请以下各实施例仅以显示区10a一侧的GOA区10b的结构为例进行说明,但并不限于此。
可以理解的是,GOA电路12中的薄膜晶体管121会同时受到发光器件11侧面光和外界环境光的影响。具体的,一方面,发光器件11靠近GOA区10b的侧面光包括两部分:第一部分为发光器件11本身的出射光,该部分光会自发光器件11靠近GOA区10b的侧面直接射向GOA电路12中的薄膜晶体管121;第二部分为发光器件11上方的出射光射向盖板107之后的反射光,该部分光在盖板107上发生反射之后,再自发光器件11靠近GOA区10b的侧面射向GOA电路12中的薄膜晶体管121。另一方面,外界环境光也会穿过薄膜晶体管121上方的膜层而直接射向薄膜晶体管121。由于GOA电路12中的薄膜晶体管121在光照条件下具有不稳定性,因此,在上述侧面光和外界环境光的双重影响下,GOA电路12中的薄膜晶体管121的阈值电压极易发生负偏,进而会大大降低薄膜晶体管121的电学性能。
因此,本实施例通过在发光器件11和薄膜晶体管121之间设置第一遮光部13和第二遮光部14,不仅能够对发光器件11的侧面光具有良好的遮蔽效果,同时还能够对薄膜晶体管121上方的环境光起到良好的遮蔽效果,进而能够减弱GOA电路12中的薄膜晶体管121在光照下受到的影响,从而降低薄膜晶体管121的阈值电压的负偏几率。
如图3所示,在本实施例中,第一遮光部13的水平截面形状为条状,第一遮光部13自基板10的一端延伸至基板10的另一端。上述设置可以提高第一遮光部13的遮光效果。在一些实施例中,第一遮光部13的水平截面形状还可以为方形、圆形或其他不规则图形,本申请对第一遮光部13的水平截面形状不作具体限定。
其中,第一遮光部13的材料可以为黑色光阻,也可以为其他具有吸光作用的材料。在本实施例中,第一遮光部13的材料为黑色光阻,利用黑色光阻的吸光作用,能够提高第一遮光部13对光线的遮蔽效果。
如图4所示,薄膜晶体管121包括有源层12a、栅极12b、源极12c和漏极12d。其中,有源层12a的材料可以为非晶硅,也可以为金属氧化物,如IGZO、IGTO、IZTO或IGZTO等。在本实施例中,有源层12a的材料为IGZO。栅极12b、源极12c和漏极12d均可以为单层结构、双层结构或三层结构。栅极12b、源极12c和漏极12d的材料可以各自独立地选自铜、铝、钼、钛、镍等金属中的一种或多种,本申请对栅极12b、源极12c以及漏极12d的材料不作具体限定。
需要说明的是,本申请中的薄膜晶体管121可以为顶栅结构,也可以为底栅结构,本实施例仅以顶栅结构的薄膜晶体管121为例进行说明,但并不限于此。另外,在本实施例中,显示区10a还设置有用于驱动发光器件11发光的薄膜晶体管(图中未示出),相关技术可以参照现有技术,在此不再赘述。
发光器件11包括依次设置的阳极111、发光功能层112以及阴极(图中未示出)。其中,阳极111的材料可以为ITO或ITO/Ag/ITO。在本实施例中,以发光器件11为顶发射结构为例,阳极111的材料可以为ITO/Ag/ITO。在一些实施例中,发光器件11还可以为底发射结构,本申请对发光器件11的类型不作具体限定。
在本实施例中,OLED显示面板100包括依次设置在基板10上的缓冲层101、层间介质层102、钝化层103、平坦化层104、像素界定层105、封装层106以及盖板107。其中,像素界定层105设置在发光器件11的周侧,并位于显示区10a。缓冲层101、层间介质层102、钝化层103、平坦化层104、封装层106以及盖板107同时设置在显示区10a和GOA区10b,且均为透明膜层。
OLED显示面板100中开设有至少一沟槽10A。第一遮光部13设置在沟槽10A内。其中,沟槽10A开设在平坦化层104、钝化层103、层间介质层102以及缓冲层101的至少一者中。例如,沟槽10A可以贯穿上述膜层中的任意一个膜层;或者,沟槽10A也可以贯穿上述膜层中的相邻两个及以上膜层;或者,沟槽10A还可以贯穿彼此不相邻的任意两个及以上膜层,等等。
在本实施例中,沟槽10A依次贯穿平坦化层104、钝化层103、层间介质层102以及缓冲层101。上述设置可以完全遮蔽发光器件11的侧面光,进而能够最大程度地降低光线对GOA电路12中薄膜晶体管121的影响,从而能够进一步提升薄膜晶体管121的电学性能。
第一遮光部13与像素界定层105一体成型。也即,第一遮光部13和像素界定层105采用同一道工艺制得,两者的材料相同。上述设置使得在像素界定层105的制备工艺中即可形成第一遮光部13,也即,通过在原有工艺的基础上形成第一遮光部13,并未增加光罩数量,因而不会额外增加工艺成本。
在本实施例中,薄膜晶体管121于基板10所在平面的正投影位于第二遮光部14于基板10所在平面的正投影内。上述设置可以最大程度遮蔽薄膜晶体管121上方的环境光,从而能够避免环境光对薄膜晶体管121的阈值电压造成影响。
其中,第二遮光部14的材料可以为黑色光阻,也可以为其他具有吸光作用的材料。在本实施例中,第二遮光部14的材料为黑色光阻,利用黑色光阻的吸光作用,能够提高第二遮光部14对光线的遮蔽效果。
在本实施例中,第二遮光部14与第一遮光部13一体成型。也即,在本实施例中,第一遮光部13、第二遮光部14以及像素界定层105采用同一道工艺制得,三者的材料相同。上述设置使得在像素界定层105的制备工艺中即可形成第一遮光部13,也即,通过在原有工艺的基础上同时形成第一遮光部13和第二遮光部14,并未增加光罩数量,因而不会额外增加工艺成本。
其中,第一遮光部13、第二遮光部14以及像素界定层105的制备工艺为:首先,在缓冲层101、层间介质层102、钝化层103以及平坦化层104的图案化工艺中,在发光器件11和薄膜晶体管121之间的区域,将上述膜层均对应图案化形成一凹槽(图中未标识),上述膜层中的凹槽彼此连通形成沟槽10A;接着,在平坦化层104上形成未图案化的像素界定层105,所述未图案化的像素界定层105的材料为黑色光阻,且完全填充沟槽10A;最后,对所述未图案化的像素界定层105进行图案化处理,在图案化处理后的图案中,显示区10a的部分作为像素界定层105,发光器件11和薄膜晶体管121之间的部分(包括沟槽10A内的部分)作为第一遮光部13,薄膜晶体管121上方的部分作为第二遮光部14。
在本实施例中,OLED显示面板100还包括第三遮光部15。第三遮光部15设置在基板10和薄膜晶体管121之间。具体的,第三遮光部15位于基板10和缓冲层101之间。薄膜晶体管121于基板10所在平面的正投影位于第三遮光部15于基板10所在平面的正投影内。由于第三遮光部15可以遮蔽薄膜晶体管121底部的环境光,进而能够进一步降低薄膜晶体管121阈值电压的负偏几率,从而能够进一步降低薄膜晶体管121的电学性能。
其中,第三遮光部15的材料可以为不透光的金属,或者,也可以为其他具有吸光作用的材料,本申请对第三遮光部15的材料不作具体限定。
请参照图5,本申请第三实施例提供一种OLED显示面板100。本申请第三实施例提供的OLED显示面板100与第二实施例的不同之处在于:自显示区10a至靠近GOA区10b的方向,沟槽10A的数量为至少两个。
本实施例通过将沟槽10A的数量设置为至少两个,可以进一步提高第一遮光部13对光线的遮蔽效果,从而能够提高薄膜晶体管121的电学性能。
需要说明的是,本实施例对应附图中仅示意出沟槽10A的数量为三个时的结构,但并不能理解为对本申请的限制。
请参照图6,本申请第四实施例提供一种OLED显示面板100。本申请第四实施例提供的OLED显示面板100与第二实施例的不同之处在于:平坦化层104设置在基板10和发光器件11之间且位于显示区10a,像素界定层105同时设置在显示区10a和GOA区10b,且为透明膜层,第一遮光部13、第二遮光部14以及平坦化层104一体成型,三者的材料相同。
其中,第一遮光部13、第二遮光部14以及平坦化层104的制备工艺为:首先,在缓冲层101、层间介质层102以及钝化层103的图案化工艺中,在发光器件11和薄膜晶体管121之间的区域,将上述膜层对应图案化形成一凹槽(图中未标识),上述膜层中的凹槽彼此连通形成沟槽10A;接着,在钝化层103上形成未图案化的平坦化层104,所述未图案化的平坦化层104的材料为黑色光阻,且完全填充沟槽10A;最后,对所述未图案化的平坦化层104进行图案化处理,在图案化处理后的图案中,显示区10a的部分作为平坦化层104,发光器件11和薄膜晶体管121之间的部分(包括沟槽10A内的部分)作为第一遮光部13,薄膜晶体管121上方的部分作为第二遮光部14。
需要说明的是,在一些实施例中,第一遮光部13及第二遮光部14还可以同时与显示区10a的平坦化层104及像素界定层105一体成型。也即,上述结构中,显示区10a的平坦化层104及像素界定层105的材料均为黑色光阻,相关制备工艺可以参照前述第四实施例及第三实施例,在此不再赘述。
请参照图7和图8,本申请第五实施例提供一种OLED显示面板100。本申请第五实施例提供的OLED显示面板100与第一实施例的不同之处在于:OLED显示面板100还包括第二遮光部14和第三遮光部15,第二遮光部14位于第一遮光部13远离显示区10a的一侧,第二遮光部14覆盖薄膜晶体管121,第二遮光部14与阳极111同层设置,第三遮光部15设置在基板10和薄膜晶体管121之间,薄膜晶体管121于基板10所在平面的正投影位于第三遮光部15于基板10所在平面的正投影内。
在本实施例中,第二遮光部14与阳极111一体成型。也即,第二遮光部14和阳极111采用同一道工艺制得,两者的材料相同。上述设置使得在阳极111的制备工艺中即可形成第二遮光部14,也即,通过在原有工艺的基础上形成第二遮光部14,并未增加光罩数量,因而不会额外增加工艺成本。
其中,阳极111的材料可以为ITO/Ag/ITO。以ITO/Ag/ITO为材料时,可以对光线具有良好的遮蔽作用。
如图8所示,薄膜晶体管121于基板10所在平面的正投影位于第二遮光部14于基板10所在平面的正投影内。具体的,一第二遮光部14可以对应于一个、两个甚至多个薄膜晶体管121。在本实施例中,一第二遮光部14对应于一个薄膜晶体管121,且第二遮光部14的水平截面形状与薄膜晶体管121相对应。
在一些实施例中,当一第二遮光部14对应于GOA电路12中的所有薄膜晶体管121时,GOA电路12于基板10所在平面的正投影可以位于第二遮光部14于基板10所在平面的正投影内,该设置可以最大程度提高第二遮光部14的覆盖面积,不仅能够提高第二遮光部14的遮光效果,还能够降低第二遮光部14的图案化工艺难度。
请参照图9和图10,以前述第三实施例提供的OLED显示面板100的结构为例(以下简称实施例1),本申请提供实施例1和对应于实施例1的对比例1,并分别测定了实施例1和对比例1中薄膜晶体管121的阈值电压的负偏情况。其中,对比例1提供的OLED显示面板与实施例1提供的OLED显示面板100的不同之处在于:对比例1的OLED显示面板中未设置第一遮光部13和第二遮光部14。
具体的,在实施例1和对比例1中,将GOA电路中靠近显示区一侧的薄膜晶体管的阈值电压的初始值设置为1V。当OLED显示面板点亮100h后,在Vds一定时,分别测定了实施例1和对比例1中薄膜晶体管的Ids随Vgs的变化情况。其中,Vds为源极和漏极之间的压差;Ids为通过源极和漏极的电流;Vgs为栅极和源极之间的压差。
对于实施例1的薄膜晶体管121,如图9所示,当Vds为0.1V和10.1V时,Vds在0V左右,此时薄膜晶体管121的阈值电压为0V,也即,薄膜晶体管121并未出现明显的负偏情况。而在对比例1的薄膜晶体管121中,如图10所示,当Vds为0.1V时,Vds在-3V左右,此时,薄膜晶体管121阈值电压的负偏值为-3V,也即,薄膜晶体管121出现了明显的负偏现象。
由此可知,本申请通过在OLED显示面板100中设置第一遮光部13和第二遮光部14,能够对显示区10a中发光器件11产生的侧面光以及环境光起到良好的遮蔽作用,从而避免薄膜晶体管121的阈值电压发生负偏现象,大大提高了GOA电路12中薄膜晶体管121的电学性能。
以上对本申请实施例所提供的一种OLED显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (9)
1.一种OLED显示面板,其特征在于,所述OLED显示面板包括:
基板,所述基板具有显示区和位于所述显示区至少一侧的GOA区;
发光器件,所述发光器件设置在所述基板上,且位于所述显示区靠近所述GOA区的一侧;
GOA电路,所述GOA电路设置在所述基板上,且位于所述GOA区,所述GOA电路包括薄膜晶体管,所述薄膜晶体管位于所述GOA区靠近所述显示区的一侧;以及
第一遮光部,所述第一遮光部设置在所述基板上,在平行于所述基板所在平面的方向上,所述第一遮光部位于所述发光器件和所述薄膜晶体管之间;
所述OLED显示面板中开设有至少一沟槽,所述沟槽位于所述显示区和所述GOA区之间,在平行于所述基板的方向上,所述沟槽自所述基板的一端延伸至所述基板的另一端,所述OLED显示面板包括依次设置在所述基板上的缓冲层、层间介质层、钝化层以及平坦化层,所述薄膜晶体管设置在所述钝化层靠近所述基板的一侧,所述发光器件设置在所述平坦化层远离所述基板的一侧,所述沟槽至少贯穿所述缓冲层、所述层间介质层、所述钝化层以及所述平坦化层,所述第一遮光部填充于所述沟槽内,在平行于所述基板的方向上,所述第一遮光部自所述基板的一端延伸至所述基板的另一端。
2.根据权利要求1所述的OLED显示面板,其特征在于,所述OLED显示面板还包括像素界定层,所述像素界定层设置在所述发光器件的周侧,并位于所述显示区,所述第一遮光部与所述像素界定层一体成型。
3.根据权利要求1所述的OLED显示面板,其特征在于,所述OLED显示面板还包括第二遮光部,所述第二遮光部设置在所述基板上,且位于所述第一遮光部远离所述显示区的一侧,所述第二遮光部覆盖所述薄膜晶体管。
4.根据权利要求3所述的OLED显示面板,其特征在于,所述薄膜晶体管于所述基板所在平面的正投影位于所述第二遮光部于所述基板所在平面的正投影内。
5.根据权利要求3所述的OLED显示面板,其特征在于,所述第二遮光部与所述第一遮光部一体成型。
6.根据权利要求5所述的OLED显示面板,其特征在于,所述OLED显示面板还包括像素界定层,所述像素界定层设置在所述发光器件的周侧,并位于所述显示区,所述第一遮光部、所述第二遮光部以及所述像素界定层一体成型;和/或
所述平坦化层设置在所述基板和所述发光器件之间,且位于所述显示区,所述第一遮光部、所述第二遮光部以及所述平坦化层一体成型。
7.根据权利要求5所述的OLED显示面板,其特征在于,所述OLED显示面板中开设有至少一沟槽,所述第一遮光部设置在所述沟槽内,所述OLED显示面板包括依次设置在所述基板上的缓冲层、层间介质层、钝化层以及平坦化层,所述沟槽依次贯穿所述平坦化层、所述钝化层、所述层间介质层以及所述缓冲层。
8.根据权利要求3所述的OLED显示面板,其特征在于,所述发光器件包括阳极,所述第二遮光部与所述阳极同层设置。
9.根据权利要求3所述的OLED显示面板,其特征在于,所述OLED显示面板还包括第三遮光部,所述第三遮光部设置在所述基板和所述薄膜晶体管之间,所述薄膜晶体管于所述基板所在平面的正投影位于所述第三遮光部于所述基板所在平面的正投影内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111038792.8A CN113764490B (zh) | 2021-09-06 | 2021-09-06 | Oled显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111038792.8A CN113764490B (zh) | 2021-09-06 | 2021-09-06 | Oled显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113764490A CN113764490A (zh) | 2021-12-07 |
CN113764490B true CN113764490B (zh) | 2023-05-09 |
Family
ID=78793165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111038792.8A Active CN113764490B (zh) | 2021-09-06 | 2021-09-06 | Oled显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113764490B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110797351A (zh) * | 2019-11-08 | 2020-02-14 | 京东方科技集团股份有限公司 | 一种阵列基板、其检测方法、显示面板及显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107681063A (zh) * | 2017-10-11 | 2018-02-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
CN107968110B (zh) * | 2017-11-21 | 2020-05-01 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置及其制作方法 |
WO2019230261A1 (ja) * | 2018-05-31 | 2019-12-05 | 株式会社ジャパンディスプレイ | 表示装置及びアレイ基板 |
CN108987595A (zh) * | 2018-07-13 | 2018-12-11 | 京东方科技集团股份有限公司 | 一种oled基板及显示装置 |
CN109817646B (zh) * | 2019-02-21 | 2022-02-08 | 合肥鑫晟光电科技有限公司 | 基板、显示面板及基板的制备方法 |
US11637166B2 (en) * | 2019-04-12 | 2023-04-25 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof, and display apparatus |
CN110703501A (zh) * | 2019-10-29 | 2020-01-17 | 深圳市华星光电半导体显示技术有限公司 | 发光基板、背光模组及显示面板 |
CN111415963B (zh) * | 2020-04-03 | 2023-10-17 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
-
2021
- 2021-09-06 CN CN202111038792.8A patent/CN113764490B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110797351A (zh) * | 2019-11-08 | 2020-02-14 | 京东方科技集团股份有限公司 | 一种阵列基板、其检测方法、显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113764490A (zh) | 2021-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102653423B1 (ko) | 디스플레이 장치 | |
US11152443B2 (en) | Display panel having a storage capacitor and method of fabricating same | |
KR102328494B1 (ko) | Oled 디스플레이 패널 및 이의 제조 방법 | |
CN109585520B (zh) | 显示面板及显示模组、电子装置 | |
US10367073B2 (en) | Thin film transistor (TFT) with structured gate insulator | |
US9837480B2 (en) | Array substrate with double-gate TFT, method of fabricating the same, and display device | |
KR102299370B1 (ko) | Oled 백플레인의 제조 방법 | |
US11424307B2 (en) | Organic light-emitting diode apparatus with color film shielding layer, fabrication method thereof, display panel, and display apparatus | |
CN110265470B (zh) | 显示装置、显示面板及其制造方法 | |
KR20150075512A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
KR101614398B1 (ko) | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치 | |
TWI447983B (zh) | 半導體結構以及有機電致發光元件 | |
EP2713398B1 (en) | Array substrate and manufacturing method thereof, oled display device | |
CN112289841A (zh) | 显示面板及显示装置 | |
CN103762223A (zh) | 一种具有氧化物薄膜电晶体的发光装置及其制造方法 | |
CN111063692A (zh) | 显示装置及显示装置的制作方法 | |
US20230157089A1 (en) | Display Apparatus | |
CN111415995B (zh) | 一种显示面板、其制作方法及显示装置 | |
CN109545836B (zh) | 一种oled显示装置及其制作方法 | |
CN110071148A (zh) | 有机发光二极管显示装置及其制造方法 | |
CN111415963B (zh) | 显示面板及其制备方法 | |
CN210403734U (zh) | 一种显示基板、显示装置 | |
CN113764490B (zh) | Oled显示面板 | |
CN109801952B (zh) | 显示面板及其制作方法 | |
US20050140302A1 (en) | Active matrix organic electroluminescent device and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |