CN113707614A - 柱状电容器阵列结构的制备方法及半导体结构 - Google Patents
柱状电容器阵列结构的制备方法及半导体结构 Download PDFInfo
- Publication number
- CN113707614A CN113707614A CN202110973561.XA CN202110973561A CN113707614A CN 113707614 A CN113707614 A CN 113707614A CN 202110973561 A CN202110973561 A CN 202110973561A CN 113707614 A CN113707614 A CN 113707614A
- Authority
- CN
- China
- Prior art keywords
- layer
- support layer
- mask
- substrate
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 72
- 230000002093 peripheral effect Effects 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 15
- 230000000153 supplemental effect Effects 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种柱状电容器阵列结构的制备方法及半导体结构，属于半导体制造技术领域，本发明柱状电容器阵列结构的制备方法在去除掩膜层之前先将外围区域的掩膜层与阵列区域的掩膜层的厚度调整为相同，从而避免由于掩膜层厚度不同而导致的顶部支撑层的损失。另外，本发明制备方法还利用补充支撑层增加顶部支撑层的厚度，以增大顶部支撑层的支撑力度，从而进一步避免由于顶部支撑层支撑力度不够而导致柱状电容倾斜的情况发生。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种柱状电容器阵列结构的制备方法及半导体结构。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在20nm以下的DRAM制程中，DRAM大多采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状的柱状电容器。
由于所述柱状电容器具有高深宽比，为了增加所述柱状电容器的稳定性，通常需要提供支撑层，以支撑所述柱状电容器。现有的柱状电容器的制造方法的缺点在于，顶部的支撑层易被损耗，使得顶部的支撑层支撑力不足，可能会导致柱状电容的倾斜、甚至剥离，影响柱状电容器的性能。
因此，提供一种柱状电容器阵列结构的制备方法，以解决现有技术中顶部的支撑层易损耗等问题实属必要。
发明内容
本发明所要解决的技术问题是，提供一种柱状电容器阵列结构的制备方法及半导体结构，其能够避免顶部支撑层的损失，进而增加顶部支撑层的厚度及支撑力度，避免柱状电容器发生倾斜，提高柱状电容器阵列结构的性能，进而提高存储器的良率。
为了解决上述问题，本发明提供了一种柱状电容器阵列结构的制备方法，包括：
提供衬底，在所述衬底内设置有若干个导电垫，在所述衬底上堆叠设置有第一牺牲层、中间支撑层、第二牺牲层、初始支撑层及掩膜层，所述衬底被划分为阵列区域及外围区域，位于所述阵列区域的掩膜层的厚度小于位于所述外围区域的掩膜层的厚度，在所述阵列区域，若干个电容孔贯穿所述掩膜层、初始支撑层、第二牺牲层、中间支撑层及第一牺牲层，暴露出所述导电垫；
在所述电容孔内填充导电材料，形成所述柱状电容器的下电极，所述下电极与所述导电垫电连接；
在所述外围区域，去除部分掩膜层，使得所述外围区域剩余的掩膜层与所述阵列区域的掩膜层的厚度相同；
去除所述外围区域剩余的掩膜层及所述阵列区域的掩膜层，暴露出所述初始支撑层；
在所述初始支撑层上形成补充支撑层，所述初始支撑层与所述补充支撑层共同作为顶部支撑层；
图案化所述顶部支撑层，并去除所述第二牺牲层；
图案化所述中间支撑层，并去除所述第一牺牲层；
形成介质层，所述介质层覆盖所述衬底层、所述下电极、所述中间支撑层、所述顶部支撑层暴露的表面；
形成上电极，所述上电极覆盖所述介质层表面。
本发明还提供一种半导体结构，其包括：
衬底，在所述衬底内设置有若干个导电垫，所述衬底被划分为阵列区域及外围区域；
在所述衬底上堆叠设置的第一牺牲层、中间支撑层、第二牺牲层及顶部支撑层，位于所述阵列区域的顶部支撑层的表面与位于所述外围区域的顶部支撑层的表面平齐，所述顶部支撑层包括初始支撑层及覆盖所述初始支撑层的补充支撑层；
下电极，设置在所述阵列区域，且贯穿所述顶部支撑层、第二牺牲层、中间支撑层及第一牺牲层，并与所述导电垫电连接。
本发明柱状电容器阵列结构的制备方法在去除掩膜层之前先将外围区域的掩膜层与阵列区域的掩膜层的厚度调整为相同，从而避免由于掩膜层厚度不同而导致的顶部支撑层的损失。另外，本发明制备方法还利用补充支撑层增加顶部支撑层的厚度，以增大顶部支撑层的支撑力度，从而进一步避免由于顶部支撑层支撑力度不够而导致柱状电容倾斜的情况发生。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A～图1D是本发明第一实施例提供的形成柱状电容器阵列结构下电极的主要工艺对应的半导体结构的截面示意图；
图2是本发明第二实施例提供的柱状电容器阵列结构的制备方法的步骤示意图；
图3A～图3L是本发明一实施例提供的制备方法形成的主要的半导体结构截面示意图。
具体实施方式
为了使本申请的目的、技术手段及其效果更加清楚明确，以下将结合附图对本申请作进一步地阐述。应当理解，此处所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例，并不用于限定本申请。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1A～图1D是本发明第一实施例提供的形成柱状电容器阵列结构下电极的主要工艺对应的半导体结构的截面示意图。
请参阅图1A，提供衬底100。在所述衬底100内设置有若干个导电垫101。在所述衬底100上堆叠设置有第一牺牲层110、中间支撑层120、第二牺牲层130、顶部支撑层140及掩膜层150。所述衬底100被划分为阵列区域100A及外围区域100B，位于所述阵列区域100A的掩膜层150的厚度小于位于所述外围区域100B的掩膜层150的厚度。在所述阵列区域100A，若干个电容孔160贯穿所述掩膜层150、顶部始支撑层140、第二牺牲层130、中间支撑层120及第一牺牲层110，暴露出所述导电垫101。
请参阅图1B，去除所述掩膜层150。在该步骤中，由于位于所述外围区域100B的掩膜层150的厚度大于位于所述阵列区域100A的掩膜层150的厚度，若完全去除所述外围区域100B所述掩膜层150，会导致阵列区域100A的顶部支撑层140损失，厚度相较于外围区域100B变薄。
请参阅图1C，填充导电材料170。所述导电材料170填充所述电容孔160并覆盖所述顶部支撑层140表面。在该步骤中，外围区域100B沉积的导电材料170的厚度大于所述阵列区域100A沉积的导电材料的厚度。
请参阅图1D，去除所述顶部支撑层140B表面的导电材料170，在所述电容孔160内形成下电极180。在该步骤中，由于外围区域100B沉积的导电材料170的厚度大于所述阵列区域100A沉积的导电材料的厚度，若完全去除所述外围区域100B的导电材料，会导致所述阵列区域100A的顶部支撑层140的厚度被进一步减薄，甚至所述阵列区域100A的顶部支撑层140会被完全去除，这使得后续形成的柱状电容器顶部支撑力度不够，易发生倾斜，影响柱状电容器阵列结构的性能，进而会影响存储器的性能，降低存储器的良率。
为了解决上述技术问题，本发明第二实施例还提供了一种柱状电容器阵列结构的制备方法，其能够避免顶部支撑层的损失，进而增加顶部支撑层的厚度及支撑力度，避免其发生倾斜，提高柱状电容器的性能，进而提高存储器的良率。具体地说，本发明柱状电容器阵列结构的制备方法在去除掩膜层之前先将外围区域的掩膜层与阵列区域的掩膜层的厚度调整为相同，从而避免由于掩膜层厚度不同而导致的顶部支撑层的损失。另外，本发明制备方法还利用补充支撑层增加顶部支撑层的厚度，以增大顶部支撑层的支撑力度，从而进一步避免由于顶部支撑层支撑力度不够而导致柱状电容倾斜的情况发生。
图2是本发明第二实施例提供的柱状电容器阵列结构的制备方法的步骤示意图，请参阅图2，所述制备方法包括如下步骤：步骤S20，提供衬底，在所述衬底内设置有若干个导电垫，在所述衬底上堆叠设置有第一牺牲层、中间支撑层、第二牺牲层、初始支撑层及掩膜层，所述衬底被划分为阵列区域及外围区域，位于所述阵列区域的掩膜层的厚度小于位于所述外围区域的掩膜层的厚度，在所述阵列区域，若干个电容孔贯穿所述掩膜层、初始支撑层、第二牺牲层、中间支撑层及第一牺牲层，暴露出所述导电垫；步骤S21，在所述电容孔内填充导电材料，形成所述柱状电容器的下电极，所述下电极与所述导电垫电连接；步骤S22，在所述外围区域，去除部分掩膜层，使得所述外围区域剩余的掩膜层与所述阵列区域的掩膜层的厚度相同；步骤S23，去除所述外围区域剩余的掩膜层及所述阵列区域的掩膜层，暴露出所述初始支撑层；步骤S24，在所述初始支撑层上形成补充支撑层，所述初始支撑层与所述补充支撑层共同作为顶部支撑层；步骤S25，图案化所述顶部支撑层，并去除所述第二牺牲层；步骤S26，图案化所述中间支撑层，并去除所述第一牺牲层；步骤S27，形成介质层，所述介质层覆盖所述衬底层、所述下电极、所述中间支撑层、所述顶部支撑层暴露的表面；步骤S28，形成上电极，所述上电极覆盖所述介质层表面。
图3A～图3L是本发明一实施例提供的制备方法形成的主要的半导体结构截面示意图。
步骤S20，请参阅图3A，提供衬底300。在所述衬底300内设置有若干个导电垫301。在所述衬底300上堆叠设置有第一牺牲层310、中间支撑层320、第二牺牲层330、初始支撑层340及掩膜层350。所述衬底300被划分为阵列区域300A及外围区域300B，位于所述阵列区域300A的掩膜层350的厚度小于位于所述外围区域300B的掩膜层350的厚度。在所述阵列区域300A，若干个电容孔360贯穿所述掩膜层350、初始支撑层340、第二牺牲层330、中间支撑层320及第一牺牲层310，暴露出所述导电垫301。
所述衬底300可以包括硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等；所述衬底300还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等，所述衬底300还可以为叠层结构，例如硅/锗硅叠层等；另外，所述衬底300可以为进行离子掺杂后的衬底，可以进行P型掺杂，也可以进行N型掺杂；所述衬底300中还可以形成有多个外围器件，如场效应晶体管、电容、电感和/或pn结二极管等。本实施例中，所述衬底300为硅衬底，其内部还包括其他器件结构，例如位线结构，晶体管结构等，但由于与本发明无关，所以不绘示。
在本实施例中，所述第一牺牲层310及所述第二牺牲层330的材料可为氧化物，例如氧化硅，所述中间支撑层320及所述初始支撑层340的材料可为氮化物，例如氮化硅。所述掩膜层350的材料可为多晶硅。
在本实施例中，在所述衬底300上还设置有底部支撑层370。所述底部支撑层370覆盖所述衬底300，且暴露出所述导电垫301，所述第一牺牲层310覆盖所述底部支撑层370。所述底部支撑层370的材料可以为氮化物，例如氮化硅。
步骤S21，请参阅图3B及图3C，在所述电容孔360内填充导电材料，形成所述柱状电容器的下电极390，所述下电极390与所述导电垫301电连接。
在该步骤中，在所述电容孔360内形成下电极390。在本实施例中，该步骤具体包括如下步骤：
请参阅图3B，在所述电容孔360内填充导电材料380，所述导电材料380不仅填充所述电容孔360，还覆盖所述阵列区域300A及所述外围区域300B的掩膜层350的表面。所述导电材料可为氮化钛材料或者其他能够作为柱状电容器下电极的材料。
请参阅图3C，对所述导电材料380进行回刻蚀，暴露出所述掩膜层350，位于所述电容孔360内的导电材料形成所述下电极390。在本实施例中，在该步骤中，采用氮化钛回刻工艺对导电材料380进行回刻蚀，去除所述掩膜层350表面的导电材料380，暴露出所述掩膜层350。
步骤S22，请参阅图3D及图3E，在所述外围区域300B，去除部分掩膜层350，使得所述外围区域300B剩余的掩膜层350与所述阵列区域300A的掩膜层350的厚度相同。
该步骤的目的在于，消除外围区域300B与阵列区域300A的掩膜层350的高度差。所述外围区域300B剩余的掩膜层350与所述阵列区域300A的掩膜层350的厚度相同，使得在后续去除所述掩膜层350时，不存在为了完全去除所述外围区域300B所述掩膜层350，而导致阵列区域300A的初始支撑层340损失的情况发生(如图1B所示)，避免阵列区域300A的初始支撑层340的厚度小于外围区域300B的初始支撑层340的厚度。
在该步骤中，减薄所述外围区域300B的掩膜层350的厚度。在本实施例中，该步骤具体包括如下步骤：
请参阅图3D，在所述阵列区域300A，形成光阻层400，所述光阻层400覆盖所述掩膜层350及所述下电极390。在本发明一些实施例中，受限于实际工艺，所述光阻层400还覆盖所述外围区域300B的掩膜层350的表面，则在该步骤中还包括，去除所述外围区域300B的掩膜层350表面覆盖的光阻层400的步骤。
以所述光阻层400为掩膜，刻蚀所述外围区域300B的掩膜层350，以去除所述外围区域300B的部分掩膜层，使得所述外围区域300B剩余的掩膜层350与所述阵列区域300A的掩膜层350的厚度相同。在该步骤中，刻蚀物质对所述掩膜层350的刻蚀速率大于对所述下电极390的刻蚀速率，以避免所述下电极390被刻蚀。例如，采用HBr与NF3中的至少一种作为刻蚀气体对所述掩膜层350进行干法刻蚀，所述HBr与NF3刻蚀气体对所述掩膜层350的刻蚀速率大于对所述下电极390的刻蚀速率。
请参阅图3E，在刻蚀完成后，采用灰化等工艺去除所述光阻层400，暴露出所述掩膜层350。
步骤S23，请参阅图3F，去除所述外围区域300B剩余的掩膜层350及所述阵列区域300A的掩膜层350，暴露出所述初始支撑层340。
在该步骤中，采用干法刻蚀工艺去除所述掩膜层350。其中，刻蚀物质对所述掩膜层350的刻蚀速率大于对所述下电极380的刻蚀速率，以避免所述下电极380被刻蚀。在本实施例中，所述掩膜层350为多晶硅掩膜层，所述下电极390为氮化钛电极，则可采用HBr与NF3中的至少一种作为刻蚀气体，干法刻蚀所述掩膜层350，以去除所述掩膜层350。HBr与NF3对刻蚀气体对多晶硅的刻蚀速率大于对氮化钛的刻蚀速率。
在该步骤中，受限于实际工艺的影响，所述初始支撑层340也会被减薄，但是，由于所述外围区域300B剩余的掩膜层350与所述阵列区域300A的掩膜层350的厚度相同，则外围区域300B与阵列区域300A的所述初始支撑层340减薄程度相同，使得在该步骤之后，外围区域300B与阵列区域300A剩余的初始支撑层340的厚度也相同。
步骤S24，请参阅图3G与图3H，在所述初始支撑层340上形成补充支撑层420，所述初始支撑层340与所述补充支撑层420共同作为顶部支撑层430。
在该步骤中，在所述初始支撑层340表面沉积形成所述补充支撑层420。
在本实施例中，该步骤具体包括如下步骤：
请参阅图3G，在所述初始支撑层340上形成覆盖材料410，所述覆盖材料410上表面为平坦表面。在该步骤中，沉积的覆盖材料410足够厚，以使得所述覆盖材料410上表面为平坦表面，即位于所述外围区域300B的覆盖材料的上表面与位于所述阵列区域300A的覆盖材料的上表面在同一水平位置，从而进一步消除外围区域300B与阵列区域300A形成的补充支撑层420的厚度差。
请参阅图3H，刻蚀部分所述覆盖材料410，形成所述补充支撑层420。在该步骤中，可采用干法刻蚀工艺刻蚀所述覆盖材料410，使得所述覆盖材料410减薄至预设厚度，形成所述补充支撑层420。
在本实施例中，所述补充支撑层420还覆盖所述下电极390的顶部，以在后续图案化所述中间支撑层的步骤中，避免所述下电极390被刻蚀。
在一些实施例中，所述初始支撑层340与所述补充支撑层420的材料相同。例如，两者均为氮化硅层。在一些实施例中，所述初始支撑层340与所述补充支撑层420构成的顶部支撑层430的厚度与所述中间支撑层320的厚度相同。
步骤S25，请参阅图3I，图案化所述顶部支撑层430，并去除所述第二牺牲层330。
具体地说，在该步骤中，图案化所述顶部支撑层430，形成第一开口431；沿所述第一开口431去除所述第二牺牲层330，暴露出所述中间支撑层320。其中，图案化所述顶部支撑层430的工艺可为光刻及干法刻蚀工艺，去除所述第二牺牲层330的方法可为湿法刻蚀工艺。
步骤S26，请参阅图3J，图案化所述中间支撑层320，并去除所述第一牺牲层310。
具体地说，在该步骤中，图案化所述中间支撑层320，形成第二开口321。其中，所述第二开口321与所述第一开口431位置对应。沿所述第二开口321去除所述第一牺牲层310，暴露出所述衬底300。图案化所述中间支撑层320的工艺可为光刻及干法刻蚀工艺，去除所述第一牺牲层310的方法可为湿法刻蚀工艺。
在图案化所述中间支撑层320的步骤中，所述补充支撑层420也被减薄，位于所述下电极390顶部的补充支撑层420被去除，所述下电极390顶部被暴露。在本实施例中，除所述第一牺牲层310后，所述底部支撑层370被暴露。
步骤S27，请参阅图3K，形成介质层440，所述介质层440覆盖所述衬底层300、所述下电极390、所述中间支撑层320、所述顶部支撑层430暴露的表面。
其中，所述介质层440可为高K介质层，以提高柱状电容器的性能。例如，Al2O3,HfO2,Ta2O5,ZrO2，其可利用化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺或金属有机物化学气相淀积(MOCVD)工艺等形成。
步骤S28，请参阅图3L，形成上电极450，所述上电极450覆盖所述介质层440表面。在本具体实施方式中，所述上电极450填充所述底部支撑层370、中间支撑层320及顶部支撑层430之间的空隙，并覆盖所述顶部支撑层430。所上电极450、介质层440及所述下电极390构成柱状电容器。多个所述柱状电容器阵列排布构成柱状电容器阵列结构。
本发明柱状电容器阵列结构的制备方法在去除掩膜层之前先将所述外围区域的掩膜层与所述阵列区域的掩膜层的厚度调整为相同，从而避免由于掩膜层厚度不同而对顶部支撑层的厚度产生影响。另外，本发明制备方法还形成补充支撑层，增加顶部支撑层的厚度，以增大顶部支撑层的支撑力度，从而进一步避免由于顶部支撑层支撑力度不够而导致柱状电容倾斜的情况发生。
本发明还提供一种半导体结构。请参阅图3H，所述半导体结构包括衬底300，在所述衬底300内设置有若干个导电垫301，所述衬底300被划分为阵列区域300A及外围区域300B。
所述衬底300可以包括硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等；所述衬底300还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等，所述衬底300还可以为叠层结构，例如硅/锗硅叠层等；另外，所述衬底300可以为进行离子掺杂后的衬底，可以进行P型掺杂，也可以进行N型掺杂；所述衬底300中还可以形成有多个外围器件，如场效应晶体管、电容、电感和/或pn结二极管等。本实施例中，所述衬底300为硅衬底，其内部还包括其他器件结构，例如位线结构，晶体管结构等，但由于与本发明无关，所以不绘示。
在所述衬底300上堆叠设置的第一牺牲层310、中间支撑层320、第二牺牲层330及顶部支撑层430。位于所述阵列区域300A的顶部支撑层430的表面与位于所述外围区域300B的顶部支撑层430的表面平齐。
在本实施例中，所述第一牺牲层310及所述第二牺牲层330的材料可为氧化物，例如氧化硅，所述中间支撑层320的材料可为氮化物，例如氮化硅。
在一些实施例中，所述顶部支撑层430的厚度与所述中间支撑层320的厚度相同。
所述顶部支撑层430包括初始支撑层340及覆盖所述初始支撑层340与补充支撑层420。在一些实施例中，所述初始支撑层340与补充支撑层420的材料相同，均为氮化硅。
在本实施例中，在所述衬底300上还设置有底部支撑层370。所述底部支撑层370覆盖所述衬底300，且暴露出所述导电垫301，所述第一牺牲层310覆盖所述底部支撑层370。所述底部支撑层370的材料可以为氮化物，例如氮化硅。
下电极390设置在所述阵列区域300A，且贯穿所述顶部支撑层430、第二牺牲层330、中间支撑层320及第一牺牲层310，并与所述导电垫301电连接。所述下电极390可为氮化钛电极。所述下电极390的顶部可与所述顶部支撑层430的表面平齐，或者所述顶部支撑层430覆盖所述下电极390的顶部。例如，在本实施例中，所述顶部支撑层430覆盖所述下电极390的顶部。
本发明半导体结构中，顶部支撑层有初始支撑层与补充支撑层构成，且位于所述阵列区域的顶部支撑层的表面与位于所述外围区域的顶部支撑层的表面平齐，大大增加了所述顶部支撑层的厚度及支撑力度，避免了以所述半导体结构为基础而形成的柱状电容器发生倾斜，提高后续形成的存储器的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (15)
1.一种柱状电容器阵列结构的制备方法，其特征在于，包括：
提供衬底，在所述衬底内设置有若干个导电垫，在所述衬底上堆叠设置有第一牺牲层、中间支撑层、第二牺牲层、初始支撑层及掩膜层，所述衬底被划分为阵列区域及外围区域，位于所述阵列区域的掩膜层的厚度小于位于所述外围区域的掩膜层的厚度，在所述阵列区域，若干个电容孔贯穿所述掩膜层、初始支撑层、第二牺牲层、中间支撑层及第一牺牲层，暴露出所述导电垫；
在所述电容孔内填充导电材料，形成所述柱状电容器的下电极，所述下电极与所述导电垫电连接；
在所述外围区域，去除部分掩膜层，使得所述外围区域剩余的掩膜层与所述阵列区域的掩膜层的厚度相同；
去除所述外围区域剩余的掩膜层及所述阵列区域的掩膜层，暴露出所述初始支撑层；
在所述初始支撑层上形成补充支撑层，所述初始支撑层与所述补充支撑层共同作为顶部支撑层；
图案化所述顶部支撑层，并去除所述第二牺牲层；
图案化所述中间支撑层，并去除所述第一牺牲层；
形成介质层，所述介质层覆盖所述衬底层、所述下电极、所述中间支撑层、所述顶部支撑层暴露的表面；
形成上电极，所述上电极覆盖所述介质层表面。
2.根据权利要求1所述的柱状电容器阵列结构的制备方法，其特征在于，在所述电容孔内填充导电材料，形成所述柱状电容器的下电极的步骤还包括：所述导电材料还覆盖所述阵列区域及所述外围区域的掩膜层的表面，对所述导电材料进行回刻蚀，暴露出所述掩膜层。
3.根据权利要求1所述的柱状电容器阵列结构的制备方法，其特征在于，在所述外围区域，去除部分掩膜层，使得所述外围区域剩余的掩膜层与所述阵列区域的掩膜层的厚度相同的步骤还包括：
在所述阵列区域，形成光阻层，所述光阻层覆盖所述掩膜层及所述下电极；以所述光阻层为掩膜，刻蚀所述外围区域的掩膜层，以去除所述外围区域的部分掩膜层；
去除所述光阻层。
4.根据权利要求3所述的柱状电容器阵列结构的制备方法，其特征在于，以所述光阻层为掩膜，刻蚀所述外围区域的掩膜层的步骤中，刻蚀物质对所述掩膜层的刻蚀速率大于对所述下电极的刻蚀速率。
5.根据权利要求1所述的柱状电容器阵列结构的制备方法，其特征在于，去除所述外围区域剩余的掩膜层及所述阵列区域的掩膜层，暴露出所述初始支撑层的步骤中，刻蚀物质对所述掩膜层的刻蚀速率大于对所述下电极的刻蚀速率。
6.根据权利要求5所述的柱状电容器阵列结构的制备方法，其特征在于，所述掩膜层为多晶硅掩膜层，所述下电极为氮化钛电极。
7.根据权利要求1所述的柱状电容器阵列结构的制备方法，其特征在于，在所述初始支撑层上形成补充支撑层的步骤进一步包括：
在所述初始支撑层上形成覆盖材料，所述覆盖材料上表面为平坦表面；
刻蚀部分所述覆盖材料，形成所述补充支撑层。
8.根据权利要求7所述的柱状电容器阵列结构的制备方法，其特征在于，所述初始支撑层与所述补充支撑层材料相同。
9.根据权利要求1所述的柱状电容器阵列结构的制备方法，其特征在于，所述顶部支撑层的厚度与所述中间支撑层的厚度相同。
10.根据权利要求1所述的柱状电容器阵列结构的制备方法，其特征在于，图案化所述顶部支撑层，并去除所述第二牺牲层的步骤还包括：
图案化所述顶部支撑层，形成第一开口；
沿所述第一开口去除所述第二牺牲层，暴露出所述中间支撑层。
11.根据权利要求10所述的柱状电容器阵列结构的制备方法，其特征在于，图案化所述中间支撑层，并去除所述第一牺牲层的步骤还包括：
图案化所述中间支撑层，形成第二开口；
沿所述第二开口去除所述第一牺牲层，暴露出所述衬底。
12.根据权利要求11所述的柱状电容器阵列结构的制备方法，其特征在于，所述第一开口与所述第二开口位置对应。
13.根据权利要求1所述的柱状电容器阵列结构的制备方法，其特征在于，还包括底部支撑层，所述底部支撑层覆盖所述衬底，且暴露出所述导电垫，在图案化所述中间支撑层，并去除所述第一牺牲层的步骤之后，所述底部支撑层被暴露。
14.一种半导体结构，其特征在于，包括：
衬底，在所述衬底内设置有若干个导电垫，所述衬底被划分为阵列区域及外围区域；
在所述衬底上堆叠设置的第一牺牲层、中间支撑层、第二牺牲层及顶部支撑层，位于所述阵列区域的顶部支撑层的表面与位于所述外围区域的顶部支撑层的表面平齐，所述顶部支撑层包括初始支撑层及覆盖所述初始支撑层的补充支撑层；
下电极，设置在所述阵列区域，且贯穿所述顶部支撑层、第二牺牲层、中间支撑层及第一牺牲层，并与所述导电垫电连接。
15.根据权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括底部支撑层，所述底部支撑层覆盖所述衬底，且暴露出所述导电垫，所述第一牺牲层覆盖所述底部支撑层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110973561.XA CN113707614B (zh) | 2021-08-24 | 2021-08-24 | 柱状电容器阵列结构的制备方法及半导体结构 |
| PCT/CN2022/072658 WO2023024428A1 (zh) | 2021-08-24 | 2022-01-19 | 柱状电容器阵列结构的制备方法及半导体结构 |
| US17/951,122 US20230015120A1 (en) | 2021-08-24 | 2022-09-23 | Method for fabricating array structure of columnar capacitor and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110973561.XA CN113707614B (zh) | 2021-08-24 | 2021-08-24 | 柱状电容器阵列结构的制备方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113707614A true CN113707614A (zh) | 2021-11-26 |
| CN113707614B CN113707614B (zh) | 2024-03-29 |
Family
ID=78654359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110973561.XA Active CN113707614B (zh) | 2021-08-24 | 2021-08-24 | 柱状电容器阵列结构的制备方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113707614B (zh) |
| WO (1) | WO2023024428A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023024428A1 (zh) * | 2021-08-24 | 2023-03-02 | 长鑫存储技术有限公司 | 柱状电容器阵列结构的制备方法及半导体结构 |
| WO2023097905A1 (zh) * | 2021-11-30 | 2023-06-08 | 长鑫存储技术有限公司 | 半导体结构制作方法及半导体结构 |
| WO2023245758A1 (zh) * | 2022-06-21 | 2023-12-28 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、存储器 |
| CN117500365A (zh) * | 2023-12-29 | 2024-02-02 | 长鑫新桥存储技术有限公司 | 电容器的制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030023262A (ko) * | 2001-09-13 | 2003-03-19 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 형성 방법 |
| US20110076828A1 (en) * | 2009-09-30 | 2011-03-31 | Inotera Memories, Inc. | Method for manufacturing capacitor lower electrodes of semiconductor memory |
| CN109148426A (zh) * | 2018-09-29 | 2019-01-04 | 长鑫存储技术有限公司 | 电容结构及其形成方法 |
| CN109411413A (zh) * | 2017-08-16 | 2019-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN110010604A (zh) * | 2017-12-22 | 2019-07-12 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN110504284A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN110504283A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN112951768A (zh) * | 2021-03-17 | 2021-06-11 | 长鑫存储技术有限公司 | 电容阵列及其制造方法和存储器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101934421B1 (ko) * | 2012-11-13 | 2019-01-03 | 삼성전자 주식회사 | 반도체 소자 및 이의 제조 방법 |
| KR102473658B1 (ko) * | 2016-05-27 | 2022-12-02 | 삼성전자주식회사 | 반도체 소자 |
| KR102679479B1 (ko) * | 2019-03-21 | 2024-07-01 | 삼성전자주식회사 | 서포터 패턴을 갖는 반도체 소자 |
| CN112908968B (zh) * | 2019-12-03 | 2022-06-10 | 长鑫存储技术有限公司 | 半导体存储器中的电容及其制备方法 |
| KR102668685B1 (ko) * | 2020-03-20 | 2024-05-24 | 에스케이하이닉스 주식회사 | 반도체장치 및 그 제조 방법 |
| CN113707614B (zh) * | 2021-08-24 | 2024-03-29 | 长鑫存储技术有限公司 | 柱状电容器阵列结构的制备方法及半导体结构 |
-
2021
- 2021-08-24 CN CN202110973561.XA patent/CN113707614B/zh active Active
-
2022
- 2022-01-19 WO PCT/CN2022/072658 patent/WO2023024428A1/zh active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030023262A (ko) * | 2001-09-13 | 2003-03-19 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 형성 방법 |
| US20110076828A1 (en) * | 2009-09-30 | 2011-03-31 | Inotera Memories, Inc. | Method for manufacturing capacitor lower electrodes of semiconductor memory |
| CN109411413A (zh) * | 2017-08-16 | 2019-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN110010604A (zh) * | 2017-12-22 | 2019-07-12 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN110504284A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN110504283A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN109148426A (zh) * | 2018-09-29 | 2019-01-04 | 长鑫存储技术有限公司 | 电容结构及其形成方法 |
| CN112951768A (zh) * | 2021-03-17 | 2021-06-11 | 长鑫存储技术有限公司 | 电容阵列及其制造方法和存储器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023024428A1 (zh) * | 2021-08-24 | 2023-03-02 | 长鑫存储技术有限公司 | 柱状电容器阵列结构的制备方法及半导体结构 |
| WO2023097905A1 (zh) * | 2021-11-30 | 2023-06-08 | 长鑫存储技术有限公司 | 半导体结构制作方法及半导体结构 |
| WO2023245758A1 (zh) * | 2022-06-21 | 2023-12-28 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、存储器 |
| CN117500365A (zh) * | 2023-12-29 | 2024-02-02 | 长鑫新桥存储技术有限公司 | 电容器的制备方法 |
| CN117500365B (zh) * | 2023-12-29 | 2024-05-10 | 长鑫新桥存储技术有限公司 | 电容器的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023024428A1 (zh) | 2023-03-02 |
| CN113707614B (zh) | 2024-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113707614B (zh) | 柱状电容器阵列结构的制备方法及半导体结构 | |
| US8691680B2 (en) | Method for fabricating memory device with buried digit lines and buried word lines | |
| KR101610826B1 (ko) | 커패시터를 갖는 반도체 장치의 형성방법 | |
| US20190096890A1 (en) | Semiconductor device and method for fabricating the same | |
| US20220077153A1 (en) | Semiconductor device with capacitor contact surrounded by conductive ring and manufacturing method of the semiconductor device | |
| US8120103B2 (en) | Semiconductor device with vertical gate and method for fabricating the same | |
| US20230298899A1 (en) | Method for fabricating array structure of columnar capacitor and semiconductor structure | |
| US9236427B2 (en) | Multi-material structures and capacitor-containing semiconductor constructions | |
| CN113228180A (zh) | 具有减小晶圆翘曲布置和结构的存储器管芯及其制造方法 | |
| US11862723B2 (en) | Integrated circuit memory and manufacturing method thereof, and semiconductor integrated circuit device | |
| US5902126A (en) | Methods for forming integrated circuit capacitor electrodes including surrounding insulating sidewalls and spacers | |
| US20220328494A1 (en) | Memory forming method and memory | |
| CN114512446A (zh) | 电容器及其制备方法 | |
| KR20180042591A (ko) | 반도체 소자의 제조 방법 | |
| CN112786437B (zh) | 半导体器件的制造方法 | |
| CN113113409B (zh) | 半导体器件的制造方法 | |
| CN111477624A (zh) | 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 | |
| CN115768110A (zh) | 半导体结构及其形成方法 | |
| US20230015120A1 (en) | Method for fabricating array structure of columnar capacitor and semiconductor structure | |
| CN114361111A (zh) | 半导体结构及其制备方法 | |
| US6184078B1 (en) | Method for fabricating a capacitor for a dynamic random access memory cell | |
| WO2024041040A1 (zh) | 半导体器件及其制备方法 | |
| US20230389268A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US11778804B2 (en) | Capacitor array structure and fabrication method thereof | |
| US20230422466A1 (en) | Semiconductor structure and formation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |