CN113675176B - 电子装置、控制其的方法和包括其的晶体管 - Google Patents

电子装置、控制其的方法和包括其的晶体管 Download PDF

Info

Publication number
CN113675176B
CN113675176B CN202110047413.5A CN202110047413A CN113675176B CN 113675176 B CN113675176 B CN 113675176B CN 202110047413 A CN202110047413 A CN 202110047413A CN 113675176 B CN113675176 B CN 113675176B
Authority
CN
China
Prior art keywords
electrode
ferroelectric film
film
ferroelectric
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110047413.5A
Other languages
English (en)
Other versions
CN113675176A (zh
Inventor
李载昊
朴报恩
金容诚
李周浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113675176A publication Critical patent/CN113675176A/zh
Application granted granted Critical
Publication of CN113675176B publication Critical patent/CN113675176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01G—WEIGHING
    • G01G7/00—Weighing apparatus wherein the balancing is effected by magnetic, electromagnetic, or electrostatic action, or by means not provided for in the preceding groups
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01G—WEIGHING
    • G01G7/00—Weighing apparatus wherein the balancing is effected by magnetic, electromagnetic, or electrostatic action, or by means not provided for in the preceding groups
    • G01G7/06—Weighing apparatus wherein the balancing is effected by magnetic, electromagnetic, or electrostatic action, or by means not provided for in the preceding groups by electrostatic action
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/005—Digital stores in which the information is moved stepwise, e.g. shift registers with ferro-electric elements (condensers)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供了一种电子装置、控制其的方法和包括其的晶体管。该电子装置包括：第一电极；提供在第一电极上的第二电极；提供在第一电极和第二电极之间的铁电膜；以及提供在铁电膜和第二电极之间的电介质膜，铁电膜的阻抗和电介质膜的阻抗被确定为使得被施加在第一电极和第二电极之间的控制电压等于电容提升操作电压，并且电容提升操作电压由以下的方程式确定：其中VMAX是电容提升操作电压，Z1是铁电膜的阻抗，Z2是电介质膜的阻抗，tF是铁电膜的厚度，EFM是被施加到铁电膜的具有最大极化变化的电场。

Description

电子装置、控制其的方法和包括其的晶体管
技术领域
本公开涉及电容器、控制其的方法、以及包括其的晶体管。
背景技术
随着技术的发展，诸如晶体管和电容器的装置在尺寸方面持续按比例缩小。按比例缩小的装置具有有限的厚度。因此，对于具有高介电常数的材料及其结构存在越来越高的需求。
关于具有高介电常数的材料及其结构，正在进行关于使用负电容来进行提升电容的效应的研究。电容提升效应可以在电压被施加到电容器时急剧提高电容器的介电常数。
发明内容
本公开的一方面提供一种具有电容提升效应的电子装置。
本公开的一方面提供一种具有电容提升效应的电容器。
本公开的一方面提供一种具有电容提升效应的电容器。
本公开的另一方面还提供一种控制具有电容提升效应的电容器的方法。
然而，本公开的方面不限于以上公开。
另外的方面将在下面的描述中部分地阐述，并且部分地从该描述中将是明显的，或者可以通过实践本公开的所呈现的实施方式而获悉。
在一方面，提供一种控制电容器的方法，该电容器包括：第一电极；在第一电极上的第二电极；在第一电极和第二电极之间的铁电膜；以及在铁电膜和第二电极之间的电介质膜，该方法包括控制铁电膜的阻抗和电介质膜的阻抗以使得被施加在第一电极和第二电极之间的控制电压等于电容提升操作电压，其中电容提升操作电压由方程式1确定
[方程式1]
其中VMAX是电容提升操作电压，Z1是铁电膜的阻抗，Z2是电介质膜的阻抗，tF是铁电膜的厚度，EFM是被施加到铁电膜的具有由其产生的最大极化变化的电场。
铁电膜可以包括并联连接的电导分量和电容分量，电介质膜可以包括并联连接的电导分量和电容分量。
控制电压的角频率可以被确定为使得控制电压等于电容提升操作电压。电容提升操作电压可以由方程式2确定：
[方程式2]
其中G1是铁电膜的电导，C1是铁电膜的电容，G2是电介质膜的电导，C2是电介质膜的电容，ω是控制电压的角频率，Ps是在电场EFM被施加到铁电膜时铁电膜的极化，α是稳定性参数，β是偏度参数。
电介质膜的阻抗与铁电膜的阻抗的振幅比可以是0.01或更大。
流过电介质膜和铁电膜的电流的电流密度可以是1mA/cm2或更小。
铁电膜的自发极化可以是20μC/cm2或更大。
电介质膜的介电损耗因子可以是0.1或更小。
在一方面，提供一种电容器，该电容器包括：第一电极；提供在第一电极上的第二电极；提供在第一电极和第二电极之间的铁电膜；以及提供在铁电膜和第二电极之间的电介质膜，铁电膜的阻抗和电介质膜的阻抗被配置为使被施加在第一电极和第二电极之间的控制电压等于电容提升操作电压，并且电容提升操作电压由以下的方程式确定：
其中VMAX是电容提升操作电压，Z1是铁电膜的阻抗，Z2是电介质膜的阻抗，tF是铁电膜的厚度，EFM是被施加到铁电膜的具有由其产生的最大极化变化的电场。
铁电膜可以包括并联连接的电导分量和电容分量，电介质膜可以包括并联连接的电导分量和电容分量。
该方法可以进一步包括控制控制电压的角频率以使得控制电压等于电容提升操作电压，其中电容提升操作电压由以下的方程式确定：
其中G1是铁电膜的电导，C1是铁电膜的电容，G2是电介质膜的电导，C2是电介质膜的电容，ω是控制电压的角频率，Ps是在电场EFM被施加到铁电膜时铁电膜的极化，α是稳定性参数，β是偏度参数。
电介质膜的阻抗与铁电膜的阻抗的振幅比可以是0.01或更大。
当控制电压等于电容提升操作电压时，流过电介质膜和铁电膜的电流的电流密度可以是1mA/cm2或更小。
铁电膜的自发极化可以是20μC/cm2或更大。
电介质膜的介电损耗因子可以是0.1或更小。
在一方面，提供一种电子装置。该电子装置可以包括：第一电极；在第一电极上的第二电极；在第一电极和第二电极之间的铁电膜，该铁电膜具有第一阻抗；以及在铁电膜和第二电极之间的电介质膜，该电介质膜具有第二阻抗，其中铁电膜和电介质膜被配置为具有电容提升操作电压，该电容提升操作电压基本上等于施加在第一电极和第二电极之间的控制电压，并且其中电容提升操作电压由方程式1确定：
[方程式1]
其中VMAX是电容提升操作电压，Z1是第一阻抗，Z2是第二阻抗，tF是铁电膜的厚度，EFM是被施加到铁电膜的具有最大极化变化的电场。
在一方面，提供一种电容器，该电容器可以包括：第一电极；在第一电极上的第二电极；以及绝缘结构，该绝缘结构包括在第一电极和第二电极之间的铁电膜以及在铁电膜和第二电极之间的电介质膜，该铁电膜具有第一阻抗，该电介质膜具有第二阻抗，其中铁电膜和电介质膜被配置为具有电容提升操作电压，该电容提升操作电压基本上等于被施加在第一电极和第二电极之间的控制电压，并且其中电容提升操作电压由方程式1确定：
[方程式1]
其中VMAX是电容提升操作电压，Z1是第一阻抗，Z2是第二阻抗，tF是铁电膜的厚度，EFM是被施加到铁电膜的具有最大极化变化的电场。
铁电膜可以包括并联连接的电导分量和电容分量，电介质膜可以包括并联连接的电导分量和电容分量。控制电压的角频率可以被确定为使得控制电压等于电容提升操作电压，并且电容提升操作电压由方程式2确定：
[方程式2]
其中G1是铁电膜的电导，C1是铁电膜的电容，G2是电介质膜的电导，C2是电介质膜的电容，ω是控制电压的角频率，Ps是在电场EFM被施加到铁电膜时铁电膜的极化，α是稳定性参数，β是偏度参数。
电介质膜的阻抗与铁电膜的阻抗的振幅比可以是0.01或更大。
流过电介质膜和铁电膜的电流的电流密度可以是1mA/cm2或更小。
铁电膜的自发极化可以是20μC/cm2或更大。
电介质膜的介电损耗因子可以是0.1或更小。
在一方面，提供一种晶体管，该晶体管包括：基板，该基板包括通过沟道区间隔开的源极区和漏极区；以及在沟道区上的栅结构，该栅结构包括顺序地提供在沟道区上的电介质膜、铁电膜以及栅电极，其中具有第一阻抗的铁电膜和具有第二阻抗的电介质膜被配置为具有电容提升操作电压，该电容提升操作电压基本上等于被施加在栅电极和沟道层之间的控制电压，并且该电容提升操作电压由方程式1确定：
[方程式1]
其中VMAX是电容提升操作电压，Z1是第一阻抗，Z2是第二阻抗，tF是铁电膜的厚度，EFM是被施加到铁电膜的具有由其产生的最大极化变化的电场。
附图说明
从以下结合附图进行的描述，本公开的某些实施方式的以上和其它方面、特征和优点将更加明显，在附图中：
图1是根据一示例实施方式的电容器的剖视图；
图2是图1中显示的电容器的电路图；
图3是根据一示例实施方式的晶体管的剖视图；
图4示出包括半导体器件和电容器的存储装置的存储单元的电路构造；
图5示出沟槽电容器型动态随机存取存储器(DRAM)的结构；以及
图6显示了可以包括根据一些示例实施方式的上述电子装置的电路的示意图。
具体实施方式
现在将详细参考实施方式，其示例在附图中示出，其中相同的附图标记始终指代相同的元件。在这方面，当前的实施方式可以具有不同的形式，而不应被理解为限于在这里阐述的描述。因此，实施方式仅在下面通过参考附图被描述，以说明各方面。在这里使用时，术语“和/或”包括一个或更多个相关列举项目的任何和所有组合。诸如“……中的至少一个”的表述，当存在于一列元件之前时，修饰整列元件，而不修饰该列中的个别元件。
在下文，本公开的实施方式将参考附图被进一步详细描述。在图中，相同的附图标记指代相同的元件，并且为了清晰和简洁，各种组件的尺寸被夸大或减小。同时，以下实施方式仅作为示例被给出，各种变化和变形可以从这些实施方式的描述获得。
在以下的描述中，当一元件被称为“在”另一元件“上方”或者“在”另一元件“上”时，它可以以接触方式直接在所述另一元件上或以非接触方式在所述另一元件上。
当术语“大约”或“基本上”在本说明书中结合数值使用时，其意图是相关联的数值包括围绕所陈述的数值的制造公差(例如±10％)。此外，当词语“通常”和“基本上”结合几何形状使用时，其意图是不需要几何形状的精确性而是形状的变化余地(latitude)在本公开的范围内。此外，与数值或形状是否被修改为“大约”或“基本上”无关，将理解，这些值和形状应被理解为包括围绕所陈述的数值或形状的制造或操作公差(例如±10％)。
以单数使用的表述涵盖复数的表述，除非其在上下文中具有明显不同的含义。此外，将理解，术语“包含……的或包括……的”明确说明一个或更多个成分的添加和/或存在，但是不排除一个或更多个其他成分的添加和/或存在，除非上下文另外明确指出。
图1是根据一示例实施方式的电容器的剖视图。图2是图1中所示的电容器的电路图。参考图1和图2，电容器10包括第一电极310、绝缘结构IS和第二电极320。绝缘结构IS可以包括铁电膜100和电介质膜200。铁电膜100可以包括铁电材料。铁电材料指的是非导体或表现出自发极化的电介质材料，并且不同于拥有两种或更多种铁性性质(包括例如铁电性、铁弹性、铁磁性和/或反铁磁性)的多铁性材料。铁电材料的示例可以包括氧化物铁电材料、聚合物铁电材料、氟化物铁电材料(诸如BaMgF4(BMF))和/或铁电半导体中的至少一种。
氧化物铁电材料的示例包括诸如PbZrxTi1-xO3(PZT)、BaTiO3、PbTiO3的钙钛矿铁电材料，诸如LiNbO3或LiTaO3的伪钛铁矿铁电材料，诸如PbNb3O6和Ba2NaNb5O15的钨青铜(TB)铁电材料，诸如SrBi2Ta2O9(SBT)、(Bi,La)4Ti3O12(BLT)或Bi4Ti3O12的铋层状结构的铁电材料，诸如La2Ti2O7的烧绿石铁电材料，其固溶液，以及诸如包括诸如Y、Er、Ho、Tm、Yb和/或Lu的稀土元素的RMnO3和Pb5Ge3O11(PGO)的稀土铁电材料。聚合物铁电材料的示例可以包括聚偏二氟乙烯(PVDF)、PVDF聚合物、PVDF共聚物、PVDF三聚物、氰聚合物和/或其共聚物中的至少一种。铁电半导体的示例可以包括包含CdZnTe、CdZnS、CdZnSe、CdMnS、CdFeS、CdMnSe和CdFeSe的II-VI族化合物。
铁电材料可以具有自发极化。例如，铁电膜100的自发极化可以是20μC/cm2或更大。铁电膜100可以包括并联连接的电导分量和电容分量。铁电膜100的阻抗将在后面被描述。
电介质膜200可以包括能够实现期望电容的材料。例如，随着包括电容器10的集成电路装置的集成度提高，由电容器10占据的区域逐渐减小，因而可以顺利地使用具有高介电常数的电介质。电介质膜200可以包括具有高介电常数的材料。高介电常数可以意指比硅氧化物的介电常数高的介电常数。在一实施方式中，电介质膜可以包括电介质金属氧化物。电介质金属氧化物可以包括例如Ca、Sr、Ba、Sc、Y、La、Ti、Hf、Zr、Nb、Ta、Ce、Pr、Nd、Gd、Dy、Yb和Lu中的至少一种。例如，电介质膜200可以包括HfO2、ZrO2、CeO2、La2O3、Ta2O3或TiO2。电介质膜200可以具有单层状的结构或多层状的结构。例如，电介质膜可以包括包含一种或更多种电介质金属氧化物的异质结构和/或包括一种电介质金属氧化物的同质结构。电介质膜200的厚度可以基于对于电容器的期望电容被确定。例如，电介质膜200可以具有10纳米(nm)或更小的厚度。
电介质膜200可以包括并联连接的电导分量和电容分量。电介质膜200的阻抗将在后面被描述。在一实施方式中，电介质膜的介电损耗因子可以是1或更小。
第一电极310可以在关于铁电膜100与电介质膜200相反的一侧。例如，第一电极310可以直接接触铁电膜100而不接触电介质膜200。第一电极310可以包括电传导材料。例如，第一电极310可以包括金属、金属氮化物、金属氧化物、碳基导体或其组合。例如，第一电极310可以包括Au、Al、TiN、MoN、CoN、TaN、TiAlN、TaAlN、W、Ru、RuO2、SrRuO3、Ir、IrO2、Pt、PtO、SrRuO3(SRO)、((Ba,Sr)RuO3)(BSRO)、CaRuO3(CRO)、(La,Sr)CoO3(LSCO)、石墨烯和/或其组合中的至少一种。
第二电极320可以被提供在关于电介质膜200与铁电膜100相反的一侧。例如，第二电极320可以直接接触电介质膜200而不接触铁电膜100。第二电极320可以包括电传导材料。例如，第二电极320可以包括金属、金属氮化物、导电的碳或其组合。例如，第二电极320可以包括Au、Al、TiN、MoN、CoN、TaN、TiAlN、TaAlN、W、Ru、RuO2、SrRuO3、Ir、IrO2、Pt、PtO、SrRuO3(SRO)、((Ba,Sr)RuO3)(BSRO)、CaRuO3(CRO)、(La,Sr)CoO3(LSCO)、石墨烯和/或其组合中的至少一种。在一示例实施方式中，第一电极310、铁电膜100、电介质膜200和第二电极320可以被顺序地堆叠在基板(未示出)上，从而形成电容器10。
参考图2，铁电膜100可以包括并联电连接的电导分量和电容分量。在以下的描述中，铁电膜100的电导分量可以被称为第一电导G1，铁电膜100的电容分量可以被称为第一电容C1。例如，铁电膜100可以具有第一阻抗。电介质膜200也可以包括并联电连接的电导分量和电容分量。在以下的描述中，电介质膜200的电导分量可以被称为第二电导G2。电介质膜200的电容分量可以被称为第二电容C2。也就是，电介质膜200可以具有第二阻抗。
控制电压可以通过第一电极310和/或第二电极320被施加到电容器10。例如，控制电压可以是具有角频率ω的交流电压。控制电压可以与在铁电膜100中产生电容提升效应的电容提升操作电压基本相同。电容提升效应指的是铁电膜100的电容的急剧提高。电容提升效应可以在铁电膜100具有负电容时产生。
电容提升操作电压可以由以下方程式(1)表示：
[方程式1]
其中VMAX是电容提升操作电压，Z1是铁电膜的阻抗，Z2是电介质膜的阻抗，tF是铁电膜的厚度，EFM是被施加到铁电膜的具有最大极化变化的电场。
在方程式(1)中，铁电膜100的厚度TF和被施加到铁电膜100的具有由其产生的最大极化变化的电场EFM具有固定值，因而电容提升操作电压VMAX可以通过调整铁电膜100的阻抗Z1与电介质膜的阻抗Z2的振幅比而被控制。例如，电介质膜200的阻抗Z2与铁电膜100的阻抗Z1的振幅比可以是0.01或更大。
被施加到铁电膜的具有由其产生的最大极化变化的电场可以是其中的值是最大的电场。这里，P是铁电膜的极化，EF是被施加到铁电膜的电场。
铁电膜100的阻抗Z1可以由方程式2表示：
[方程式2]
其中G1是铁电膜的电导，C1是铁电膜的电容，ω是控制电压的角频率。
电介质膜200的阻抗Z2可以由以下的方程式3表示：
[方程式3]
其中G2是电介质膜的电导，C2是电介质膜的电容，ω是控制电压的角频率。
被施加到铁电膜100的电场EF可以由以下的方程式4表示：
[方程式4]
其中Ps是当电场EFM被施加到铁电膜时铁电膜的极化，α是稳定性参数，β是偏度参数。
稳定性参数α和偏度参数β可以通过对铁电膜100的极化-电场曲线执行Landau拟合过程而获得。
当方程式2至4被方程式(1)代替时，电容提升操作电压VMAX可以由以下的方程式5表示：
[方程式5]
在方程式5中，第一电导G1、第一电容C1、第二电导G2、第二电容C2、铁电膜100的厚度tF、稳定性参数(α)、偏度参数(β)以及当电场EFM被施加到铁电膜时铁电膜的极化Ps可以具有固定值。因此，电容提升操作电压VMAX可以通过调整控制电压的角频率ω被控制。
在一示例实施方式中，流过铁电膜100和电介质膜200的电流的电流密度可以是1mA/cm2或更小。
在第一电极310和第二电极320之间施加的控制电压可以根据采用电容器10的半导体器件(例如DRAM)被确定。本公开可以提供其中电介质膜200的阻抗与铁电膜100的阻抗的振幅比被确定为使得控制电压等于电容提升操作电压的电容器10。本公开可以提供其中控制电压的角频率ω被确定为使得控制电压等于电容提升操作电压的电容器10。
图3是根据一示例实施方式的晶体管的剖视图。为了简便起见，可以不给出与以上参考图1和图2描述的基本相同内容的描述。
参考图3，晶体管20可以包括基板400、源极区SD1、漏极区SD2、在源极区SD1和漏极区SD2之间的沟道区CR、绝缘结构IS和栅电极330。绝缘结构IS可以包括铁电膜100和电介质膜200。
基板400可以包括半导体材料。例如，基板400可以是硅(Si)基板、锗(Ge)基板400和/或硅锗(SiGe)基板。基板400可以是第一导电类型。例如，第一导电类型可以是n型。在其中基板400包括半导体材料的情况下，基板400可以包括沟道区CR。在这种情形下，沟道区CR可以是基板400的掺杂区段。沟道区可以像金属氧化物半导体电容器(MOS电容器)中的电极一样起作用。例如，在其中基板具有n型导电性的情况下，晶体管可以包括反转型的以空穴作为载流子的p型MOS(PMOS)电容器。在这种情形下，MOS结构可以在晶体管是“导通(ON)”状态时(例如，当电压被施加到栅电极330时)作为MOS电容器运行。
源极区SD1和漏极区SD2可以在基板400上。源极区SD1和漏极区SD2可以在平行于基板400的顶表面的方向上彼此间隔开。源极区SD1和漏极区SD2可以通过将杂质注入到基板400的顶部分中而形成。例如，源极区SD1和漏极区SD2可以是不同于第一导电类型的第二导电类型。例如，第二导电类型可以是p型。源极区SD1和漏极区SD2也可以包括在源极区SD1和漏极区SD2之上的电极。电极可以包括电传导材料。
铁电膜100、电介质膜200和栅电极330可以在源极区SD1和漏极区SD2之间。铁电膜100、电介质膜200和栅电极330可以被顺序堆叠在基板400上。例如，铁电膜100、电介质膜200和栅电极330可以被顺序堆叠在沟道区CR之上。铁电膜100和电介质膜200可以与参考图1描述的那些基本相同。
栅电极330可以包括电传导材料。例如，栅电极330可以包括铝(Al)、金(Au)、钨(W)或其组合。控制电压可以被施加在栅电极330和基板400之间。例如，控制电压可以被施加到栅电极330，基板400可以接地。例如，控制电压可以是具有角频率ω的交流电压。包括堆叠的铁电膜100和电介质膜200的结构可以具有电容在电容提升操作电压(例如方程式1和5中的VMAX)大大提高的电容提升效应。例如，电容提升效应可以通过具有负电容的铁电膜100产生。
被施加在栅电极330和基板400之间的控制电压可以被预先确定。本公开可以提供其中电介质膜200的阻抗与铁电膜100的阻抗的振幅比被确定为使得控制电压等于电容提升操作电压的电容器20。本公开可以提供其中控制电压的角频率ω被确定为使得控制电压等于电容提升操作电压的电容器20。
以上描述的晶体管20和电容器10一起可以构成存储单元。例如，图4示出包括晶体管20和电容器10的存储装置的存储单元30的电路布置。图5示出包括存储单元的集成电路设计的一示例实施方式。参考图4，存储单元30可以包括晶体管20和电连接到晶体管20的源极区SD1的电容器10。存储装置可以包括多条位线和多条字线，并且可以进一步包括在图4中示出的多个存储单元。每条字线可以电连接到晶体管20的栅电极330，每条位线可以电连接到晶体管20的漏极区SD2。电容器10的第一电极310可以电连接到晶体管20的源极区SD1，电容器10的第二电极320可以连接到电压控制器，该电压控制器被配置为控制施加到电容器10的控制电压的角频率。
图5示出沟槽电容器型动态随机存取存储器(DRAM)的结构。
参考图5，在半导体基板520上，可以用场氧化物膜521限定器件隔离区，栅电极523以及源极区522和漏极区522'可以形成在器件隔离区中。栅氧化物层529可以形成在栅电极523和半导体基板520之间。氧化物膜可以被形成为层间绝缘膜524。将不成为沟槽的区域可以用沟槽缓冲层遮盖，源极区522的一部分可以是敞开的以形成接触部分。
沟槽形成在层间绝缘膜524的侧壁中，侧壁氧化物膜525可以形成在沟槽的整个侧壁之上。侧壁氧化物膜525可以补偿半导体基板中的由用于形成沟槽的蚀刻所致的损坏，并且可以用作半导体基板520和存储电极526之间的电介质膜。源极区522的部分(除了源极区的靠近栅电极523的其它部分之外)的侧壁部分可以全部暴露在沟槽中。
PN结(未示出)可以通过杂质注入形成在源极区的侧壁部分中。沟槽可以形成在源极区522中。沟槽的靠近栅极的侧壁可以直接接触源极区522，PN结可以通过将杂质额外注入到源极区522中形成。
存储电极526可以形成在层间绝缘膜524的部分、暴露的源极区522、以及在沟槽中的侧壁氧化物膜525的表面上。存储电极526可以形成为接触与沟槽的上侧壁接触的源极区522的部分(除了源极区522的靠近栅电极523的其他部分之外)。接着，作为电容电介质膜的绝缘膜527可以沿着存储电极526的上表面形成，并且作为板电极528的多晶硅层可以形成在其上，从而完成沟槽电容器型DRAM。例如，绝缘膜527和/或层间绝缘膜524可以是包括铁电膜100和电介质膜200的绝缘结构IS的实施方式。
包括绝缘结构IS(包括铁电膜100和电介质膜200)的上述电子装置可以应用于包括晶体管的各种电子电路装置(例如作为处理电路和/或存储器的部分)。
图6显示了可以包括根据一些示例实施方式的上述电子装置的电路的示意图。
如图所示，电子装置600包括一种或更多种电子装置组件，包括经由总线630可通信地联接在一起的处理器(例如处理电路系统)610和存储器620。
处理电路系统610可以被包括在处理电路系统的一个或更多个实例中，可以包括处理电路系统的一个或更多个实例，和/或可以由处理电路系统的一个或更多个实例实现，处理电路系统诸如是包括逻辑电路的硬件、诸如执行软件的处理器的硬件/软件组合、或其组合。例如，处理电路系统610可以包括但不限于中央处理单元(CPU)、应用处理器(AP)、算术逻辑单元(ALU)、图形处理单元(GPU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器或专用集成电路(ASIC)等。在一些示例实施方式中，存储器620可以包括非暂时性计算机可读存储装置，例如固态驱动器(SSD)，其存储指令的程序，并且处理电路系统610可以被配置为执行指令的程序以实现电子装置600的功能。
在一些示例实施方式中，电子装置600可以包括一个或更多个联接到总线630的附加组件640，其可以包括例如电源、光传感器、发光装置、其任意组合等等。在一些示例实施方式中，处理电路系统610、存储器620和/或一个或更多个附加组件640中的一个或更多个可以包括电子装置，该电子装置包括电极以及绝缘结构，该绝缘结构包括如上所述的铁电膜100和电介质膜200，使得处理电路系统610、存储器620和/或一个或更多个附加组件640中的一个或更多个以及因此电子装置600可以包括晶体管20(参考图3)、电容器10(参考图1)和/或存储单元30(参考图4)。
应理解，在这里描述的实施方式应仅在描述性意义上被考虑，而不是出于限制目的。每个实施方式中的特征或方面的描述通常应被认为可用于其他实施方式中的其他类似特征或方面。尽管已经参考附图描述了一个或更多个实施方式，但是本领域普通技术人员将理解，可以在不脱离由权利要求所限定的精神和范围的情况下在其中进行形式和细节上的各种改变。
本申请要求在2020年5月13日在韩国知识产权局提交的韩国专利申请第10-2020-0057191号的权益，其公开通过引用被整体合并于此。

Claims (27)

1.一种电子装置，包括：
第一电极；
在所述第一电极上的第二电极；
在所述第一电极和所述第二电极之间的铁电膜，所述铁电膜具有第一阻抗；以及
在所述铁电膜和所述第二电极之间的电介质膜，所述电介质膜具有第二阻抗，
其中所述铁电膜和所述电介质膜被配置为具有基本上等于施加在所述第一电极和所述第二电极之间的控制电压的电容提升操作电压，以及
其中所述电容提升操作电压由方程式1确定：
其中VMAX是所述电容提升操作电压，Z1是所述第一阻抗，Z2是所述第二阻抗，tF是所述铁电膜的厚度，EFM是被施加到所述铁电膜的具有最大极化变化的电场。
2.根据权利要求1所述的电子装置，其中
所述铁电膜提供并联连接的电导和电容，以及
所述电介质膜提供并联连接的电导和电容。
3.根据权利要求1所述的电子装置，其中
所述控制电压的角频率被确定为使得所述控制电压等于所述电容提升操作电压，以及
所述电容提升操作电压由方程式2确定：
其中G1是所述铁电膜的电导，C1是所述铁电膜的电容，G2是所述电介质膜的电导，C2是所述电介质膜的电容，ω是所述控制电压的所述角频率，Ps是在所述电场被施加到所述铁电膜时所述铁电膜的极化，α是稳定性参数，β是偏度参数。
4.根据权利要求1所述的电子装置，其中所述电介质膜的所述第二阻抗与所述铁电膜的所述第一阻抗的振幅比是0.01或更大。
5.根据权利要求1所述的电子装置，其中流过所述电介质膜和所述铁电膜的电流的电流密度是1mA/cm2或更小。
6.根据权利要求1所述的电子装置，其中所述铁电膜的自发极化是20μC/cm2或更大。
7.根据权利要求1所述的电子装置，其中所述电介质膜的介电损耗因子是0.1或更小。
8.根据权利要求1所述的电子装置，其中所述铁电膜包括氧化物铁电材料、聚合物铁电材料、氟化物铁电材料和铁电半导体中的至少一种。
9.根据权利要求8所述的电子装置，其中所述氧化物铁电材料包括钙钛矿铁电材料、钨青铜铁电材料、铋层状结构的铁电材料和稀土铁电材料中的至少一种。
10.根据权利要求1所述的电子装置，其中所述电介质膜具有高介电常数。
11.根据权利要求1所述的电子装置，其中所述电介质膜是氧化物，以及
所述氧化物包括Ca、Sr、Ba、Sc、Y、La、Ti、Hf、Zr、Nb、Ta、Ce、Pr、Nd、Gd、Dy、Yb和Lu中的至少一种。
12.根据权利要求1所述的电子装置，其中所述电介质膜具有10纳米或更小的厚度。
13.根据权利要求1所述的电子装置，其中
所述第一电极包括导电材料，
所述第二电极包括导电材料，以及
所述电子装置是电容器。
14.根据权利要求1所述的电子装置，其中
所述第一电极包括半导体基板，
所述第二电极包括导电材料，以及
所述电子装置是晶体管。
15.根据权利要求14所述的电子装置，其中所述电子装置被配置为在所述晶体管的导通操作期间作为金属-氧化物-半导体电容器运行。
16.根据权利要求14所述的电子装置，进一步包括：
在所述半导体基板中的源极区、漏极区和沟道区，
其中所述第二电极是栅电极。
17.根据权利要求16所述的电子装置，其中所述沟道区具有与所述源极区和所述漏极区相反的导电类型。
18.根据权利要求17所述的电子装置，其中
所述沟道区具有n型导电性，以及
所述源极区和所述漏极区具有p型导电性。
19.一种电容器，包括：
第一电极；
在所述第一电极上的第二电极；以及
绝缘结构，所述绝缘结构包括在所述第一电极和所述第二电极之间的铁电膜以及在所述铁电膜和所述第二电极之间的电介质膜，所述铁电膜具有第一阻抗，所述电介质膜具有第二阻抗，
其中所述铁电膜和所述电介质膜被配置为具有基本上等于被施加在所述第一电极和所述第二电极之间的控制电压的电容提升操作电压，以及
其中所述电容提升操作电压由方程式1确定
其中VMAX是所述电容提升操作电压，Z1是所述第一阻抗，Z2是所述第二阻抗，tF是所述铁电膜的厚度，EFM是被施加到所述铁电膜的具有最大极化变化的电场。
20.一种晶体管，包括：
基板，所述基板包括通过沟道区间隔开的源极区和漏极区；以及
在所述沟道区上的栅结构，所述栅结构包括顺序地提供在所述沟道区上的电介质膜、铁电膜以及栅电极，
其中具有第一阻抗的所述铁电膜和具有第二阻抗的所述电介质膜被配置为具有电容提升操作电压，所述电容提升操作电压基本上等于被施加在所述栅电极和所述沟道区之间的控制电压，以及
其中所述电容提升操作电压由方程式1确定
其中VMAX是所述电容提升操作电压，Z1是所述第一阻抗，Z2是所述第二阻抗，tF是所述铁电膜的厚度，EFM是被施加到所述铁电膜的具有最大极化变化的电场。
21.一种控制电容器的方法，该电容器包括第一电极、在所述第一电极上的第二电极、在所述第一电极和所述第二电极之间的铁电膜以及在所述铁电膜和所述第二电极之间的电介质膜，所述方法包括：
控制所述铁电膜的阻抗和所述电介质膜的阻抗以使得被施加在所述第一电极和所述第二电极之间的控制电压基本上等于电容提升操作电压，
其中所述电容提升操作电压由方程式1确定：
其中VMAX是所述电容提升操作电压，Z1是所述铁电膜的所述阻抗，Z2是所述电介质膜的所述阻抗，tF是所述铁电膜的厚度，EFM是被施加到所述铁电膜的具有最大极化变化的电场。
22.根据权利要求21所述的方法，其中
所述铁电膜提供并联连接的电导和电容，以及
所述电介质膜提供并联连接的电导和电容。
23.根据权利要求21所述的方法，进一步包括：
控制所述控制电压的角频率以使得所述控制电压等于所述电容提升操作电压，
其中所述电容提升操作电压由以下方程式确定：
其中G1是所述铁电膜的电导，C1是所述铁电膜的电容，G2是所述电介质膜的电导，C2是所述电介质膜的电容，ω是所述控制电压的角频率，Ps是在所述电场EFM被施加到所述铁电膜时所述铁电膜的极化，α是稳定性参数，β是偏度参数。
24.根据权利要求21所述的方法，其中所述电介质膜的所述阻抗与所述铁电膜的所述阻抗的振幅比是0.01或更大。
25.根据权利要求21所述的方法，其中当所述控制电压等于所述电容提升操作电压时，流过所述电介质膜和所述铁电膜的电流的电流密度是1mA/cm2或更小。
26.根据权利要求21所述的方法，其中所述铁电膜的自发极化是20μC/cm2或更大。
27.根据权利要求21所述的方法，其中所述电介质膜的介电损耗因子是0.1或更小。
CN202110047413.5A 2020-05-13 2021-01-14 电子装置、控制其的方法和包括其的晶体管 Active CN113675176B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200057191A KR20210138997A (ko) 2020-05-13 2020-05-13 커패시터, 커패시터 제어 방법, 및 이를 포함하는 트랜지스터
KR10-2020-0057191 2020-05-13

Publications (2)

Publication Number Publication Date
CN113675176A CN113675176A (zh) 2021-11-19
CN113675176B true CN113675176B (zh) 2024-03-19

Family

ID=75108211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110047413.5A Active CN113675176B (zh) 2020-05-13 2021-01-14 电子装置、控制其的方法和包括其的晶体管

Country Status (4)

Country Link
US (2) US11765887B2 (zh)
EP (1) EP3910635A1 (zh)
KR (1) KR20210138997A (zh)
CN (1) CN113675176B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130040A (ko) 2020-04-21 2021-10-29 삼성전자주식회사 고주파 동작 환경에서 사용될 수 있는 반도체 장치의 커패시터
KR20210138997A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 커패시터, 커패시터 제어 방법, 및 이를 포함하는 트랜지스터
KR20230043634A (ko) * 2021-09-24 2023-03-31 에스케이하이닉스 주식회사 강유전층 및 금속 입자가 내장된 절연층을 포함하는 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689456A (en) * 1995-11-10 1997-11-18 Nec Corporation Semiconductor non-volatile ferroelectric memory transistor accompanied with capacitor for increasing potential difference applied to ferroelectric layer
CN109785878A (zh) * 2017-11-15 2019-05-21 爱思开海力士有限公司 操作铁电器件的方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406196A (en) * 1991-10-02 1995-04-11 Rohm Co., Ltd. Maximum voltage detecting apparatus using ferroelectric substance
US5524092A (en) * 1995-02-17 1996-06-04 Park; Jea K. Multilayered ferroelectric-semiconductor memory-device
EP1973177B8 (en) * 2007-03-22 2015-01-21 FUJIFILM Corporation Ferroelectric film, process for producing the same, ferroelectric device, and liquid discharge device
US20080302658A1 (en) * 2007-06-08 2008-12-11 Tsutomu Sasaki Oxide body, piezoelectric device, and liquid discharge device
SG157268A1 (en) * 2008-05-30 2009-12-29 Sony Corp Ferroelectric polymer
US9166139B2 (en) * 2009-05-14 2015-10-20 The Neothermal Energy Company Method for thermally cycling an object including a polarizable material
JP2012043947A (ja) 2010-08-18 2012-03-01 Tdk Corp 積層コンデンサの実装構造
KR20140004855A (ko) 2012-07-03 2014-01-14 서울대학교산학협력단 음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자
KR102064008B1 (ko) 2013-01-15 2020-02-17 삼성전기주식회사 적층 커패시터, 적층 커패시터가 실장된 기판
US20160064391A1 (en) 2014-08-26 2016-03-03 Qualcomm Incorporated Dynamic random access memory cell including a ferroelectric capacitor
US10515766B2 (en) 2015-04-08 2019-12-24 Choon Sae Lee Capacitor with negative capacitance
KR102516760B1 (ko) 2016-01-05 2023-03-31 삼성전기주식회사 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
US10600808B2 (en) * 2017-09-05 2020-03-24 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
CN109904229A (zh) 2017-12-08 2019-06-18 萨摩亚商费洛储存科技股份有限公司 垂直式铁电薄膜储存晶体管和资料写入及读出方法
US10210921B1 (en) * 2018-02-23 2019-02-19 Seoul National University RDB foundation Non-volatile ferroelectric memory device and method of driving the same
US11545614B2 (en) * 2018-07-03 2023-01-03 Sabic Global Technologies, B.V. Ionic polymer compositions
US10957373B2 (en) * 2018-07-05 2021-03-23 Samsung Electronics Co., Ltd. Semiconductor memory device
KR102620866B1 (ko) * 2018-12-27 2024-01-04 에스케이하이닉스 주식회사 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
US10833102B2 (en) * 2019-03-18 2020-11-10 Mitsubishi Electric Research Laboratories, Inc. Low power 2D memory transistor for flexible electronics and the fabrication methods thereof
US20210005728A1 (en) * 2019-07-02 2021-01-07 National Taiwan Normal University Storage memory device
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
KR20210138997A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 커패시터, 커패시터 제어 방법, 및 이를 포함하는 트랜지스터
KR20210138993A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 박막 구조체 및 이를 포함하는 반도체 소자
US11302529B2 (en) * 2020-07-09 2022-04-12 Taiwan Semiconductor Manufacturing Company Ltd. Seed layer for ferroelectric memory device and manufacturing method thereof
US11430510B2 (en) * 2020-12-11 2022-08-30 International Business Machines Corporation Multi-level ferroelectric field-effect transistor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689456A (en) * 1995-11-10 1997-11-18 Nec Corporation Semiconductor non-volatile ferroelectric memory transistor accompanied with capacitor for increasing potential difference applied to ferroelectric layer
CN109785878A (zh) * 2017-11-15 2019-05-21 爱思开海力士有限公司 操作铁电器件的方法

Also Published As

Publication number Publication date
EP3910635A1 (en) 2021-11-17
US11765887B2 (en) 2023-09-19
US20230320078A1 (en) 2023-10-05
US11980023B2 (en) 2024-05-07
US20210358694A1 (en) 2021-11-18
CN113675176A (zh) 2021-11-19
KR20210138997A (ko) 2021-11-22

Similar Documents

Publication Publication Date Title
CN113675176B (zh) 电子装置、控制其的方法和包括其的晶体管
CN111295735B (zh) 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件
US20220351768A1 (en) Ferroelectric devices and ferroelectric memory cells
US6872989B2 (en) Semiconductor device and method for fabricating the same
US9685215B1 (en) Semiconductor memory device including a ferroelectric layer
KR20210138993A (ko) 박막 구조체 및 이를 포함하는 반도체 소자
US11488979B2 (en) Semiconductor device of three-dimensional structure including ferroelectric layer
US9390781B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR20220044121A (ko) 반도체 장치
JP5655585B2 (ja) 半導体装置の製造方法
KR20220107850A (ko) 커패시터 및 이를 포함하는 반도체 장치
US11837652B2 (en) Semiconductor processing system with in-situ electrical bias and methods thereof
KR102336608B1 (ko) 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법
US11908887B2 (en) Capacitor and semiconductor device including the same
US20230121102A1 (en) Capacitor device and semiconductor device including the same
TWI839315B (zh) 形成鐵電記憶體裝置的方法
US20230231004A1 (en) Capacitor and semiconductor device including the capacitor
US20230137738A1 (en) Ferroelectric memory structure
TW202410036A (zh) 形成鐵電記憶體裝置的方法
WO2021206684A1 (en) Semiconductor processing system with in-situ electrical bias and methods thereof
CN116230698A (zh) 包括钙钛矿材料的介电薄膜、包括介电薄膜的电容器、和包括电容器的电子器件
CN116018059A (zh) 半导体设备和包括该半导体设备的半导体存储器设备
JPH1027856A (ja) 不揮発性半導体記憶装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant