CN113675141A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113675141A
CN113675141A CN202010415015.XA CN202010415015A CN113675141A CN 113675141 A CN113675141 A CN 113675141A CN 202010415015 A CN202010415015 A CN 202010415015A CN 113675141 A CN113675141 A CN 113675141A
Authority
CN
China
Prior art keywords
layer
mask
forming
material layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010415015.XA
Other languages
English (en)
Other versions
CN113675141B (zh
Inventor
郑二虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010415015.XA priority Critical patent/CN113675141B/zh
Publication of CN113675141A publication Critical patent/CN113675141A/zh
Application granted granted Critical
Publication of CN113675141B publication Critical patent/CN113675141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及其形成方法，其中形成方法包括：提供衬底，衬底包括若干CMOS区，CMOS区包括NMOS区和PMOS区；在衬底上形成复合纳米片材料层；在复合纳米片材料层上依次形成第一核心材料层和第一掩膜材料层；依次刻蚀第一掩膜材料层和第一核心材料层，在NMOS区与PMOS区之间的复合纳米片材料层上形成第一核心层以及第一掩膜层；在第一核心层和第一掩膜层的侧壁上形成第一侧墙；去除第一掩膜层；以第一侧墙为掩膜，刻蚀第一核心层、复合纳米片材料层以及衬底，形成鳍部结构，在相邻所述CMOS区之间形成第一开口，在相邻NMOS区和PMOS区之间形成第二开口，第二开口的深度小于第一开口的深度。本发明提供的半导体结构的形成方法，有利于提高半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
鳍式场效应晶体管(FinFET)架构是当今半导体行业的主力军。但是，随着器件的持续微缩，在沟道长度小到一定值时，鳍式场效应晶体管结构又无法提供足够的静电控制以及足够的驱动电流，因此，引入了纳米片(Nanosheet)结构，与鳍式场效应晶体管相比，纳米片的特性提供了出色的沟道控制能力。同时，沟道在三维中的极佳分布使得单位面积的有效驱动电流得以优化。
随着半导体器件尺寸的持续微缩，单元高度的进一步减小将要求标准单元内NMOS和PMOS器件之间的间距更小。但是，对于FinFET和纳米片而言，工艺限制了这些NMOS和PMOS器件之间的间距。为了扩大这些器件的可微缩性，提出了一种创新的架构，称为叉形纳米片(Forksheet)器件。Forksheet可以被认为是纳米片的自然延伸。与纳米片相比，Forksheet的沟道由叉形栅极结构控制，通过在栅极图案化之前在NMOS和PMOS器件之间引入“介电墙”来实现。该墙将NMOS栅沟槽与PMOS栅沟槽物理隔离，从而大幅减少了NMOS和PMOS的间距，使得叉形纳米片具有更佳的面积和性能的可微缩性。
然而，目前叉形纳米片(Forksheet)器件的性能还有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，可以改善形成的隔离结构的性能，从而提高半导体结构的性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括若干CMOS区，所述CMOS区包括NMOS区和PMOS区；在所述衬底上形成复合纳米片材料层，所述复合纳米片材料层包括依次交替形成于所述衬底上的牺牲材料层和纳米片材料层；在所述复合纳米片材料层上形成第一核心材料层；在所述第一核心材料层上形成第一掩膜材料层；刻蚀所述第一掩膜材料层和所述第一核心材料层，在所述NMOS区与所述PMOS区之间的所述复合纳米片材料层上形成第一核心层以及第一掩膜层；在所述第一核心层和所述第一掩膜层的侧壁上形成第一侧墙；去除所述第一掩膜层；以所述第一侧墙为掩膜，刻蚀所述第一核心层、所述复合纳米片材料层以及所述衬底，分别在NMOS区和PMOS区的所述衬底上形成鳍部结构，在相邻所述CMOS区之间形成第一开口，在相邻所述NMOS区和所述PMOS区之间形成第二开口，所述第二开口的深度小于所述第一开口的深度。
可选的，在所述复合纳米片材料层上形成第一核心材料层之前，还包括：在所述复合纳米片材料层上形成第二掩膜材料层。
可选的，以所述第一侧墙为掩膜，刻蚀所述第一核心层、所述复合纳米片材料层以及所述衬底的方法包括：以所述第一侧墙为掩膜，刻蚀所述第一核心层和所述第二掩膜材料层，在所述CMOS区域形成第二掩膜图形，所述第二掩膜图形内具有位于所述NMOS区与所述PMOS区之间的掩膜开口，所述掩膜开口的深度小于第二掩膜图形的厚度；去除所述第一侧墙；以所述第二掩膜图形为掩膜，刻蚀所述复合纳米片材料层和所述衬底，直至形成所述第一开口和所述第二开口。
可选的，形成所述第一核心层以及所述第一掩膜层的方法包括：在所述第一掩膜材料层上形成第二核心层；在所述第二核心层侧壁上形成第二侧墙，所述第二侧墙位于相邻所述NMOS和所述PMOS之间的所述第一掩膜材料层上；去除所述第二核心层；以所述第二侧墙为掩膜，刻蚀所述第一掩膜材料层和所述第一核心材料层，形成第一核心层以及位于所述第一核心层顶部表面的第一掩膜层；去除所述第二侧墙。
可选的，所述第一掩膜层的材料与所述第一侧墙的材料的刻蚀选择比大于3:1；所述第一掩膜层的材料与所述第一核心层的材料的刻蚀选择比大于3:1；所述第一掩膜层的材料与所述第二掩膜材料层的材料的刻蚀选择比大于3:1。
可选的，所述第一核心层的材料包括非晶硅、氮化硅、氧化硅、非晶碳或者金属氧化物。
可选的，所述第一掩膜层的材料包括氧化硅、氮氧化硅、碳氧化硅和硅的其中一种或种组合。
可选的，第一侧墙的材料包括非晶碳、氧化硅、氮化硅、硅或者金属氧化物。
可选的，所述第一核心层的材料与所述第一侧墙的材料的刻蚀选择比大于3:1；所述第一核心层的材料与所述第二掩膜材料层的材料的刻蚀选择比大于3:1；所述第一侧墙的材料与所述第二掩膜材料层的材料的刻蚀选择比大于3:1。
可选的，形成所述第一侧墙的方法包括：在形成所述第一核心层和所述第一掩膜层之后，在所述第二掩膜材料层表面、所述第一核心层侧壁表面以及所述第一掩膜层侧壁和顶部表面形成第一侧墙材料层；刻蚀所述第一侧墙材料层，直至暴露出所述第一掩膜层的顶部表面及所述第二掩膜材料层表面。
可选的，形成所述第二开口后，还包括：在所述第二开口中形成隔离结构。
可选的，形成所述隔离结构的方法包括：在所述第二开口中填充隔离材料层，所述隔离材料层还覆盖所述衬底表面、所述鳍部结构的顶部和侧壁表面以及所述第一开口的底部和侧壁表面；刻蚀所述隔离材料层，直至暴露出所述鳍部结构顶部表面、所述第一开口的底部和侧壁表面以及所述衬底表面。
相应的，本发明实施例还提供一种半导体结构，其特征在于，包括：衬底，所述衬底包括若干CMOS区，所述CMOS区包括NMOS区和PMOS区；鳍部结构，所述鳍部结构位于所述NMOS区和所述PMOS区的所述衬底上；第一开口，所述第一开口位于相邻所述CMOS区之间；第二开口，所述第二开口位于相邻所述NMOS区和所述PMOS区之间，所述第二开口的深度小于所述第一开口的深度。
可选的，所述鳍部结构包括在所述衬底上交替叠加的牺牲层和纳米片层。
可选的，还包括：隔离结构，所述隔离结构位于所述第二开口内。
可选的，所述隔离结构的材料包括氮化硅、氮氧化硅或者碳氧化硅。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
形成第一侧墙后再去除第一掩膜层，从而达到第一核心层的顶部低于第一侧墙的顶部，即第一核心层相对于第一侧墙呈凹陷状，在以第一侧墙为掩膜刻蚀第一核心层、复合纳米片材料层以及衬底时，被第一核心层覆盖的部分刻蚀较慢，未被覆盖的部分刻蚀较快，从而形成深度低于第一开口的第二开口，减小了第二开口的深宽比，有利于提高后续在第二开口中形成的隔离结构的质量，减少隔离结构空洞等缺陷，提高半导体结构的性能。
附图说明
图1至图7是一实施例中半导体结构形成过程的结构示意图；
图8至图20是本发明一实施例中半导体结构形成方法各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前的叉形纳米片(Forksheet)器件的性能仍有待改善。现结合具体的实施例进行分析说明。
图1至图7是一实施例中半导体结构形成过程的结构示意图。
参考图1，提供衬底10，所述衬底10包括若干CMOS区11，所述CMOS区包括NMOS区12和PMOS区13；在所述衬底10上形成复合纳米片材料层20，所述复合纳米片材料层20包括若干牺牲材料层21，以及位于相邻牺牲材料层21之间的纳米片材料层22。
形成所述复合纳米片材料层20后，在所述NMOS区12和所述PMOS区13的所述复合纳米片材料层20上形成掩膜结构。
形成所述掩膜结构的方法包括自对准多重图形(SAMP)工艺，下面以自对准四重图形(SAQP)工艺为例进行说明。
参考图2，在所述复合纳米片材料层20上依次形成第一掩膜材料层31、第一核心材料层32、第二掩膜材料层33以及第二核心层34；在所述第二核心层34侧壁上形成第一侧墙35，所述第一侧墙35位于所述NMOS区12和所述PMOS区13之间的所述第二掩膜材料层33上。
参考图3，去除所述第二核心层34，以所述第一侧墙35为掩膜，依次刻蚀所述第二掩膜材料层33以及第一核心材料层32，得到第一核心层32’以及位于所述第一核心层32’顶部的第二掩膜层33’；去除所述第二侧墙35。
参考图4，去除所述第二掩膜层33’，在所述第一核心层32’侧壁上形成第二侧墙36，所述第二侧墙36位于所述NMOS区12和所述PMOS区13的所述第一掩膜材料层31上。
参考图5，去除所述第一核心层32’，以所述第二侧墙36为掩膜，刻蚀所述第一掩膜材料层31，得到掩膜结构40；去除所述第二侧墙36。
参考图6，以所述掩膜结构40为掩膜，刻蚀所述复合纳米片材料层20以及所述衬底10，在所述NMOS区12和所述PMOS区13的所述衬底10上形成鳍部结构50，在相邻所述CMOS区11之间形成第一开口51，在相邻所述NMOS区12和所述PMOS区13之间形成第二开口52，所述第二开口52的深度与所述第一开口51的深度接近。
所述鳍部结构50包括部分衬底10，以及位于所述衬底10上的复合纳米片结构60，所述复合纳米片结构60包括若干牺牲层61，以及位于相邻牺牲层61之间的纳米片62。
继续参考图6，在所述第二开口52内填充隔离材料层70，所述隔离材料层70还覆盖所述掩膜结构40、所述鳍部结构50以及所述衬底10三者表面。
参考图7，回刻蚀所述隔离材料层70，直至暴露出所述鳍部结构50的顶部表面以及所述衬底10的表面，形成隔离结构71。
采用上述方法形成半导体结构的过程中，一方面，由于相邻所述NMOS区12和所述PMOS区13之间的间距较小，即第二开口52的宽度D1较小，又因为以所述掩膜结构40为掩膜，刻蚀形成鳍部结构50时，形成的第二开口52和第一开口51的深度接近，所述第二开口52的具有较大的深度，导致第二开口52具有较高的深宽比。向具有较高深宽比的第二开口52中填充隔离材料层70时，容易出现空洞等缺陷，导致后续形成的隔离结构出现空洞、质量差等问题，从而对半导体结构的性能造成不利影响。
另一方面，在所述第二开口52内填充隔离材料层70时，所述隔离材料层70对所述鳍部结构50具有朝向第二开口52侧的应力，由于所述第二开口52深度较大，所述鳍部结构50容易受到应力的影响，导致所述鳍部结构50向所述第二开口52侧倾倒，造成所述鳍部结构50的图形精度较差，进而影响形成的半导体结构的性能。
为了解决上述问题，本发明实施例提供了一种半导体结构的形成方法，在第一核心层和第一掩膜层侧壁上形成第一侧墙后，再去除第一掩膜层，并且以第一侧墙为掩膜刻蚀形成鳍部结构的过程中，保留第一核心层，由于存在第一核心层，且第一核心层位于NMOS区与PMOS区之间的复合纳米片材料层上，在刻蚀复合纳米片材料层时，覆盖有第一核心层的复合纳米片材料层刻蚀速率较慢，未被覆盖的复合纳米片材料层刻蚀速率较快，从而可以形成比第一开口深度小的第二开口，减小了第二开口的深宽比，后续在第二开口中形成隔离结构时，可以得到质量好、无空洞等缺陷的隔离结构，从而提高了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图20是本发明一实施例中半导体结构形成方法各步骤对应的结构示意图。
参考图8，提供衬底100，所述衬底100包括若干CMOS区101，所述CMOS区101包括NMOS区102和PMOS区103。
所述衬底100为后续形成半导体结构提供工艺平台，所述CMOS区101用于后续形成CMOS器件。
所述衬底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，所述衬底100为硅衬底。
继续参考图8，在所述衬底100上形成复合纳米片材料层200。
本实施例中，所述复合纳米片材料层200包括若干牺牲材料层210，以及位于相邻所述牺牲材料层210之间的纳米片材料层220。
所述牺牲材料层210用于后续形成牺牲层，所述纳米片材料层220用于后续形成纳米片层。
本实施例中，所述牺牲材料层210的材料为硅锗；在其它实施例中，所述牺牲材料层210的材料还可以为锗。
本实施例中，所述纳米片材料层220的材料为硅。
所述牺牲材料层210的材料与所述纳米片材料层220的材料具有刻蚀选择比，后续在去除牺牲层的工艺中，可以减少对纳米片层的损伤，从而有利于提高半导体结构的性能。
形成所述复合纳米片材料层200的方法包括：在所述衬底100上依次交替形成所述牺牲材料层210和所述纳米片材料层220。
继续参考图8，在所述复合纳米片材料层200上形成第一核心材料层310。
所述第一核心材料层310用于后续形成第一核心层。
本实施例中，所述第一核心材料层310的材料为非晶硅；在其它实施例中，所述第一核心材料层310的材料还可以是氮化硅、氧化硅、非晶碳或者金属氧化物。
本实施例中，形成所述第一核心材料层310的方法为化学气相沉积法；在其它实施例中，还可以采用原子层沉积工艺形成所述第一核心材料层310。
继续参考图8，在形成所述第一核心材料层310之前，先在所述复合纳米片材料层200表面形成第二掩膜材料层420。
所述第二掩膜材料层420用于后续形成第二掩膜图形。
本实施例中，所述第二掩膜材料层420的材料为氮氧化硅；在其它实施例中，所述第二掩膜材料层420的材料还可以是氧化硅、碳氧化硅和硅的其中一种或种组合。
本实施例中，形成所述第二掩膜材料层420的方法为化学气相沉积法；在其它实施例中，还可以采用原子层沉积工艺形成所述第二掩膜材料层420。
继续参考图8，在所述第一核心材料层310上形成第一掩膜材料层410。
所述第一掩膜材料层410用于后续形成第一掩膜层。
本实施例中，所述第一掩膜材料层410的材料为氧化硅；在其它实施例中，所述第一掩膜材料层410的材料还可以是氮氧化硅、碳氧化硅和硅的其中一种或种组合。
本实施例中，所述第一掩膜材料层410的材料与所述第一核心材料层310的材料不同，且二者的刻蚀选择比大于3:1，以便后续去除第一掩膜层时不会对第一核心层造成刻蚀损伤，可以保证形成的第一核心层的形状良好。
本实施例中，所述第一掩膜材料层410的材料与所述第二掩膜材料层420的材料不同，且刻蚀选择比大于3:1，以便后续去除第一掩膜层时不会对所述第二掩膜材料层420造成刻蚀损伤。
本实施例中，形成所述第一掩膜材料层410的方法为化学气相沉积法；在其它实施例中，还可以采用原子层沉积工艺形成所述第一掩膜材料层410。
形成所述第一掩膜材料层410后，依次刻蚀所述第一掩膜材料层410和所述第一核心材料层310，在所述NMOS区102与所述PMOS区103之间的所述复合纳米片材料层200上形成第一核心层以及第一掩膜层，所述第一掩膜层位于所述第一核心层顶部表面。
具体形成所述第一核心层和所述第一掩膜层的方法可以SAMP工艺。
本实施例中，采用自对准四重图形工艺形成第一核心层以及第一掩膜层，具体参考图9至图11。
参考图9，在所述第一掩膜材料层410上形成第二核心层320。
本实施例，形成所述第二核心层320的方法包括：在所述第一掩膜材料层410上依次形成第二核心材料层(图未示)、旋涂碳层(图未示)、底部抗反射层(图未示)以及图形化的光刻胶层，所述图形化的光刻胶层定义待形成的第二核心层的位置和尺寸；以所述图形化的光刻胶层为掩膜，依次刻蚀所述底部抗反射层、所述旋涂碳层以及所述第二核心材料层，形成所述第二核心层320；去除所述图形化的光刻胶层、所述底部抗反射层和所述旋涂碳层。
本实施例中，所述第二核心层320的材料为非晶硅；在其它实施例中，所述第二核心层320的材料还可以是氮化硅、氧化硅、非晶碳或者金属氧化物。
本实施例中，所述第二核心层320和所述第一掩膜材料层410的材料不同，且刻蚀选择比大于3:1，以便在后续去除第二核心层的过程中避免对所述第一掩膜材料层410造成损伤。
本实施例中，形成所述第二核心材料层的方法为化学气相沉积法；在其它实施例中，还可以采用原子层沉积工艺形成所述第二核心材料层。
继续参考图9，在所述第二核心层320侧壁上形成第二侧墙302，所述第二侧墙302位于相邻所述NMOS区102和所述PMOS区103之间的所述第一掩膜材料层410上。
所述第二侧墙302用于定义后续待形成的第一核心层和第一掩膜层的位置和尺寸。
本实施例中，形成所述第二侧墙302的方法包括：在所述第一掩膜材料层410表面、所述第二核心层320侧壁和顶部表面形成第二侧墙材料层(图未示)；回刻蚀所述第二侧墙材料层，直至露出所述第一掩膜材料层410表面和所述第二核心层320的顶部表面。
本实施例中，所述第二侧墙材料层的材料为氮化硅；在其它实施例中，所述第二侧墙材料层的材料还可以是非晶碳、氧化硅、硅或者金属氧化物。
所述第二侧墙材料层与所述第二核心层320的材料不同，且刻蚀选择比大于3:1，以避免回刻第二侧墙材料层时对所述第二核心层320造成损伤。
所述第二侧墙材料层与所述第一掩膜材料层410的材料不同，且刻蚀选择比大于3:1，以避免回刻第二侧墙材料层时对第一掩膜材料层410造成损伤。
本实施例中，采用原子层沉积工艺形成所述第二侧墙材料层，使得最终形成的第二侧墙302的均匀性更好，表面更光滑；在其它实施例中，还可以采用化学气相沉积法形成所述第二侧墙材料层。
参考图10，去除所述第二核心层320。
本实施例中，去除所述第二核心层320的方法为干法刻蚀；在其它实施例中，还可以采用湿法刻蚀去除所述第二核心层320。
参考图11，以所述第二侧墙302为掩膜依次刻蚀所述第一掩膜材料层410以及第一核心材料层310，形成第一核心层311以及位于所述第一核心层311顶部表面的第一掩膜层411。
本实施例中，具体步骤包括：以所述第二侧墙302为掩膜，刻蚀所述第一掩膜材料层410，形成第一掩膜层411；去除所述第二侧墙302；以所述第一掩膜层411为掩膜，刻蚀所述第一核心材料层310，形成第一核心层311。
本实施例中，刻蚀所述第一掩膜材料层410的方法为干法刻蚀。
本实施例中，刻蚀所述第一核心材料层310的方法为干法刻蚀。
在另一实施例中，还可以采用自对准双重图形工艺形成所述第一掩膜层411和所述第一核心层311，具体步骤包括：在所述第一掩膜材料层410上形成图形化的光刻胶层(图未示)，所述图形化的光刻胶层定义待形成的第一掩膜层和第一核心层的位置和尺寸，所述图形化的光刻胶层覆盖相邻所述NMOS区102和所述PMOS区103之间的所述第一掩膜材料层410；以所述图形化的光刻胶层为掩膜，依次刻蚀所述第一掩膜材料层410和所述第一核心材料层310，形成所述第一核心层311以及位于所述第一核心层311顶部表面的第一掩膜层411；去除所述图形化的光刻胶层。
参考图12，形成所述第一掩膜层411和所述第一核心层311后，在所述第一核心层311和所述第一掩膜层411侧壁上形成第一侧墙301。
本实施例中，所述第一侧墙301位于所述NMOS区102和所述PMOS区103的所述第二掩膜材料层420上，所述第一侧墙301用于定义后续待形成的鳍部结构的位置和尺寸。
具体形成第一侧墙301的步骤包括：在所述第二掩膜材料层420表面、所述第一核心层311侧壁表面以及所述第一掩膜层411侧壁和顶部表面形成第一侧墙材料层(图未示)；刻蚀所述第一侧墙材料层，直至露出所述第一掩膜层411的顶部表面以及所述第二掩膜材料层420的表面，在所述第一核心层311和所述第一掩膜层411的侧壁表面形成第一侧墙301。
本实施例中，所述第一侧墙材料层的材料为氮化硅；在其它实施例中，所述第一侧墙材料层的材料还可以是非晶碳、氧化硅、硅或者金属氧化物。
所述第一侧墙材料层的材料与所述第一掩膜层411的材料不同，且刻蚀选择比大于3:1，在后续去除第一掩膜层411时可以避免刻蚀工艺对所述形成的第一侧墙造成损伤，保证形成的第一侧墙的形状良好，后续以第一侧墙为掩膜刻蚀形成鳍部结构时，可以保证形成的鳍部结构的图形精度。
所述第一侧墙材料层的材料与所述第一核心层311的材料以及与所述第二掩膜材料层420的材料不同，且刻蚀选择比均大于3:1，后续以第一侧墙301为掩膜刻蚀所述第一核心层311和第二掩膜材料层420时，所述第一侧墙301不会被刻蚀，从而能形成所需要的第二掩膜图形。
本实施例中，采用原子层沉积工艺形成所述第一侧墙材料层，使得最终形成的第一侧墙301的均匀性更好，表面更光滑；在其它实施例中，还可以采用化学气相沉积法形成所述第一侧墙材料层。
本实施例中，刻蚀所述第一侧墙材料层的方法为干法刻蚀。
参考图13，去除所述第一掩膜层411。
本实施例中，去除所述第一掩膜层411的方法为干法刻蚀；在其它实施例中，去除所述第一掩膜层411的方法还可以是湿法刻蚀。
刻蚀所述第一掩膜层411的气氛包括CxFy、CxHyFz、CxHy、H2、Cl2、HBr、Ar、O2和SO2中的一种或多种组合，其中，x、y、z为大于等于1的自然数。
需要说明的是，CxFy、CxHyFz、CxHy中的x、y、z的数值并不一定相同，例如，可以选用CF4、CHF3、C2H2的混合气体作为刻蚀气体。
本实施例中，由于第一掩膜层411的材料与所述第一核心层311、所述第一侧墙301以及所述第二掩膜材料层420的材料的刻蚀选择比均大于3:1，因此在去除所述第一掩膜层411时，不会造成所述第一核心层311、所述第一侧墙3011以及所述第二掩膜材料层420的损伤，从而可以保证后续形成的半导体结构的图形精度，提高半导体结构的性能。
参考图14，以所述第一侧墙301为掩膜，刻蚀所述第一核心层311以及所述第二掩膜材料层420，在所述CMOS区101形成第二掩膜图形421，所述第二掩膜图形421内具有位于所述NMOS区102与所述PMOS区103之间的掩膜开口401，所述掩膜开口401的深度h1小于第二掩膜图形的高度h2。
形成所述第二掩膜图形421后，去除所述第一侧墙301。
本实施例中，在形成第一侧墙301前，先保留第一掩膜层411，形成第一侧墙301后，再去除第一掩膜层411，从而造成第一侧墙301和第一核心层311的高度差，第一侧墙301和第一核心层311共同构成“凹”字形，此过程中利用了自对准多重图形工艺中原本就需要形成的第一掩膜层，不需要增加额外的工艺，减少了工艺步骤，提高生产效率，节约生产成本；又由于所述第一侧墙301、所述第一核心层311以及所述第二掩膜材料层420之间互相具有刻蚀选择比，因此在以第一侧墙301为掩膜刻蚀所述第一核心层311以及所述第二掩膜材料层420时，被第一核心层311覆盖的第二掩膜材料层420被刻蚀去除的少，被第一侧墙301覆盖的第二掩膜材料层420未被刻蚀，未被覆盖的第二掩膜材料层420被完全刻蚀去除，从而形成“凹”字形的第二掩膜图形421。
后续以第二掩膜图形421为掩膜刻蚀所述复合纳米片材料层200时，所述掩膜开口401所在的位置，即所述NMOS区102和所述PMOS区103之间的所述复合纳米片材料层200被刻蚀的较少，从而形成深宽比较小的第二开口，有利于提高在第二开口中填充形成的隔离结构的质量，从而提高半导体结构的性能。
参考图15，以所述第二掩膜图形421为掩膜，刻蚀所述复合纳米片材料层200和所述衬底100，分别在NMOS区102和PMOS区103的所述衬底100上形成鳍部结构500，在相邻所述CMOS区101之间形成第一开口510，在相邻所述NMOS区102和所述PMOS区103之间形成第二开口520，所述第二开口520的深度小于所述第一开口510的深度。
本实施例中，所述鳍部结构500包括位于所述NMOS区102和所述PMOS区103的部分所述衬底100以及位于所述衬底100上的复合纳米片结构，所述复合纳米片结构包括交替叠加的牺牲层211和纳米片层221。
刻蚀所述复合纳米片材料层200和衬底100的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
在本实施例中，刻蚀所述复合纳米片材料层200和衬底100的工艺为干法刻蚀工艺，所述干法刻蚀工艺采用的气体包括SF6、NF3、CxFy、CxHyFz、CxHy、H2、Cl2、HBr、Ar、O2和SO2中的一种或者多种的组合。
在本实施例中，在刻蚀所述复合纳米片材料层200和衬底100的刻蚀工艺中，对所述复合纳米片材料层200的材料以及第二掩膜图形421的刻蚀选择比大于3:1。
本实施例中，在形成所述鳍部结构500后，去除所述第二掩膜图形421。
本实施例中，由于所述第二掩膜图形421具有掩膜开口401，且所述掩膜开口401的深度h1小于所述第二掩膜图形421的高度h2，在以第二掩膜图形421为掩膜刻蚀所述复合纳米片材料层200时，所述掩膜开口401所在的位置，即相邻所述NMOS区102和所述PMOS区103之间的所述复合纳米片材料层200刻蚀速率较慢，未被覆盖的所述复合纳米片材料层200的刻蚀速率较快，从而形成第一开口510和第二开口520后，在垂直于所述衬底100表面的方向上，所述第二开口520的深度H1小于第一开口510的深度H2，减小了所述第二开口520的深宽比，后续在所述第二开口520中形成隔离结构时，可以减少空洞等缺陷，提高隔离结构的质量，增强隔离结构的隔离效果，从而提高半导体结构的性能；并且，可以减小隔离结构对所述鳍部结构500产生的应力，从而避免鳍部结构500向所述第二开口侧发生倾斜和变形，提高所述鳍部结构500的图形精度，从而有利于提高半导体结构的性能。
形成所述鳍部结构500后，去除所述第二掩膜图形421。
形成所述第二开口520后，在所述第二开口520内形成隔离结构。
具体形成所述隔离结构的步骤包括：
参考图16，在所述第二开口520内填充隔离材料层530，所述隔离材料层530还覆盖所述衬底100表面、所述鳍部结构500的侧壁和顶部表面以及所述第一开口510的底部和侧壁表面。
本实施例中，所述隔离材料层530的材料为氮化硅；在其它实施例中，所述隔离材料层530的材料还可以是氮氧化硅或者碳氧化硅。
本实施例中，所述隔离材料层530的方法为原子层沉积工艺；在其它实施例中，还可以采用化学气相沉积法形成所述隔离材料层530。
参考图17，刻蚀所述隔离材料层530，直至暴露出所述鳍部结构500的顶部表面、所述第一开口510的底部和侧壁表面以及所述衬底100表面，在所述第二开口520中形成隔离结构531。
本实施例中，刻蚀所述隔离材料层530的方法为干法刻蚀；在其它实施例中，还可以采用湿法刻蚀所述隔离材料层530。
参考图18，形成隔离结构531后，在所述隔离结构531和所述鳍部结构500表面及所述第一开口510内形成初始介质层600，所述初始介质层600顶部表面高于所述鳍部结构500顶部表面；在所述鳍部结构500的延伸方向上，去除部分牺牲层211及部分初始介质层600，形成栅极开口610，所述栅极开口610暴露出所述纳米片层221的表面以及所述隔离结构531的侧壁面。
本实施例中，由于所述初始介质层600在形成所述隔离结构531之后形成，可以减少形成初始介质层600的工艺对所述鳍部结构500的影响，减少对鳍部结构500的损耗，从而提高所述第二开口520的图形精度，确保第二开口520的关键尺寸，有利于隔离材料层530填充满所述第二开口520，避免造成所述隔离结构531顶部相对于所述鳍部结构500顶部凹陷的缺陷，从而进一步提高半导体结构的性能。
本实施例中，形成所述栅极开口610的方法包括：在所述初始介质层600表面形成栅极开口掩膜层(图未示)，所述栅极开口掩膜层具有栅极开口图形(图未示)，所述栅极开口图形暴露出部分所述初始介质层600的表面；以所述栅极开口掩膜层为掩膜，刻蚀所述初始介质层600以及所述牺牲层211，直至去除所述栅极开口图形下的所述初始介质层600和所述牺牲层211。
形成所述栅极开口610后，去除所述栅极开口掩膜层。
参考图19，在所述栅极开口610内形成环绕所述纳米片层221的栅极结构620。
本实施例中，所述栅极结构620包括：位于所述纳米片层221表面的栅介质层(图未示)、位于所述栅介质层表面的功函数层(图未示)、以及位于所述功函数层表面的栅电极层(图未示)。
参考图20，形成所述栅极结构620后，去除所述鳍部结构500表面以及所述隔离结构531表面的初始介质层600，在所述衬底100表面形成介质层601；形成所述介质层601后，去除剩余所述牺牲层211。
相应的，本发明实施例还提供了一种采用上述方法形成的半导体结构。
参考图15，所述半导体结构包括：衬底100，所述衬底包括若干CMOS区101，所述CMOS区包括NMOS区102和PMOS区103；鳍部结构500，所述鳍部结构500位于所述NMOS区102和所述PMOS区103的所述衬底100上；第一开口510，所述第一开口510位于相邻所述CMOS区101之间；第二开口520，所述第二开口520位于相邻所述NMOS区102和所述PMOS区103之间，所述第二开口520的深度小于所述第一开口510的深度。
本实施例中，所述鳍部结构500包括部分衬底100，以及位于所述衬底100上的复合纳米片结构，所述复合纳米片结构包括若干交替叠加的牺牲层211和纳米片层221。
本实施例中，所述牺牲层211的材料为硅锗；在其它实施例中，所述牺牲层211的材料为锗。
本实施例中，所述纳米片层221的材料为硅。
本实施例中，所述第二开口520的深度小于所述第一开口510的深度，减小了所述第二开口520的深宽比，有利于提高后续在所述第二开口520中形成的隔离结构的质量，减少隔离结构空洞等缺陷，从而提高半导体结构的性能。
参考图17，所述半导体结构还包括隔离结构531，所述隔离结构531位于所述第二开口520内。
本实施例中，所述隔离结构531的材料为氮化硅；在其它实施例中，所述隔离结构531的材料还可以是氮氧化硅或者碳氧化硅。
所述隔离结构531用于隔离相邻所述NMOS区102和所述PMOS区103，从而可以缩小半导体器件中NMOS区和PMOS区的间距，有利于半导体结构的进一步微缩。
参考图20，所述半导体结构还包括：介质层601，位于所述衬底100表面以及所述鳍部结构500中的所述衬底100的侧壁面。
所述半导体结构还包括：栅极结构620，所述栅极结构620位于所述纳米片层221表面且环绕所述纳米片层221。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，所述形成方法包括：
提供衬底，所述衬底包括若干CMOS区，所述CMOS区包括NMOS区和PMOS区；
在所述衬底上形成复合纳米片材料层，所述复合纳米片材料层包括依次交替形成于所述衬底上的牺牲材料层和纳米片材料层；
在所述复合纳米片材料层上形成第一核心材料层；
在所述第一核心材料层上形成第一掩膜材料层；
刻蚀所述第一掩膜材料层和所述第一核心材料层，在所述NMOS区与所述PMOS区之间的复合纳米片材料层上形成第一核心层以及第一掩膜层；
在所述第一核心层和所述第一掩膜层的侧壁上形成第一侧墙；
去除所述第一掩膜层；
以所述第一侧墙为掩膜，刻蚀所述第一核心层、所述复合纳米片材料层以及所述衬底，分别在NMOS区和PMOS区的所述衬底上形成鳍部结构，在相邻所述CMOS区之间形成第一开口，在相邻所述NMOS区和所述PMOS区之间形成第二开口，所述第二开口的深度小于所述第一开口的深度。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述复合纳米片材料层上形成第一核心材料层之前，还包括：在所述复合纳米片材料层上形成第二掩膜材料层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，以所述第一侧墙为掩膜，刻蚀所述第一核心层、所述复合纳米片材料层以及所述衬底的方法包括：
以所述第一侧墙为掩膜，刻蚀所述第一核心层和所述第二掩膜材料层，在所述CMOS区形成第二掩膜图形，所述第二掩膜图形内具有位于所述NMOS区与所述PMOS区之间的掩膜开口，所述掩膜开口的深度小于第二掩膜图形的厚度；
去除所述第一侧墙；
以所述第二掩膜图形为掩膜，刻蚀所述复合纳米片材料层和所述衬底，直至形成所述第一开口和所述第二开口。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一核心层以及所述第一掩膜层的方法包括：
在所述第一掩膜材料层上形成第二核心层；
在所述第二核心层侧壁上形成第二侧墙，所述第二侧墙位于相邻所述NMOS区和所述PMOS区之间的所述第一掩膜材料层上；
去除所述第二核心层；
以所述第二侧墙为掩膜，刻蚀所述第一掩膜材料层和所述第一核心材料层，形成所述第一核心层以及位于所述第一核心层顶部表面的第一掩膜层；
去除所述第二侧墙。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的材料与所述第一侧墙的材料的刻蚀选择比大于3:1；所述第一掩膜层的材料与所述第一核心层的材料的刻蚀选择比大于3:1；所述第一掩膜层的材料与所述第二掩膜材料层的材料的刻蚀选择比大于3:1。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一核心层的材料包括非晶硅、氮化硅、氧化硅、非晶碳或者金属氧化物。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的材料包括氧化硅、氮氧化硅、碳氧化硅和硅的其中一种或多种组合。
8.如权利要求5所述的半导体结构的形成方法，其特征在于，第一侧墙的材料包括非晶碳、氧化硅、氮化硅、硅或者金属氧化物。
9.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一核心层的材料与所述第一侧墙的材料的刻蚀选择比大于3:1；所述第一核心层的材料与所述第二掩膜材料层的材料的刻蚀选择比大于3:1；所述第一侧墙的材料与所述第二掩膜材料层的材料的刻蚀选择比大于3:1。
10.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙的方法包括：
在形成所述第一核心层和所述第一掩膜层之后，在所述第二掩膜材料层表面、所述第一核心层侧壁表面以及所述第一掩膜层侧壁和顶部表面形成第一侧墙材料层；
刻蚀所述第一侧墙材料层，直至暴露出所述第一掩膜层的顶部表面以及所述第二掩膜材料层表面。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二开口后，还包括：在所述第二开口中形成隔离结构。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述隔离结构的方法包括：
在所述第二开口中填充隔离材料层，所述隔离材料层还覆盖所述衬底表面、所述鳍部结构的顶部和侧壁表面以及所述第一开口的底部和侧壁表面；
刻蚀所述隔离材料层，直至暴露出所述鳍部结构顶部表面、所述第一开口的底部和侧壁表面以及所述衬底表面。
13.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括若干CMOS区，所述CMOS区包括NMOS区和PMOS区；
鳍部结构，所述鳍部结构位于所述NMOS区和所述PMOS区的所述衬底上；
第一开口，所述第一开口位于相邻所述CMOS区之间；
第二开口，所述第二开口位于相邻所述NMOS区和所述PMOS区之间，所述第二开口的深度小于所述第一开口的深度。
14.如权利要求13所述的半导体结构，其特征在于，所述鳍部结构包括在所述衬底上交替叠加的牺牲层和纳米片层。
15.如权利要求13所述的半导体结构，其特征在于，还包括：隔离结构，所述隔离结构位于所述第二开口内。
16.如权利要求15所述的半导体结构，其特征在于，所述隔离结构的材料包括氮化硅、氮氧化硅或者碳氧化硅。
CN202010415015.XA 2020-05-15 2020-05-15 半导体结构及其形成方法 Active CN113675141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010415015.XA CN113675141B (zh) 2020-05-15 2020-05-15 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010415015.XA CN113675141B (zh) 2020-05-15 2020-05-15 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113675141A true CN113675141A (zh) 2021-11-19
CN113675141B CN113675141B (zh) 2024-01-26

Family

ID=78537826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010415015.XA Active CN113675141B (zh) 2020-05-15 2020-05-15 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113675141B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203636A (zh) * 2022-02-21 2022-03-18 广州粤芯半导体技术有限公司 半导体器件的形成方法
EP4199113A1 (en) * 2021-12-20 2023-06-21 IMEC vzw A method for forming a semiconductor device structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261991A (zh) * 2007-03-06 2008-09-10 台湾积体电路制造股份有限公司 半导体结构与芯片
CN106847812A (zh) * 2015-10-15 2017-06-13 三星电子株式会社 集成电路器件
CN110349906A (zh) * 2018-04-03 2019-10-18 长鑫存储技术有限公司 一种自对准沟槽的形成方法
US20200144421A1 (en) * 2018-11-01 2020-05-07 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261991A (zh) * 2007-03-06 2008-09-10 台湾积体电路制造股份有限公司 半导体结构与芯片
CN106847812A (zh) * 2015-10-15 2017-06-13 三星电子株式会社 集成电路器件
CN110349906A (zh) * 2018-04-03 2019-10-18 长鑫存储技术有限公司 一种自对准沟槽的形成方法
US20200144421A1 (en) * 2018-11-01 2020-05-07 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4199113A1 (en) * 2021-12-20 2023-06-21 IMEC vzw A method for forming a semiconductor device structure
CN114203636A (zh) * 2022-02-21 2022-03-18 广州粤芯半导体技术有限公司 半导体器件的形成方法
CN114203636B (zh) * 2022-02-21 2022-05-10 广州粤芯半导体技术有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN113675141B (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
US11758736B2 (en) Ferroelectric random access memory devices and methods
KR100640640B1 (ko) 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
KR101262471B1 (ko) 반도체 구조체 내에 격리된 활성 영역, 트렌치, 및 전도성 라인을 형성하기 위한 방법
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
CN111128860B (zh) 集成电路结构的形成方法
CN110690285B (zh) 半导体结构及其形成方法
US11024715B2 (en) FinFET gate cut after dummy gate removal
CN107785315B (zh) 半导体结构的形成方法
US10177037B2 (en) Methods of forming a CT pillar between gate structures in a semiconductor
CN113675141B (zh) 半导体结构及其形成方法
CN111508897A (zh) 半导体器件及其形成方法
EP3288085A1 (en) Semiconductor structure and fabrication method thereof
CN113675089A (zh) 半导体结构及半导体结构的形成方法
US11145760B2 (en) Structure having improved fin critical dimension control
CN114188277A (zh) 一种半导体结构及其形成方法
TWI518792B (zh) 半導體製程
CN113937164B (zh) 半导体结构的形成方法
CN203038895U (zh) 一种半导体结构
CN115881728A (zh) 半导体结构及其形成方法
CN113838753A (zh) 半导体结构的形成方法
CN107785259B (zh) 一种半导体器件及制备方法、电子装置
CN116053275A (zh) 半导体结构及其形成方法
CN117153787A (zh) 半导体结构的形成方法
CN115692461A (zh) 半导体结构及其形成方法
CN112768408A (zh) 鳍式场效应晶体管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant