CN113632199A - 通过湿化学法选择性去除Si3N4 - Google Patents

通过湿化学法选择性去除Si3N4 Download PDF

Info

Publication number
CN113632199A
CN113632199A CN202080015854.0A CN202080015854A CN113632199A CN 113632199 A CN113632199 A CN 113632199A CN 202080015854 A CN202080015854 A CN 202080015854A CN 113632199 A CN113632199 A CN 113632199A
Authority
CN
China
Prior art keywords
byproduct
etchant
precipitate
semiconductor device
precipitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080015854.0A
Other languages
English (en)
Inventor
李卫民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Integrated Circuit Materials Research Institute Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN113632199A publication Critical patent/CN113632199A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D21/00—Separation of suspended solid particles from liquids by sedimentation
    • B01D21/0012—Settling tanks making use of filters, e.g. by floating layers of particulate material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D21/00—Separation of suspended solid particles from liquids by sedimentation
    • B01D21/01—Separation of suspended solid particles from liquids by sedimentation using flocculating agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

公开了一种用于处理衬底的系统和一种用于处理衬底的方法。用于处理基板的系统包括被配置为接收基板的处理室，其中基板暴露于处理室中的蚀刻剂以移除基板的一部分并产生对基板的通路。蚀刻液中的副产物；副产物去除部，用于将副产物转化为沉淀物并去除沉淀物，从而去除副产物。去除副产物后，蚀刻溶液循环回到处理室。

Description

通过湿化学法选择性去除Si3N4
相关专利申请
本申请是PCT/US2020/019097的国家阶段申请，PCT/US2020/019097是2020年2月20日提交，它要求优先权并受益于美国临时申请号62/808,646，于2019年2月20日提交，其全部内容通过引用并入本文。
技术领域
本公开总体上涉及半导体设计和制造。具体地，本发明涉及从集成电路器件去除介电层的方法。
技术背景
集成电路是信息产业的基础。5G、人工智能、物联网、自动驾驶等技术的发展和应用，都依赖于处理器、存储器等集成电路。对更高性能和更低成本集成电路的追求导致了更高集成密度的集成电路。这对湿蚀刻设备等各种半导体制造设备提出了挑战。
在集成电路(IC)器件的制造过程中，通常使用介电层来辅助制造过程。在辅助制造过程之后，必须去除氮化硅层。
从对氧化硅有选择性的IC器件中去除氮化硅层的几种工艺是已知的，即去除氮化硅而不明显侵蚀氧化硅。在一个去除工艺中，将包含氮化硅层的衬底浸入高温(100℃)水中。其他去除过程使用磷酸(H3PO4)。在低温下，磷酸不能显着蚀刻氮化硅，因为它不能明显地侵蚀氮化硅。更高的温度不仅会加速氮化硅的蚀刻速率，还会加速氧化硅的腐蚀。结果，难以使用磷酸蚀刻氮化硅结构。
鉴于上述情况，需要一种有效或成本有效的选择性去除氮化硅的方法。
发明概括
根据第一方面，一种用于从半导体器件结构去除介电材料的方法可以包括处理室和副产物去除部分。处理室可以被配置为接收半导体器件结构。半导体器件结构可以暴露于处理室中的蚀刻剂以去除结构的一部分并产生进入蚀刻剂的副产物。副产物去除部分可以被配置为将副产物转化为沉淀物并去除沉淀物，从而连续去除副产物。
在某些方面，副产物去除部分包括沉淀加速器供应部分。
在某些方面，沉淀加速器供应部分包括过滤器，其被配置为去除沉淀物。
在某些方面，副产物去除段还包括设置在过滤器上游侧的沉淀室。降水加速器供应部分被配置为向降水室供应降水加速器。
在某些方面，该系统包括蚀刻剂处理部分。蚀刻剂处理部被配置为制备蚀刻剂。
在某些方面，蚀刻剂处理部分被配置为储存蚀刻剂。
在某些方面，蚀刻剂处理部分包括用于供应化学试剂的化学试剂供应部分。
在某些方面，蚀刻剂处理部分包括用于混合和储存化学试剂的腔。
在某些方面，例如，过滤器的直径不超过约0.22微米。
根据第二方面，一种从半导体器件结构去除介电材料的方法包括将蚀刻剂引入处理室以去除半导体器件结构的一部分并产生副产物的步骤；将副产物转化为沉淀物；去除沉淀，从而连续去除副产物。
在某些方面，将副产物转化为沉淀物包括向蚀刻剂供应沉淀加速剂的步骤。
在某些方面，去除沉淀物包括滤出沉淀物。
在某些方面，蚀刻剂包括含磷酸的溶液。
在某些方面，衬底的一部分包括氮化硅。
在某些方面，副产物包括硅酸。
在某些方面，沉淀促进剂包括以下一种或多种：氟化氢、水、氨基酸、胺或含Ca或Mg的无机盐等。
在某些方面，沉淀促进剂导致副产物在沉淀促进剂上沉淀。沉淀促进剂包括以下一种或多种：分子筛、硅酸盐粉末、石英或硅氧烷。
在某些方面，本发明包括实时监测副产物浓度。
在某些方面，沉淀促进剂按比例引入。
在某些方面，沉淀促进剂的引入量不是按比例引入的。
在某些方面，沉淀促进剂引起副产物温度的变化，或更高或更低。
根据第三方面，一种用于从半导体器件结构去除介电材料的方法包括将半导体器件结构暴露于对介电材料(例如氮化硅)表现出正蚀刻选择性的溶液中的步骤；以化学方式从半导体器件结构中去除介电材料，使得溶液对氧化硅表现出负蚀刻选择性。
在某些方面，该方法还包括将氮化硅转化为副产物。
在某些方面，该方法还包括将副产物转化为沉淀物。
在某些方面，该方法还包括从溶液中去除沉淀物。
在某些方面，该方法还包括实时监测溶液的组成。
附图说明
参考以下说明书和附图可以容易地理解本发明的这些和其他优点，其中：
图1表示出了根据本公开实施例的用于处理基板的系统；
图2为本发明一实施例的待处理基板的剖面示意图。
图3表示出了根据本公开的实施例的用于处理基板的系统；
图4表示出了根据本发明实施例的副产物去除部分；
图5表示出了根据本公开的实施例的用于处理基板的系统；
图6A表示出了根据本发明的一个实施例的蚀刻剂处理部分和与第一循环管线的连接方式；
图6B表示出了根据本发明另一实施例的蚀刻剂处理部分和与第一循环管线的连接方式；
图6C为本发明又一实施例的蚀刻液处理段及与第一循环管线的连接方式示意图。
图7表示出了根据本公开的实施例的用于处理基板的系统；和
图8表示出了根据本公开实施例的用于处理基板的方法的流程图。
详细说明
以下可以参照附图描述本公开的优选实施例。在以下描述中，不详细描述众所周知的功能或构造，因为它们可能以不必要的细节混淆本公开。对于本公开，以下术语和定义应适用。
在整个说明书中对“一个实施例”或“一实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在要求保护的主题的至少一个实施例中。因此，本说明书各处出现的短语“在一个实施例中”或“一个实施例”不一定都指代相同的实施例。此外，特定特征、结构或特性可以在一个或多个实施例中组合。
下面描述的工艺步骤可能不形成用于制造IC器件的完整工艺流程。仅公开了理解本发明所必需的工艺步骤。
湿蚀刻技术是半导体制造技术的关键技术之一。基板蚀刻时，为了精确控制蚀刻速率，获得对特定材料的蚀刻选择性，除了满足温度等反应工艺条件外，通常还需要保持蚀刻液中各种成分的含量或浓度或蚀刻液在误差范围内。例如，一方面，随着蚀刻反应的进行，蚀刻液中的活性成分会逐渐消耗。因此，需要实时监测蚀刻液的成分，及时补充消耗的有效成分。另一方面，蚀刻反应会产生各种蚀刻副产物。如果不能及时去除这些副产物，这些副产物会对蚀刻工艺产生潜在的不利影响。遗憾的是，目前湿法刻蚀设备的设计工作主要集中在前者，后者没有得到足够的重视。这导致相关蚀刻设备普遍缺乏去除蚀刻副产物的能力。然而，随着集成电路的集成度和复杂度不断提高，缺乏这种能力不仅会降低蚀刻液的回收率，而且很难形成非常精细的半导体器件结构。
特别地是，当前的NAND存储器通常构造有3D结构。形成3D结构的关键步骤包括：在诸如硅的半导体衬底上形成由交替堆叠的氮化硅层和二氧化硅层组成的叠层。通过干蚀刻技术形成穿过叠层以到达衬底的沟槽。3D NAND的结构与以下的美国专利有关系。专利申请系列号：16/517,600，于2019年7月21日提交，要求优先权并受益于PCT申请号：PCT/US18/14408，于2018年1月19日提交，要求优先权并受益于美国临时申请No.62/448,677，于2017年1月20日提交。3D铁电氧化物存储器件的构造。专利申请系列号：16/517,598，它要求PCT申请号的优先权并从中受益。PCT/US18/14416，于2018年1月19日提交，要求美国临时申请号：62/448,677，于2017年1月20日提交。上述申请与本申请共同拥有，并通过引用整体并入本文。
通过以磷酸为主要蚀刻剂的蚀刻液选择性去除氮化硅材料层，具体地，将堆叠体中的氮化硅层通过堆叠体中形成的沟槽和硅从而去除氮化物。对于3D NAND存储器，增加存储密度的主要方法是增加3D结构的层数，即氮化硅层数和二氧化硅层数。然而，增加氮化硅层和二氧化硅层的数量不仅意味着要去除的氮化硅量增加，而且还意味着增加纵横比导致的蚀刻深度增加。在这种情况下，蚀刻副产物的影响不容忽视。用磷酸溶液蚀刻氮化硅形成的主要蚀刻副产物是硅酸，它以原硅酸(Si(OH)4)和磷酸溶液的形式存在。发明人在实践中发现，随着3D结构的层数增加，进入(例如，溶解)磷酸溶液中的原硅酸更可能在蚀刻过程中聚合并最终沉淀超过其溶解度极限。这种现象会阻止进一步的氮化硅蚀刻，甚至会导致结构表面出现颗粒污染，从而难以形成所需的高深宽比结构。目前，相关技术的蚀刻设备无法解决或缓解上述问题。
下面将参照附图描述本公开的实施例。
图1示出了根据本公开的实施例的用于处理衬底的系统1。如图所示。参照图1，用于处理衬底的系统1包括处理室10和副产物去除部分20。处理室10被配置为接收衬底100，其中衬底100暴露于蚀刻剂以去除一部分副产物。基板100并产生进入(例如，溶解等)蚀刻剂中的副产物。副产物去除部20用于将产生的副产物转化为沉淀物并去除沉淀物，从而去除副产物。
通过上述系统，可以在蚀刻过程中及时去除或减少蚀刻液中具有潜在不利影响的蚀刻副产物，从而保证蚀刻过程能够良好进行。如上所述，这对于在3D NAND存储器制造过程中选择性去除氮化硅尤为重要。根据本公开的实施例，蚀刻剂可以包括磷酸溶液。衬底100的去除部分包括氮化硅。
图2示出了根据本公开的实施例的待处理的基板100的截面图。基板100特别适用于制造3D NAND存储器。如图所示。参照图2，衬底100可以包括衬底101(例如，硅衬底)和衬底101上的堆叠102。堆叠102包括交替堆叠在衬底101上的二氧化硅层1021和氮化硅层1022。衬底100还包括延伸穿过叠层102的孔103。在蚀刻工艺期间，衬底100设置在处理室10中并且暴露于进入孔103的蚀刻剂或蚀刻溶液中，从而去除每个氮化硅层1022在堆栈102中。
图3图示了根据本公开的实施例的用于处理基板的系统。如图3所示，处理室10和副产物去除部20设置在第一循环管线50中，用于在第一循环方向A上循环蚀刻溶液。第一循环管线50包括第一管线51和第二管线52。第一管线51可以被配置为将蚀刻溶液从处理室10引导至副产物去除部分20，并且第二管线52被配置为将蚀刻剂从副产物去除部分传送回处理室1020.通过该系统配置，蚀刻剂可以在处理室10和副产物去除部20之间循环，从而可以循环利用，这增加了处理能力和材料利用率。此外，如图所示。如图3所示，新的循环回路50中根据实际需要设置泵P和阀V来控制蚀刻液的流量和流速。应当理解，第一循环管路50中还可以设置其他附加装置(未示出)，例如加热气体、各种传感器、压力表等，本发明实施例对此不作限定。
图4示出了根据本发明实施例的副产物去除部分。如图4所示，副产物去除部20包括沉淀促进剂供给部21和过滤器22。沉淀促进剂供给部21被构造成供给过滤器22的上游侧，例如在第一循环方向A上，沉淀加速器，用于将蚀刻副产物转化为沉淀。过滤器22被配置为去除产生的沉淀物。
在蚀刻剂为磷酸溶液，待蚀刻材料层为氮化硅层的情况下，如上所述，容易形成沉淀的蚀刻副产物为硅酸，其存在于原硅酸在磷酸溶液中的形式。视情况而定，沉淀促进剂可包括以下中的至少一种：氟化氢、H2O、氨基酸、胺、含Ca、Mg的无机盐等。例如，当沉淀促进剂为氟化氢时，产生沉淀的反应用下式表示：
Figure BDA0003222126030000081
沉淀促进剂可包括使硅酸沉淀在固体结构表面上的固体结构。这种固体结构可以包括但不限于粉末或块状形式的SiO2，或分子筛等。
沉淀促进剂可以加热或冷却副产物以加速沉淀。
图5示出了根据本公开的实施例的用于处理衬底的系统。如图所示。参照图5，基板处理系统还包括与第一循环管线50连接的蚀刻液处理部30。蚀刻液处理部30被配置为实现以下功能中的至少一个：1)制备和储存蚀刻液；2)将制备好的蚀刻液供给第一循环线；3)向第一循环管线供应化学试剂以调节蚀刻剂。应当理解，蚀刻液处理部30可以根据实际需要连接到第一循环管线50中的任何合适的位置。尽管蚀刻剂处理部分30在图2中被示为连接到第二管线52(即，副产物去除部分20的下游侧)。如图5所示，蚀刻剂处理部30可以连接到第一管线51(即，副产物去除部的上游侧)。然而，考虑到蚀刻副产物和沉淀促进剂可能对来自蚀刻溶液处理部分30的化学品具有潜在影响，将蚀刻处理部分30连接到第二布线52是有利的。
图6A-6C示出了根据本发明的各个实施例的蚀刻剂处理单元和与第一循环回路的连接方式。如图所示。参照图6A-6C，蚀刻剂处理部30包括用于供应化学剂的化学剂供应部31和用于混合和储存化学剂的腔体32。应当理解，蚀刻剂处理部分30的腔体32不是必需的。在没有腔体32的情况下，化学试剂供应单元30可以直接向循环路径50供应化学试剂。根据本公开的实施例，为了蚀刻氮化硅，化学试剂供应部分31提供的化学试剂可以包括，但不限于磷酸、水和各种添加剂。添加剂可以包括例如二氧化硅蚀刻抑制剂(硅化合物，例如H2SiO3等)、氮化硅蚀刻促进剂(氟化合物，例如NH4F、NH4 HF2等)。在室温下，各种添加剂可以是液体、固体或气体。
根据本公开的一个实施例，如图1所示。参照图6A，空腔32可以包括设置在第一循环管线50中(特别是设置在第二循环管线52中)的空腔。根据本公开的一个实施例，如图1所示。如图6B所示，腔体32包括第一腔体32a和第二腔体32b，第一腔体32a设置有第一循环管线50(特别是第二管线52)。第二腔室32b可以连接到第一腔室32a并且可以设置在不构成第一循环管路50的供应管路60中。化学药剂供应部31被配置为延伸到第一腔室32a和第二腔室在图32b中，第一空腔32a或第二空腔32b中的至少一个提供化学试剂。根据本公开的实施例，腔体32可以设置在不构成第一循环管线50的供应管线60中。如图6C所示，空腔32包括设置在供应管线60中的第一空腔32a和第二空腔32b。第一空腔32a连接到第二管线52，第二空腔32b连接到第一空腔32a。此外，在图如图6C所示，化学剂供应部31被配置为向第一腔32a和第二腔32b中的至少一个供应化学剂。此外，如图所示。参照图6B和6C，腔体32可以具有单独的循环管线70，使得供给到腔体32中的化学品能够被充分搅拌和混合。此外，腔体32可以具有加热器和各种传感器(未示出)。
图7示出了根据本公开的实施例的用于处理衬底的系统。如图7所示，基板处理系统1还包括第三线81。第三线81的一端连接第一线51，第三线81的另一端连接第二线的一部分。在蚀刻剂处理单元30的下游。第三线部分81被配置为从第二线去除蚀刻剂。管线52引回到第一管线51。在引入第三管线81之后，第三管线81、副产物去除部分20和蚀刻剂处理部分30可以形成在第二循环中循环的第二循环管线80这使得蚀刻溶液在进入处理室10之前能够被副产物去除部分20和蚀刻溶液处理部分30循环处理。通过这种配置，蚀刻溶液可以在被引入之前被充分处理和稳定10.进入处理室。
在本公开的另一方面，提供了一种用于处理衬底的方法。图8示出了根据本公开实施例的用于处理基板的方法的流程图。处理基板的方法包括：将蚀刻液引入处理室以去除部分基板并产生进入蚀刻液的副产物(步骤S101)；将副产物转化为沉淀物并去除沉淀物，从而去除副产物(步骤S102)。根据本公开的实施例，将副产物转化为沉淀物包括在使用后向蚀刻溶液供应沉淀促进剂以产生沉淀物。根据本发明的一个实施例，蚀刻液包括含磷酸的溶液，部分基板包括氮化硅(如图2中的氮化硅层1022)，副产物包括硅酸，沉淀促进剂包括氟化氢。可选地，该基板处理方法还可以包括在去除副产物后将蚀刻液重新引入处理室的步骤。
在本公开的另一方面，一种用于从半导体器件结构去除介电材料的方法可以包括将半导体器件结构暴露于对氮化硅表现出正蚀刻选择性的溶液的步骤；以化学方式从半导体器件结构中去除氮化硅，使得溶液对氧化硅表现出负蚀刻选择性。
该方法使用诸如酸溶液的蚀刻剂，其表现出正蚀刻选择性或比第二材料(即，氧化硅)更快地蚀刻一种材料(即，氮化硅)的能力。
正蚀刻选择性意味着酸溶液以比氧化硅更快的速率蚀刻介电层(例如，氮化硅)。，所用的酸溶液含有磷酸。酸溶液可以在水中包含任何浓度的磷酸，只要酸溶液表现出正蚀刻选择性。，磷酸浓度范围为约50％至约100％，更优选为85％。磷酸溶液可以任选地包含附加试剂，例如缓冲剂和/或其他酸，例如氟硼酸和硫酸。
负蚀刻选择性意味着酸溶液以比氮化硅更慢的速率蚀刻氧化硅。
该方法还可包括将氮化硅转化为副产物的步骤；将副产品转化为沉淀物；从溶液中除去沉淀物；并实时监控溶液的组成，如前所述。
虽然已经参考部件、特征等的特定布置描述了各种实施例，但是这些并不旨在穷尽所有可能的布置或特征，并且实际上可以是许多其他实施例、修改和变型本领域技术人员可以确定。因此，应当理解，本发明因此可以以不同于上面具体描述的方式实施。
应当理解，一种工艺包括将半导体器件的一部分转化为可溶的副产品，从工艺室中去除副产品，实时为工艺室准备蚀刻剂，可以广泛应用于任何合适的涉及液体溶液的半导体处理中，并且不受本发明中描述的仅作为示例的半导体，例如NAND或介电材料，例如氮化硅的去除实施例的限制。

Claims (26)

1.一种用于从半导体器件结构中去除介电材料的系统，包括：
处理腔室被配置为接收半导体器件结构，其中半导体器件结构暴露于处理腔室中的蚀刻剂以去除结构的一部分并产生进入蚀刻剂的副产物；
副产物去除段，用于将副产物转化为沉淀物并去除沉淀物，从而连续去除副产物；和
在副产品去除后将蚀刻剂重新引入处理室的循环线。
2.如权利要求1所述的系统，其特征在于，所述副产物去除部分包括沉淀加速器供应部分。
3.如权利要求2所述的系统，其中所述沉淀加速器供应部分包括过滤器，其中所述过滤器被配置为去除所述沉淀物。
4.如权利要求3所述的系统，其中，所述副产物去除部分还包括设置在所述过滤器的上游侧的沉淀室，其中所述沉淀加速器供应部分被配置为将所述沉淀加速器供应到所述沉淀室。
5.根据权利要求1-4中任一项所述的系统，还包括蚀刻剂处理部分，其中所述蚀刻剂处理部分被配置为制备所述蚀刻剂。
6.如权利要求1-5中任一项所述的系统，其中所述蚀刻剂处理部分被配置为储存所述蚀刻剂。
7.如权利要求5-6中任一项所述的系统，其中所述蚀刻剂处理部分包括用于供应化学试剂的化学试剂供应部分。
8.根据权利要求5-7中任一项所述的系统，其中所述蚀刻剂处理部分包括用于混合和储存所述化学剂的腔。
9.根据权利要求3-8中任一项所述的系统，其中所述过滤器的直径不超过约0.22微米。
10.一种从半导体器件结构去除介电材料的方法，包括：
将蚀刻剂引入处理室以去除部分半导体器件结构并产生副产物；
将副产物转化为沉淀物；和
去除沉淀，从而连续去除副产物。
11.权利要求10的方法，其中将副产物转化为沉淀物包括向蚀刻剂提供沉淀加速剂。
12.根据权利要求10-11中任一项所述的方法，其中所述去除所述沉淀物包括过滤掉所述沉淀物。
13.根据权利要求10-12中任一项所述的方法，其中所述蚀刻剂包括含磷酸的溶液。
14.如权利要求10-13中任一项所述的方法，其中该衬底的该部分包括氮化硅。
15.如权利要求10-14中任一项所述的方法，其中所述副产物包括硅酸。
16.根据权利要求10-15中任一项所述的方法，其中所述沉淀促进剂包括以下中的一种或多种：氟化氢、水、氨基酸、胺或含有Ca或Mg的无机盐。
17.如权利要求10-15中任一项所述的方法，其中，所述沉淀加速剂包括用于在其上沉淀副产物的固体结构。
18.如权利要求17所述的方法，其中所述固体结构包括硅酸盐。
19.如权利要求10-15中任一项所述的方法，其中所述副产物被加热或冷却。
20.根据权利要求10-19中任一项所述的方法，还包括在去除所述副产物之后将所述蚀刻剂循环回到所述处理室。
21.一种从半导体器件结构去除介电材料的方法，包括：
将半导体器件结构暴露于对介电材料表现出正蚀刻选择性的溶液中；和
以化学方式从半导体器件结构中去除介电材料，使得溶液对氧化硅表现出负蚀刻选择性。
22.如权利要求21所述的方法，其中该介电材料包括氮化硅。
23.如权利要求22所述的方法，还包括将所述氮化硅转化为副产物。
24.如权利要求23所述的方法，还包括将所述副产物转化为沉淀物。
25.如权利要求24所述的方法，还包括从溶液中去除沉淀物。
26.如权利要求21所述的方法，还包括实时监测溶液的组成。
CN202080015854.0A 2019-02-20 2020-02-20 通过湿化学法选择性去除Si3N4 Pending CN113632199A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962808046P 2019-02-20 2019-02-20
US62/808,046 2019-02-20
PCT/US2020/019097 WO2020172454A1 (en) 2019-02-20 2020-02-20 Need for si3n4 selective removal by wet chemistry

Publications (1)

Publication Number Publication Date
CN113632199A true CN113632199A (zh) 2021-11-09

Family

ID=72144736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080015854.0A Pending CN113632199A (zh) 2019-02-20 2020-02-20 通过湿化学法选择性去除Si3N4

Country Status (6)

Country Link
US (1) US20210384037A1 (zh)
JP (1) JP2022521267A (zh)
KR (1) KR20210129692A (zh)
CN (1) CN113632199A (zh)
SG (1) SG11202109069WA (zh)
WO (1) WO2020172454A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148643A (zh) * 2021-10-27 2022-10-04 中国科学院上海微系统与信息技术研究所 湿法蚀刻设备及湿法蚀刻方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3072876B2 (ja) * 1993-09-17 2000-08-07 日曹エンジニアリング株式会社 エッチング液の精製方法
US6117351A (en) * 1998-04-06 2000-09-12 Micron Technology, Inc. Method for etching dielectric films
TWI233157B (en) * 2002-09-17 2005-05-21 M Fsi Ltd Regeneration process of etching solution, etching process, and etching system
KR100655429B1 (ko) * 2005-11-10 2006-12-08 삼성전자주식회사 인산 용액을 재생하는 방법 및 장치, 그리고 인산 용액을사용하여 기판을 처리하는 장치
JP5349326B2 (ja) * 2006-12-21 2013-11-20 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 窒化ケイ素の選択的除去のための組成物および方法
US8298435B2 (en) * 2007-10-19 2012-10-30 International Business Machines Corporation Selective etching bath methods
US8105851B1 (en) * 2010-09-23 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride film wet stripping
US10269591B2 (en) * 2013-10-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of selectively removing silicon nitride and single wafer etching apparatus thereof
WO2015127177A1 (en) * 2014-02-21 2015-08-27 Terves, Inc. Manufacture of controlled rate dissolving materials
US10964559B2 (en) * 2014-06-30 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer etching apparatus and method for controlling etch bath of wafer
JP6940232B2 (ja) * 2016-09-23 2021-09-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置及び基板処理方法
US11229856B2 (en) * 2017-09-29 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Etching solution recycling system and method for wafer etching apparatus

Also Published As

Publication number Publication date
JP2022521267A (ja) 2022-04-06
US20210384037A1 (en) 2021-12-09
KR20210129692A (ko) 2021-10-28
SG11202109069WA (en) 2021-09-29
WO2020172454A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
US10957553B2 (en) Etching solution, etching method, and method for manufacturing an electronic component
JP4642001B2 (ja) フォトレジスト残渣及びポリマー残渣除去液組成物
TWI666301B (zh) 銅鉬金屬積層膜蝕刻液組成物、使用該組成物之蝕刻方法及延長該組成物的壽命之方法
CN108885989B (zh) 用于处理氮化物结构而没有二氧化硅沉积的方法和装置
KR100463315B1 (ko) 금속용 연마액 재료, 금속용 연마액, 그 제조방법 및그것을 사용한 연마방법
EP2922086B1 (en) Composition, system, and process for TiNxOy removal
CN105887089B (zh) 蚀刻液组合物及使用该蚀刻液组合物的蚀刻方法
US10529588B2 (en) Substrate treatment method and substrate treatment apparatus
KR101243847B1 (ko) 식각액의 식각 용량이 증대된 구리/몰리브데늄 합금막의 식각 방법
US10916440B2 (en) Process and apparatus for processing a nitride structure without silica deposition
EP3024016B1 (en) Titanium nitride hard mask and etch residue removal
EP1622742A2 (en) Chemical mechanical polishing compositions for step-ii copper liner and other associated materials and method of using same
US6645876B2 (en) Etching for manufacture of semiconductor devices
CN113632199A (zh) 通过湿化学法选择性去除Si3N4
JP2006135287A (ja) 洗浄液及びそれを用いた半導体素子の洗浄方法
WO1998009320A1 (fr) Traitement de surface pour micro-usinage
JP3039483B2 (ja) 半導体基板の処理薬液及び半導体基板の薬液処理方法
EP3787009A1 (en) Aqueous composition and cleaning method using same
JP2020161626A (ja) エッチング液、添加剤及びエッチング方法
WO2024185646A1 (ja) 基板処理方法
WO2024004725A1 (ja) 基板処理装置および基板処理方法
US20070105324A1 (en) Removing silicon nano-crystals
US6803329B2 (en) Method for low temperature liquid-phase deposition and method for cleaning liquid-phase deposition apparatus
JP6727608B2 (ja) シリコンウェーハの表面処理方法
TWI230413B (en) Treatment method for protecting metal surface of semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220216

Address after: Room 301, floor 3, building 1, No. 1180, Xingxian Road, Jiading District, Shanghai

Applicant after: Shanghai Integrated Circuit Materials Research Institute Co.,Ltd.

Address before: Connecticut, USA

Applicant before: Li Weimin