CN113540215A - 一种高可靠性功率mosfet及其制造方法 - Google Patents
一种高可靠性功率mosfet及其制造方法 Download PDFInfo
- Publication number
- CN113540215A CN113540215A CN202110801633.2A CN202110801633A CN113540215A CN 113540215 A CN113540215 A CN 113540215A CN 202110801633 A CN202110801633 A CN 202110801633A CN 113540215 A CN113540215 A CN 113540215A
- Authority
- CN
- China
- Prior art keywords
- type
- groove
- trenches
- conductive
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 116
- 229920005591 polysilicon Polymers 0.000 claims abstract description 69
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 105
- 210000000746 body region Anatomy 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 11
- 230000007704 transition Effects 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于功率半导体技术领域，具体涉及一种高可靠性功率MOSFET及其制造方法。本发明的高可靠性功率MOSFET，包括半导体基板，在所述基板表面设有多条互相平行的第一类沟槽与一圈环绕第一类沟槽的第二类沟槽，在所述第一类沟槽延伸的方向上，第一类沟槽与第二类沟槽连接，所述第二类沟槽的上半段设有靠近有源区的一侧的第二类栅极多晶硅与远离有源区的一侧的填充绝缘介质，所述源极金属通过位于填充绝缘介质内的第二类通孔与第二屏蔽栅多晶硅欧姆接触，在所述第一类沟槽与第二类沟槽的连接处，第一栅极多晶硅与第二类栅极多晶硅电连接，第一屏蔽栅多晶硅与第二屏蔽栅多晶硅电连接，本发明的结构设计能够提高器件的可靠性，并且降低成本。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种功率半导体结构及其制造方法，具体涉及一种高可靠性功率MOSFET及其制造方法。
背景技术
金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管（field-effect transistor），是一种功率半导体器件。MOSFET依照其“通道”（工作载流子）的极性不同，可分为“N型”与“P型”的两种类型，通常又称为NMOSFET与PMOSFET。
如图5所示，为传统结构栅极多晶硅设置的版图示意图，如图6所示，为传统结构屏蔽栅极多晶硅设置的版图示意图，由图5与图6可知，第二类沟槽4环绕第一类沟槽3设置，且在第一类沟槽3延伸的方向上，第一类沟槽3与第二类沟槽4不相连，即第一类沟槽3内的第一屏蔽栅多晶硅8与第二类沟槽4内的第二屏蔽栅多晶硅16不相连，这导致了在第一类沟槽3内必须有额外的通孔将源极电位引入第一屏蔽栅多晶硅8。
如图4所示，传统屏蔽栅沟槽功率MOSFET的接触孔分布的版图示意图，在第一类沟槽3的两侧存在引入第一屏蔽栅多晶硅8源极电位的通孔19，在所述通孔19的位置不存在第一栅极多晶硅7。
如图10所示，为沿着图4中的虚线DD’截得的剖面图，在第一类沟槽3的下半段设有第一屏蔽栅多晶硅8，上半段设有第一栅极多晶硅7，如图22所示，为沿着图4中的虚线EE’截得的剖面图，在第一类沟槽3的下半段设有第一屏蔽栅多晶硅8，但是上半段不设有第一栅极多晶硅7，源极金属15通过通孔19与第一屏蔽栅多晶硅8电连接。这种设计方法使得器件内部击穿电压不均匀，在第一类沟槽3内不设有栅极导电多晶硅的位置，器件的击穿特性会显著不同，导致器件可靠性下降，同时还浪费芯片面积，提高了成本。
为了提高器件的可靠性，并且降低成本，本发明提供了一种新的设计方案。
发明内容
本发明的目的在于针对现有技术的不足，提供了一种高可靠性功率MOSFET及其制造方法，解决相关技术中存在的器件可靠性下降的问题。本发明在基板表面设有多条互相平行的第一类沟槽与一圈环绕第一类沟槽的第二类沟槽，在所述第一类沟槽延伸的方向上，第一类沟槽与第二类沟槽连接，第二类沟槽的上半段设有靠近有源区的一侧的第二类栅极多晶硅与远离有源区的一侧的填充绝缘介质，源极金属通过位于填充绝缘介质内的第二类通孔与第二屏蔽栅多晶硅欧姆接触，在第一类沟槽与第二类沟槽的连接处，第一栅极多晶硅与第二类栅极多晶硅电连接，第一屏蔽栅多晶硅与第二屏蔽栅多晶硅电连接，本发明能够提高器件的可靠性，并且降低成本。
第一方面，本发明实施例提供了一种高可靠性功率MOSFET，包括半导体基板，所述半导体基板的下层为第一导电类型衬底，上层为第一导电类型外延层，在所述第一导电类型外延层的表面设有多条第一类沟槽与一圈第二类沟槽，所述第一类沟槽互相平行且间隔均匀地分布，所述第二类沟槽环绕第一类沟槽设置，在所述第一类沟槽延伸的方向上，第一类沟槽与第二类沟槽连接，在所述第一类沟槽垂直的方向上，第一类沟槽与第二类沟槽互相平行，所述第一类沟槽所在的区域为有源区，所述第二类沟槽与其外围区域为终端区，所述第二类沟槽与其相邻且互相平行的第一类沟槽之间的区域为过渡区，在所述有源区与过渡区的表面设有第二导电类型体区，在所述有源区内的第二导电类型体区的表面设有第一导电类型源区；
所述第一类沟槽穿透第一导电类型源区与第二导电类型体区后进入第一导电类型外延层内，所述第一类沟槽的下半段设有第一屏蔽栅多晶硅，所述第一屏蔽栅多晶硅与第一导电类型外延层之间通过场氧层隔离绝缘，所述第一类沟槽的上半段设有第一栅极多晶硅，所述第一栅极多晶硅与第一导电类型源区、第二导电类型体区和第一导电类型外延层通过栅氧层隔离绝缘，所述第一屏蔽栅多晶硅与第一栅极多晶硅通过层间介质隔离绝缘；
所述第二类沟槽的下半段设有第二屏蔽栅多晶硅，所述第二屏蔽栅多晶硅与第一导电类型外延层之间通过场氧层隔离绝缘，所述第二类沟槽的上半段设有第二类栅极多晶硅与填充绝缘介质；所述第二类栅极多晶硅位于第二类沟槽的靠近有源区的一侧，所述第二类栅极多晶硅与第二导电类型体区和第一导电类型外延层通过栅氧层隔离绝缘，所述第二类沟槽的远离有源区的一侧设置有填充绝缘介质；
在所述半导体基板的上方设有绝缘介质层，在所述绝缘介质层的上方设有源极金属与栅极金属，所述源极金属通过位于绝缘介质层内的第一类通孔，与有源区内的相邻的第一类沟槽之间的第一导电类型源区及第二导电类型体区欧姆接触；
所述源极金属通过位于绝缘介质层内的第一类通孔，与过渡区内的第二导电类型体区欧姆接触，所述源极金属通过位于填充绝缘介质内的第二类通孔与第二屏蔽栅多晶硅欧姆接触；所述栅极金属通过位于绝缘介质层内的第三类通孔与第一栅极多晶硅欧姆接触。
进一步地，所述第二类沟槽的宽度比第一类沟槽的宽度至少大0.2μm，所述第二类沟槽的深度比第一类沟槽深。
进一步地，在所述第一类沟槽与第二类沟槽的连接处，所述第一栅极多晶硅与第二类栅极多晶硅电连接，第一屏蔽栅多晶硅与第二屏蔽栅多晶硅电连接。
进一步地，所述场氧层的厚度大于所述栅氧层的厚度，所述栅氧层的厚度为200~1000Å，所述场氧层的厚度范围为1000~10000Å。
进一步地，所述第二类通孔的靠近有源区一侧的边界与第二类栅极多晶硅的间距是1000~10000Å；所述第二类通孔的远离有源区一侧的边界与终端区内的第一导电类型外延层的间距为1000~10000Å。
进一步地，所述第二类通孔在所述第二类沟槽内是连续的。
进一步地，所述第二类通孔在所述第二类沟槽内是不连续的，多个所述第二类通孔均匀分布于第二类沟槽内。
进一步地，所述功率MOSFET为N型或P型，当所述功率MOSFET为N型时，第一导电类型为N型，第二导电类型为P型；当所述功率MOSFET为P型时，第一导电类型为P型，第二导电类型为N型。
第二方面，本发明实施例提供了一种高可靠性功率MOSFET的制造方法，包括以下步骤：
步骤S1、提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，然后使用第一块光刻板刻蚀出第一类沟槽与第二类沟槽；
步骤S2、在第一导电类型外延层的表面，以及第一类沟槽与第二类沟槽的底部与侧壁形成场氧层；
步骤S3、淀积导电多晶硅，填充满第一类沟槽与第二类沟槽；
步骤S4、刻蚀导电多晶硅，形成第一屏蔽栅多晶硅与第二屏蔽栅多晶硅；
步骤S5、淀积二氧化硅，填充满第一类沟槽与第二类沟槽；
步骤S6、使用第二块光刻板刻蚀二氧化硅，在第一类沟槽内形成层间介质，在第二类沟槽的靠近有源区的一侧形成层间介质，在远离有源区的一侧形成填充绝缘介质；
步骤S7、在第一导电类型外延层的表面，以及第一类沟槽与第二类沟槽的侧壁形成二氧化硅构成的栅氧层；
步骤S8、淀积导电多晶硅，然后刻蚀去除第一导电类型外延层上方的导电多晶硅，形成第一栅极多晶硅与第二类栅极多晶硅；
步骤S9、注入第二导电类型杂质并退火，形成第二导电类型体区，然后注入第一导电类型杂质并激活，形成第一导电类型源区；
步骤S10、淀积绝缘介质，形成绝缘介质层；
步骤S11、刻蚀出第一类通孔、第二类通孔与第三类通孔；
步骤S12、淀积金属并刻蚀金属，形成源极金属和栅极金属。
与现有技术相比，本发明具有以下优点：
本发明的功率半导体器件在有源区与过渡区内，任何位置都存在栅极多晶硅，使得器件的击穿特别均匀，器件可靠性得到大幅提升；第一类沟槽与第二类沟槽内的屏蔽栅多晶硅相连，通过将第二类沟槽内的第二屏蔽栅多晶硅与源极金属电连接，使得第一类沟槽内的第一屏蔽栅多晶硅也获得源极电位，这种版图设计使得设计人员不必浪费有源区的面积来使得第一屏蔽栅多晶硅获得源极电位，这样本发明器件的有源区的电流导通的面积大于传统器件，能有效降低导通电阻；本发明的制造成本与传统结构相当。
附图说明
图1为本发明提供的功率半导体器件的通孔分布的版图示意图。
图2为本发明提供的功率半导体器件的第一栅极多晶硅与第二类栅极多晶硅分布的版图示意图。
图3为本发明提供的功率半导体器件的第一屏蔽栅多晶硅与第二屏蔽栅多晶硅分布的版图示意图。
图4为传统功率半导体器件的通孔分布的版图示意图。
图5为传统功率半导体器件的第一栅极多晶硅分布的版图示意图。
图6为传统功率半导体器件的第一屏蔽栅多晶硅与第二屏蔽栅多晶硅分布的版图示意图。
图7为沿着图1中的虚线AA’截得的剖面结构示意图。
图8为沿着图1中的虚线BB’截得的剖面结构示意图。
图9为沿着图1中的虚线CC’截得的剖面结构示意图。
图10为沿着图4中的虚线DD’截得的剖面结构示意图。
图11为本发明刻蚀形成第一类沟槽与第二类沟槽的剖面结构示意图。
图12为本发明形成二氧化硅构成的场氧层的剖面结构示意图。
图13为本发明淀积导电多晶硅填充满第一类沟槽与第二类沟槽的剖面结构示意图。
图14为本发明刻蚀形成第一屏蔽栅多晶硅与第二屏蔽栅多晶硅的剖面结构示意图。
图15为本发明淀积二氧化硅填充满第一类沟槽与第二类沟槽的剖面结构示意图。
图16为本发明形成层间介质与填充绝缘介质的剖面结构示意图。
图17为本发明形成二氧化硅构成的栅氧层的剖面结构示意图。
图18为本发明形成第一栅极多晶硅与第二类栅极多晶硅的剖面结构示意图。
图19为本发明形成第二导电类型体区与第一导电类型源区的剖面结构示意图。
图20为本发明形成绝缘介质层的剖面结构示意图。
图21为本发明刻蚀出第一类通孔、第二类通孔与第三类通孔的剖面结构示意图。
图22为沿着图4中的虚线EE’截得的剖面结构示意图。
图23为本发明实施例1与传统器件的击穿特性曲线。
图24为实施例2的通孔分布的版图示意图。
附图标记说明：1-第一导电类型衬底；2-第一导电类型外延层；3-第一类沟槽；4-第二类沟槽；5-第二导电类型体区；6-第一导电类型源区；7-第一栅极多晶硅；8-第一屏蔽栅多晶硅；9-第二类栅极多晶硅；10-场氧层；11-栅氧层；12-层间介质；13-填充绝缘介质；14-绝缘介质层；15-源极金属；16-第二屏蔽栅多晶硅；17-第一类通孔；18-第三类通孔；19-第二类通孔；20-栅极金属。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
本发明包括以下几种实施例，需要解释的是所述功率MOSFET为N型或P型，当所述功率MOSFET为N型时，第一导电类型为N型，第二导电类型为P型；当所述功率MOSFET为P型时，第一导电类型为P型，第二导电类型为N型。
实施例1
如图1所示，一种高可靠性功率MOSFET，包括半导体基板，所述半导体基板的下层为第一导电类型衬底1，所述第一导电类型衬底1采用N型衬底，上层为第一导电类型外延层2，第一导电类型外延层2采用N型外延层，在所述第一导电类型外延层2的表面设有多条第一类沟槽3与一圈第二类沟槽4，所述第一类沟槽3互相平行且间隔均匀地分布，所述第二类沟槽4环绕第一类沟槽3设置，在所述第一类沟槽3延伸的方向上，第一类沟槽3与第二类沟槽4连接，在所述第一类沟槽3垂直的方向上，第一类沟槽3与第二类沟槽4互相平行，所述第一类沟槽3所在的区域为有源区，所述第二类沟槽4与其外围区域为终端区，所述第二类沟槽4与其相邻且互相平行的第一类沟槽3之间的区域为过渡区，在所述有源区与过渡区的表面设有第二导电类型体区5，第二导电类型体区5为P型体区，在所述有源区内的第二导电类型体区5的表面设有第一导电类型源区6，第一导电类型源区6为N型源区。
所述第一类沟槽3穿透第一导电类型源区6与第二导电类型体区5后进入第一导电类型外延层2内，所述第一类沟槽3的下半段设有第一屏蔽栅多晶硅8，所述第一屏蔽栅多晶硅8与第一导电类型外延层2之间通过场氧层10隔离绝缘，所述第一类沟槽3的上半段设有第一栅极多晶硅7，所述第一栅极多晶硅7与第一导电类型源区6、第二导电类型体区5和第一导电类型外延层2通过栅氧层11隔离绝缘，所述第一屏蔽栅多晶硅8与第一栅极多晶硅7通过层间介质12隔离绝缘。
所述第二类沟槽4的深度大于第一类沟槽3，第二类沟槽4的宽度比第一类沟槽3的宽度大0.2μm，所述第二类沟槽4的下半段设有第二屏蔽栅多晶硅16，所述第二屏蔽栅多晶硅16与第一导电类型外延层2之间通过场氧层10隔离绝缘，所述第二类沟槽4的上半段设有第二类栅极多晶硅9与填充绝缘介质13，所述第二类栅极多晶硅9位于第二类沟槽4的靠近有源区的一侧，所述第二类栅极多晶硅9与第二导电类型体区5和第一导电类型外延层2通过栅氧层11隔离绝缘，所述第二类沟槽4的远离有源区的一侧设置有填充绝缘介质13；
在所述半导体基板的上方设有绝缘介质层14，在所述绝缘介质层14的上方设有源极金属15与栅极金属20，所述源极金属15通过位于绝缘介质层14内的第一类通孔17，与有源区内的相邻的第一类沟槽3之间的第一导电类型源区6与第二导电类型体区5欧姆接触。
所述源极金属15通过位于绝缘介质层14内的第一类通孔17，与过渡区内的第二导电类型体区5欧姆接触；所述源极金属15通过位于填充绝缘介质13内的第二类通孔19与第二屏蔽栅多晶硅16欧姆接触；所述栅极金属20通过位于绝缘介质层14内的第三类通孔18与第一栅极多晶硅7欧姆接触。
在所述第一类沟槽3与第二类沟槽4的连接处，第一栅极多晶硅7与第二类栅极多晶硅9电连接，第一屏蔽栅多晶硅8与第二屏蔽栅多晶硅16电连接。
所述场氧层10的厚度大于所述栅氧层11的厚度，所述栅氧层11的厚度为200~1000Å，例如栅氧层11的厚度可选自200 Å、300 Å、350 Å、400 Å、450 Å、500 Å、550 Å、600 Å、650Å、700 Å、750 Å、800 Å、850 Å、900 Å、950 Å、1000 Å等，本实施例栅氧层11的厚度为600 Å；
所述场氧层10的厚度为1000~10000 Å，例如场氧层10的厚度可选自1000Å、1500Å、2000Å、2500Å、3000Å、3500Å、4000Å、4500Å、5000Å、5500Å、6000Å、7000Å、8000Å、9000Å、10000Å等，本实施例场氧层10的厚度为6000Å。
第二类通孔19的靠近有源区一侧的边界与第二类栅极多晶硅9的侧壁的间距为2000Å，第二类通孔19的远离有源区一侧的边界距离终端区内的N型外延层2的侧壁2000Å。
第二类通孔19在所述第二类沟槽4内是不连续的，多个第二类通孔19分布于第二类沟槽4内。
上述高可靠性功率MOSFET的制作方法，包括以下步骤：
步骤一，如附图11所示，提供第一导电类型衬底1，在所述第一导电类型衬底1上生长第一导电类型外延层2，然后使用第一块光刻板选择性刻蚀出第一类沟槽3与第二类沟槽4；其中第一导电类型衬底1和第一导电类型外延层2均为N型；
步骤二，如附图12所示，在第一导电类型外延层2的表面，以及第一类沟槽3与第二类沟槽4的底部与侧壁形成二氧化硅构成的场氧层10；
步骤三，如附图13所示，淀积导电多晶硅，填充满第一类沟槽3与第二类沟槽4；
步骤四，如附图14所示，刻蚀导电多晶硅，形成第一屏蔽栅多晶硅8与第二屏蔽栅多晶硅16；
步骤五，如附图15所示，淀积二氧化硅，填充满第一类沟槽3与第二类沟槽4；
步骤六，如附图16所示，使用第二块光刻板选择性刻蚀二氧化硅，在第一类沟槽3内形成层间介质12，在第二类沟槽4的靠近有源区的一侧形成层间介质12，在远离有源区的一侧形成填充绝缘介质13；
步骤七，如附图17所示，在第一导电类型外延层2的表面，以及第一类沟槽3与第二类沟槽4的侧壁形成二氧化硅构成的栅氧层11；
步骤八，如附图18所示，淀积导电多晶硅，然后刻蚀去除一导电类型外延层2上方的导电多晶硅，形成第一栅极多晶硅7与第二类栅极多晶硅9；
步骤九，如附图19所示，注入P型杂质，例如硼，并在1000℃条件下退火30分钟，形成第二导电类型体区5，第二导电类型体区5为P型体区，然后选择性注入N型杂质，例如砷，并在800℃下经过1分钟激活，形成第一导电类型源区6，第一导电类型源区6为N型源区；
步骤十，如附图20所示，淀积绝缘介质，例如二氧化硅，形成绝缘介质层14；
步骤十一，如附图21所示，使用第四块光刻板选择性刻蚀出第一类通孔17、第二类通孔19与第三类通孔18；
步骤十二，如附图7所示，淀积金属，例如依次淀积钛、氮化钛、铝，并使用第五块光刻板选择性刻蚀金属，形成源极金属15和栅极金属20。
如图23所示为本发明实施例1与传统器件的击穿特性曲线，本发明器件在漏极电压大于35V时的漏电流要明显低于传统器件，本发明的芯片内部所有位置的击穿电压一致，而传统器件的芯片内部由于存在如图22的不设有栅极多晶硅的沟槽3，导致在图22的沟槽3附近出现击穿薄弱点，导致传统器件的漏电流明显高于本发明器件。
实施例2
如图24所示，为实施例2的通孔分布的版图示意图，在实施例1的基础上，将在所述第二类沟槽4内的第二类通孔19改为连续分布。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种高可靠性功率MOSFET，其特征在于，包括半导体基板，所述半导体基板的下层为第一导电类型衬底（1），上层为第一导电类型外延层（2），在所述第一导电类型外延层（2）的表面设有多条第一类沟槽（3）与一圈第二类沟槽（4），所述第一类沟槽（3）互相平行且间隔均匀地分布，所述第二类沟槽（4）环绕第一类沟槽（3）设置，在所述第一类沟槽（3）延伸的方向上，第一类沟槽（3）与第二类沟槽（4）连接，在所述第一类沟槽（3）垂直的方向上，第一类沟槽（3）与第二类沟槽（4）互相平行，所述第一类沟槽（3）所在的区域为有源区，所述第二类沟槽（4）与其外围区域为终端区，所述第二类沟槽（4）与其相邻且互相平行的第一类沟槽（3）之间的区域为过渡区，在所述有源区与过渡区的表面设有第二导电类型体区（5），在所述有源区内的第二导电类型体区（5）的表面设有第一导电类型源区（6）；
所述第一类沟槽（3）穿透第一导电类型源区（6）与第二导电类型体区（5）后进入第一导电类型外延层（2）内，所述第一类沟槽（3）的下半段设有第一屏蔽栅多晶硅（8），所述第一屏蔽栅多晶硅（8）与第一导电类型外延层（2）之间通过场氧层（10）隔离绝缘，所述第一类沟槽（3）的上半段设有第一栅极多晶硅（7），所述第一栅极多晶硅（7）与第一导电类型源区（6）、第二导电类型体区（5）和第一导电类型外延层（2）通过栅氧层（11）隔离绝缘，所述第一屏蔽栅多晶硅（8）与第一栅极多晶硅（7）通过层间介质（12）隔离绝缘；
所述第二类沟槽（4）的下半段设有第二屏蔽栅多晶硅（16），所述第二屏蔽栅多晶硅（16）与第一导电类型外延层（2）之间通过场氧层（10）隔离绝缘，所述第二类沟槽（4）的上半段设有第二类栅极多晶硅（9）与填充绝缘介质（13）；所述第二类栅极多晶硅（9）位于第二类沟槽（4）的靠近有源区的一侧，所述第二类栅极多晶硅（9）与第二导电类型体区（5）和第一导电类型外延层（2）通过栅氧层（11）隔离绝缘，所述第二类沟槽（4）的远离有源区的一侧设置有填充绝缘介质（13）；
在所述半导体基板的上方设有绝缘介质层（14），在所述绝缘介质层（14）的上方设有源极金属（15）与栅极金属（20），所述源极金属（15）通过位于绝缘介质层（14）内的第一类通孔（17），与有源区内的相邻的第一类沟槽（3）之间的第一导电类型源区（6）及第二导电类型体区（5）欧姆接触；
所述源极金属（15）通过位于绝缘介质层（14）内的第一类通孔（17），与过渡区内的第二导电类型体区（5）欧姆接触，所述源极金属（15）通过位于填充绝缘介质（13）内的第二类通孔（19）与第二屏蔽栅多晶硅（16）欧姆接触；所述栅极金属（20）通过位于绝缘介质层（14）内的第三类通孔（18）与第一栅极多晶硅（7）欧姆接触。
2.根据权利要求1中所述的高可靠性功率MOSFET，其特征在于，所述第二类沟槽（4）的宽度比第一类沟槽（3）的宽度至少大0.2μm，所述第二类沟槽（4）的深度比第一类沟槽（3）深。
3.根据权利要求1中所述的高可靠性功率MOSFET，其特征在于，在所述第一类沟槽（3）与第二类沟槽（4）的连接处，所述第一栅极多晶硅（7）与第二类栅极多晶硅（9）电连接，第一屏蔽栅多晶硅（8）与第二屏蔽栅多晶硅（16）电连接。
4.根据权利要求1中所述的高可靠性功率MOSFET，其特征在于，所述场氧层（10）的厚度大于所述栅氧层（11）的厚度，所述栅氧层（11）的厚度为200~1000Å，所述场氧层的厚度范围为1000~10000Å。
5.根据权利要求1中所述的高可靠性功率MOSFET，其特征在于，所述第二类通孔（19）的靠近有源区一侧的边界与第二类栅极多晶硅（9）的间距是1000~10000Å；所述第二类通孔（19）的远离有源区一侧的边界与终端区内的第一导电类型外延层（2）的间距为1000~10000Å。
6.根据权利要求1中所述的高可靠性功率MOSFET，其特征在于，所述第二类通孔（19）在所述第二类沟槽（4）内是连续的。
7.根据权利要求1中所述的高可靠性功率MOSFET，其特征在于，所述第二类通孔（19）在所述第二类沟槽（4）内是不连续的，多个所述第二类通孔（19）均匀分布于第二类沟槽（4）内。
8.根据权利要求1-7中任一项所述的高可靠性功率MOSFET，其特征在于，所述功率MOSFET为N型或P型，当所述功率MOSFET为N型时，第一导电类型为N型，第二导电类型为P型；当所述功率MOSFET为P型时，第一导电类型为P型，第二导电类型为N型。
9.权利要求1所述的高可靠性功率MOSFET的制造方法，其特征在于，包括以下步骤：
步骤S1、提供第一导电类型衬底（1），在所述第一导电类型衬底（1）上生长第一导电类型外延层（2），然后使用第一块光刻板刻蚀出第一类沟槽（3）与第二类沟槽（4）；
步骤S2、在第一导电类型外延层（2）的表面，以及第一类沟槽（3）与第二类沟槽（4）的底部与侧壁形成场氧层（10）；
步骤S3、淀积导电多晶硅，填充满第一类沟槽（3）与第二类沟槽（4）；
步骤S4、刻蚀导电多晶硅，形成第一屏蔽栅多晶硅（8）与第二屏蔽栅多晶硅（16）；
步骤S5、淀积二氧化硅，填充满第一类沟槽（3）与第二类沟槽（4）；
步骤S6、使用第二块光刻板刻蚀二氧化硅，在第一类沟槽（3）内形成层间介质（12），在第二类沟槽（4）的靠近有源区的一侧形成层间介质（12），在远离有源区的一侧形成填充绝缘介质（13）；
步骤S7、在第一导电类型外延层（2）的表面，以及第一类沟槽（3）与第二类沟槽（4）的侧壁形成二氧化硅构成的栅氧层（11）；
步骤S8、淀积导电多晶硅，然后刻蚀去除第一导电类型外延层（2）上方的导电多晶硅，形成第一栅极多晶硅（7）与第二类栅极多晶硅（9）；
步骤S9、注入第二导电类型杂质并退火，形成第二导电类型体区（5），然后注入第一导电类型杂质并激活，形成第一导电类型源区（6）；
步骤S10、淀积绝缘介质，形成绝缘介质层（14）；
步骤S11、刻蚀出第一类通孔（17）、第二类通孔（19）与第三类通孔（18）；
步骤S12、淀积金属并刻蚀金属，形成源极金属（15）和栅极金属（20）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110801633.2A CN113540215B (zh) | 2021-07-15 | 2021-07-15 | 一种高可靠性功率mosfet及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110801633.2A CN113540215B (zh) | 2021-07-15 | 2021-07-15 | 一种高可靠性功率mosfet及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113540215A true CN113540215A (zh) | 2021-10-22 |
| CN113540215B CN113540215B (zh) | 2022-09-23 |
Family
ID=78099535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110801633.2A Active CN113540215B (zh) | 2021-07-15 | 2021-07-15 | 一种高可靠性功率mosfet及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113540215B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114005880A (zh) * | 2021-10-31 | 2022-02-01 | 无锡新洁能股份有限公司 | 一种功率半导体器件及其制作方法 |
| CN117293172A (zh) * | 2023-11-24 | 2023-12-26 | 华羿微电子股份有限公司 | 一种双沟槽高性能mosfet器件及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1291924A1 (en) * | 2001-09-10 | 2003-03-12 | STMicroelectronics S.r.l. | MOS semiconductor device having a body region |
| US20110220990A1 (en) * | 2010-03-11 | 2011-09-15 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench mos with improved source pickup layout |
| CN102237279A (zh) * | 2010-03-24 | 2011-11-09 | 万国半导体股份有限公司 | 用三个或四个掩膜制备的氧化物终止沟槽mosfet |
| US8564058B1 (en) * | 2012-08-07 | 2013-10-22 | Force Mos Technology Co., Ltd. | Super-junction trench MOSFET with multiple trenched gates in unit cell |
| CN107204372A (zh) * | 2017-07-19 | 2017-09-26 | 无锡新洁能股份有限公司 | 一种优化终端结构的沟槽型半导体器件及制造方法 |
-
2021
- 2021-07-15 CN CN202110801633.2A patent/CN113540215B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1291924A1 (en) * | 2001-09-10 | 2003-03-12 | STMicroelectronics S.r.l. | MOS semiconductor device having a body region |
| US20110220990A1 (en) * | 2010-03-11 | 2011-09-15 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench mos with improved source pickup layout |
| CN102237279A (zh) * | 2010-03-24 | 2011-11-09 | 万国半导体股份有限公司 | 用三个或四个掩膜制备的氧化物终止沟槽mosfet |
| US8564058B1 (en) * | 2012-08-07 | 2013-10-22 | Force Mos Technology Co., Ltd. | Super-junction trench MOSFET with multiple trenched gates in unit cell |
| CN107204372A (zh) * | 2017-07-19 | 2017-09-26 | 无锡新洁能股份有限公司 | 一种优化终端结构的沟槽型半导体器件及制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114005880A (zh) * | 2021-10-31 | 2022-02-01 | 无锡新洁能股份有限公司 | 一种功率半导体器件及其制作方法 |
| WO2023070703A1 (zh) * | 2021-10-31 | 2023-05-04 | 无锡新洁能股份有限公司 | 一种功率半导体器件及其制作方法 |
| CN117293172A (zh) * | 2023-11-24 | 2023-12-26 | 华羿微电子股份有限公司 | 一种双沟槽高性能mosfet器件及制备方法 |
| CN117293172B (zh) * | 2023-11-24 | 2024-03-08 | 华羿微电子股份有限公司 | 一种双沟槽高性能mosfet器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113540215B (zh) | 2022-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210126117A1 (en) | Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region | |
| JP6226786B2 (ja) | 半導体装置およびその製造方法 | |
| CN109037312B (zh) | 一种带有屏蔽栅的超结igbt及其制造方法 | |
| JP7279770B2 (ja) | 半導体装置 | |
| CN111509035B (zh) | 低成本高性能沟槽型功率半导体器件及其制备方法 | |
| CN113540215B (zh) | 一种高可靠性功率mosfet及其制造方法 | |
| CN108447911B (zh) | 一种深浅沟槽半导体功率器件及其制备方法 | |
| US20210242342A1 (en) | Semiconductor device and method for manufacturing same | |
| CN111081779A (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| JP2023099104A (ja) | 半導体装置 | |
| CN114038914A (zh) | 双重耐压半导体功率器件及其制备方法 | |
| CN117497567B (zh) | 一种sgtmos器件及其制备方法、芯片 | |
| CN102376750B (zh) | 边缘端接区 | |
| CN117747648A (zh) | 半导体装置 | |
| CN117410344A (zh) | 一种π型沟槽栅碳化硅MOSFET器件及其制备方法 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| US20230411446A1 (en) | Gate trench power semiconductor devices having trench shielding patterns formed during the well implant and related methods | |
| CN213905364U (zh) | 沟槽功率半导体器件 | |
| CN211404508U (zh) | 具有阶梯深槽屏蔽栅mos结构 | |
| CN211017087U (zh) | 低电容的沟槽型vdmos器件 | |
| CN215266309U (zh) | 一种高可靠性功率mosfet | |
| CN113611598A (zh) | 一种分裂闸型沟槽半导体功率器件的制备方法 | |
| CN112864248A (zh) | Sgtmosfet器件及制造方法 | |
| CN112420845A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN111668287A (zh) | 一种优化的深沟道半导体器件终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |