CN113539943A - 半导体元件及其制作方法 - Google Patents

Abstract

本发明公开一种半导体元件及其制作方法，其中制作半导体元件的方法为，主要先形成一第一金属内连线于一基底上，然后形成一停止层于第一金属内连线上，去除停止层以形成一第一开口，形成一电迁移增进层于第一开口内，再形成一第二金属内连线于电迁移增进层上，其中电迁移增进层顶部切齐停止层顶部。

Description

半导体元件及其制作方法

技术领域

本发明涉及一种半导体元件及其制作方法，尤其是涉及一种磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)及其制作方法。

背景技术

已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。

上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等信息。目前，市场上已有各式的磁场感测技术，例如，异向性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁性隧道结(magnetic tunneling junction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。

发明内容

本发明一实施例揭露一种制作半导体元件的方法，其主要先形成一第一金属内连线于一基底上，然后形成一停止层于第一金属内连线上，去除停止层以形成一第一开口，形成一电迁移增进层于第一开口内，再形成一第二金属内连线于电迁移增进层上，其中电迁移增进层顶部切齐停止层顶部。

本发明另一实施例揭露一种半导体元件，其主要包含一第一金属内连线设于基底上、一电迁移增进层设于第一金属内连线上、一停止层环绕电迁移增进层以及一第二金属内连线设于电迁移增进层上，其中电迁移增进层顶部切齐停止层顶部。

附图说明

图1至图5为本发明一实施例制作一半导体元件的方式示意图；

图6为本发明一实施例的一半导体元件的结构示意图；

图7至图9为本发明一实施例制作一半导体元件的方式示意图。

主要元件符号说明

12:基底

14:MRAM区域

16:层间介电层

18:金属间介电层

20:金属内连线

22:阻障层

24:金属层

26:停止层

28:开口

30:电迁移增进层

32:金属间介电层

34:金属内连线

36:金属内连线

38:阻障层

40:金属层

42:下电极

44:固定层

46:阻障层

48:自由层

50:上电极

52:MTJ

54:MTJ

56:遮盖层

58:金属间介电层

60:金属内连线

62:金属内连线

64:停止层

66:阻障层

68:金属层

70:第一电迁移增进层

72:第二电迁移增进层

具体实施方式

请参照图1至图5，图1至图5为本发明一实施例制作一半导体元件，或更具体而言一MRAM单元的方式示意图。如图1至图5所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组，且基底12上较佳定义有一MRAM区域14以及一逻辑区域(图未示)。

基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayerdielectric,ILD)16等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层16可设于基底12上并覆盖MOS晶体管，且层间介电层16可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。

然后于层间介电层16上依序形成金属间介电层18以及金属内连线20镶嵌于金属间介电层18中并电连接前述的接触插塞，再形成一停止层26于金属间介电层18及金属内连线20表面。在本实施例中，停止层26可包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN)，各金属内连线20较佳包含一沟槽导体(trench conductor)，且金属内连线20可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层18中。例如金属内连线20可更细部包含一阻障层22以及一金属层24，其中阻障层22可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层24可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungstenphosphide,CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。此外在本实例中金属层24较佳包含铜，金属间介电层18较佳包含超低介电常数介电层其可包含多孔性介电材料例如但不局限于氧碳化硅(siliconoxycarbide,SiOC)，而停止层26则较佳包含氮碳化硅，但不局限于此。

如图2所示，接着进行一图案转移制作工艺去除部分停止层26以形成一开口28暴露出下方的金属内连线20顶部。

如图3所示，然后形成一电迁移增进层30于停止层上26及开口28内并填满开口28，其中电迁移增进层30的设置主要用来提升下方金属内连线20与后续于电迁移增进层30上方所形成金属内连线之间的电迁移效应，避免后续所形成的金属内连线不致因金属内连线20中铜原子流失而造成倒塌。在本实施例中，电迁移增进层30可包含钽、氮化钽、钛、氮化钛或其组合且更佳同时包含钛以及氮化钛。

随后如图4所示，进行一平坦化制作工艺例如利用化学机械研磨(chemicalmechanical polishing,CMP)制作工艺去除部分电迁移增进层30甚至部分停止层26使剩余的电迁移增进层30顶部切齐停止层26顶部。然后形成一金属间介电层32于停止层26及电迁移增进层30表面以及金属内连线34、36于金属间介电层32中并电连接电迁移增进层30。在本实施例中，各金属内连线34、36可包含接触洞导体(via conductor)且各金属内连线34、36可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层32内。例如各金属内连线34、36可更细部包含一阻障层38以及一金属层40，其中阻障层38可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层40可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等所构成的群组，但不局限于此。

如图5所示，接着形成一MTJ堆叠结构(图未示)于金属内连线34、36及金属间介电层32上。在本实施例中，形成MTJ堆叠结构的方式可先依序形成一下电极42、一固定层(pinned layer)44、一阻障层(barrier layer)46、一自由层(free layer)48以及一上电极50。在本实施例中，下电极42以及上电极50较佳包含导电材料例如但不局限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)。固定层44可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者，例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等，用以固定或限制邻近层的磁矩方向。阻障层46可由包含氧化物的绝缘材料所构成，例如氧化铝(AlO_x)或氧化镁(MgO)，但均不局限于此。自由层48可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。其中，自由层48的磁化方向会受外部磁场而「自由」改变。

随后利用一图案化掩模(图未示)为掩模进行一道或一道以上蚀刻制作工艺去除部分MTJ堆叠结构以形成MTJ 52、54于金属内连线34、36上，其中各MTJ 52、54下方设有下电极42而MTJ 52、54上方则设有上电极50。值得注意的是，本实施例于图案化MTJ堆叠结构所进行的蚀刻制作工艺可包含反应性离子蚀刻制作工艺(reactive ion etching,RIE)以及/或离子束蚀刻制作工艺(ion beam etching,IBE)，且由于离子束蚀刻制作工艺的特性，剩余的金属间介电层32上表面较佳略低于金属内连线34、36上表面且金属间介电层32上表面较佳呈现一弧形或曲面。然后形成一遮盖层56于MTJ 52、54上并覆盖金属间介电层32表面，一金属间介电层58于遮盖层56上，再进行一道或一道以上光刻暨蚀刻制作工艺去除部分金属间介电层58及部分遮盖层56形成接触洞(图未示)暴露出上电极50。接着填入导电材料于各接触洞内并搭配平坦化制作工艺如CMP以形成金属内连线60、62连接下方的上电极50。最后再形成另一停止层64于金属间介电层58上并覆盖金属内连线60、62。

在本实施例中，遮盖层56较佳包含氮化硅，但又可依据制作工艺需求选用其他介电材料，例如又可包含氧化硅、氮氧化硅或氮碳化硅。停止层64可与停止层26包含相同或不同材料，例如两者均较可选自由氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、以及氮碳化硅(silicon carbon nitride,SiCN)所构成的群组且又最佳包含氮碳化硅。如同前述所形成的金属内连线，设于金属间介电层58内的各金属内连线60、62均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层内。例如各金属内连线60、62可更细部包含一阻障层66以及一金属层68，其中阻障层66可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层68可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。至此即完成本发明一实施例的半导体元件的制作。

请再参照图5，图5又揭露本发明一实施例的一半导体元件的结构示意图。如图5所示，半导体元件主要包含金属内连线20设于基底12上，电迁移增进层30设于金属内连线20表面、停止层26环绕电迁移增进层30、金属内连线34及金属内连线36设于电迁移增进层30上、金属间介电层32环绕金属内连线34及金属内连线36、MTJ 52设于金属内连线34上、以及另一MTJ 54设于金属内连线36上。

在本实施例中，电迁移增进层30顶部较佳切齐停止层26顶部，其中金属内连线34、36及金属内连线20较佳包含不同材料，金属内连线34、36及电迁移增进层30较佳包含不同材料，且金属内连线20及电迁移增进层30也较佳包含不同材料。更具体而言，金属内连线20或其中的金属层24较佳包含铜，金属内连线34、36或其中的金属层40较佳包含钨，电迁移增进层30则较佳包含钽、氮化钽、钛、氮化钛或其组合或更佳同时包含钛以及氮化钛。另外本实施例的电迁移增进层30宽度虽较佳小于金属内连线20，但不局限于此，依据本发明其他实施例又可调整电迁移增进层30的宽度使其向左右延伸并同时覆盖金属内连线20以及金属内连线一侧或两侧的金属间介电层18。换句话说，电迁移增进层30宽度可小于、等于或大于金属内连线20的宽度，这些变化型均属本发明所涵盖的范围。

请继续参照图6，图6另揭露本发明一实施例的一半导体元件的结构示意图。如图6所示，相较于图2进行图案转移制作工艺去除部分停止层26时仅形成单一开口28暴露出金属内连线20，本发明可于图案转移制作工艺时调整开口的数量及位置，以形成二开口例如第一开口(图未示)及第二开口(图未示)暴露出金属内连线20表面。然后依据图3至图5的制作工艺形成电迁移增进层30于停止层26上并填满二开口，进行一平坦化制作工艺例如利用化学机械研磨制作工艺去除部分电迁移增进层30使剩余的电迁移增进层30顶部切齐停止层26顶部进而形成第一电迁移增进层70以及第二电迁移增进层72于停止层26内。随后形成MTJ 52、54于金属内连线34、36上，形成遮盖层56与金属间介电层58覆盖MTJ 52、54，形成金属内连线60、62于金属间介电层58中电连接各MTJ 52、54上的上电极50，最后再形成一停止层64于金属间介电层58上并覆盖金属内连线60、62。

从结构上来看，相较于前述实施例中仅于停止层26内设置单一一层电迁移增进层30，本实施例较佳利用图案转移方式于停止层26内形成两个图案化的电迁移增进层如第一电迁移增进层70及第二电迁移增进层72，其中两层电迁移增进层分别电连接两颗MTJ 52、54正下方的金属内连线34、36且第一电迁移增进层70顶部较佳切齐第二电迁移增进层72以及停止层26顶部。此外各图案化的电迁移增进层30宽度又可分别小于、等于或大于上方MTJ的宽度，例如第一电迁移增进层70宽度可小于、等于或大于MTJ 52宽度而第二电迁移增进层72宽度可小于、等于或大于MTJ 54宽度。

请参照图7至图9，图7至图9为本发明一实施例制作一半导体元件，或更具体而言一MRAM单元的方式示意图，其中为了简便说明，本实施例与前述实施例中所揭露的相同元件较佳沿用相同标号。如图7至图9所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组，且基底12上较佳定义有一磁性隧道结(magnetictunneling junction,MTJ)区域14以及一逻辑区域(图未示)。

如同前述实施例，基底12上可包含例如金属氧化物半导体(metal-oxidesemiconductor,MOS)晶体管等主动元件、被动元件、导电层以及例如层间介电层(interlayer dielectric,ILD)16等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层16可设于基底12上并覆盖MOS晶体管，且层间介电层16可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。

然后于层间介电层16上依序形成金属间介电层18以及金属内连线20镶嵌于金属间介电层18中并电连接前述的接触插塞，再形成一电迁移增进层30于金属间介电层18及金属内连线20表面。在本实施例中，金属内连线20较佳包含一沟槽导体(trench conductor)，且金属内连线20可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层18中。例如金属内连线20可更细部包含一阻障层22以及一金属层24，其中阻障层22可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层24可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。此外在本实例中金属层24较佳包含铜，金属间介电层18较佳包含超低介电常数介电层其可包含多孔性介电材料例如但不局限于氧碳化硅(silicon oxycarbide,SiOC)。

如图8所示，接着进行一光刻暨蚀刻制作工艺对电迁移增进层30进行图案化，例如可利用一图案化掩模去除设于金属间介电层18表面的电迁移增进层30并使剩余的电迁移增进层30覆盖金属内连线20表面。然后形成一金属间介电层32于电迁移增进层30及金属间介电层18表面以及金属内连线34、36于金属间介电层32中并电连接电迁移增进层30。在本实施例中，各金属内连线34、36可包含接触洞导体(via conductor)且各金属内连线34、36可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层24、30中并彼此电连接。例如各金属内连线26、32可更细部包含一阻障层34以及一金属层36，其中阻障层34可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层36可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等所构成的群组，但不局限于此。

如图9所示，随后依据图5的制作工艺形成MTJ 52、54于金属内连线34、36上，形成遮盖层56与金属间介电层58覆盖MTJ 52、54，形成金属内连线60、62于金属间介电层58中电连接MTJ 52、54，最后再形成一停止层64于金属间介电层58上并覆盖金属内连线60、62。从整体结构上来看，相较于前述实施例中电迁移增进层30周围环绕有停止层26且电迁移增进层30顶部切齐停止层26顶部，本实施例所揭露的电迁移增进层30周围并无任何停止层而是被金属间介电层所环绕。另外本实施例的电迁移增进层30宽度虽较佳切齐金属内连线20边缘，但不局限于此，依据本发明其他实施例又可调整电迁移增进层30的宽度使其小于金属内连线20宽度或向左右延伸并同时覆盖金属内连线20以及金属内连线一侧或两侧的金属间介电层18，这些变化型均属本发明所涵盖的范围。

一般而言，现行制备MRAM单元时，MTJ阵列正下方由钨所构成的金属内连线(例如前述实施例中的金属内连线34、36)以及更下方由铜所构成的金属内连线(例如前述实施例中的金属内连线20)在进行连接时时常因铜金属内连线中铜原子流失而造成上方钨金属内连线倒塌。为了改善此问题，本发明较佳利用镶嵌制作工艺于铜金属内连线上先设置一由钽、氮化钽、钛、氮化钛或其组合所构成的电迁移增进层来提升下方铜金属内连线20与上方钨金属内连线之间的电迁移效应，避免金属内连线20中铜原子流失而造成上方的钨金属内连线34、36倒塌。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (17)

1.一种制作半导体元件的方法，其特征在于，包含：

形成第一金属内连线于基底上；

形成停止层于该第一金属内连线上；

去除该停止层以形成第一开口；

形成电迁移增进层于该第一开口内；以及

形成第二金属内连线于该电迁移增进层上。

2.如权利要求1所述的方法，另包含：

形成第一金属间介电层于该基底上；

形成该第一金属内连线于该第一金属间介电层内；

形成该停止层于该第一金属间介电层上；

形成该电迁移增进层于该第一开口内；

形成第二金属间介电层于该停止层及该电迁移增进层上；

形成该第二金属内连线于该电迁移增进层上；以及

形成第一磁性隧道结(magnetic tunneling junction,MTJ)于该第二金属内连线上。

3.如权利要求2所述的方法，另包含于形成该第二金属间介电层之前平坦化该电迁移增进层。

4.如权利要求2所述的方法，另包含：

形成该第二金属内连线以及第三金属内连线于该电迁移增进层上；以及

形成该第一磁性隧道结于该第二金属内连线上以及第二磁性隧道结于该第三金属内连线上。

5.如权利要求4所述的方法，另包含：

去除该停止层以形成该第一开口以及第二开口；

形成该电迁移增进层于该第一开口及该第二开口内；

平坦化该电迁移增进层以形成第一电迁移增进层以及第二电迁移增进层；以及

形成该第二金属内连线于该第一电迁移增进层上以及该第三金属内连线于该第二电迁移增进层上。

6.如权利要求1所述的方法，其中该第一金属内连线以及该第二金属内连线包含不同材料。

7.如权利要求1所述的方法，其中该第一金属内连线以及该电迁移增进层包含不同材料。

8.如权利要求1所述的方法，其中该第二金属内连线以及该电迁移增进层包含不同材料。

9.一种半导体元件，其特征在于，包含：

第一金属内连线，设于基底上；

电迁移增进层，设于该第一金属内连线上；

停止层，环绕该电迁移增进层；以及

第二金属内连线，设于该电迁移增进层上。

10.如权利要求9所述的半导体元件，

第一金属间介电层，环绕该第一金属内连线；

第三金属内连线，设于该电迁移增进层上；

第二金属间介电层，环绕该第二金属内连线以及该第三金属内连线；

第一磁性隧道结(magnetic tunneling junction,MTJ)，设于该第二金属内连线上；以及

第二磁性隧道结，设于该第三金属内连线上。

11.如权利要求10所述的半导体元件，其中该电迁移增进层包含第一电迁移增进层以及第二电迁移增进层。

12.如权利要求11所述的半导体元件，其中该第二金属内连线设于该第一电迁移增进层上且该第三金属内连线设于该第二电迁移增进层上。

13.如权利要求11所述的半导体元件，其中该第一电迁移增进层顶部切齐该第二电迁移增进层以及该停止层顶部。

14.如权利要求9所述的半导体元件，其中该电迁移增进层顶部切齐该停止层顶部。

15.如权利要求9所述的半导体元件，其中该第一金属内连线以及该第二金属内连线包含不同材料。

16.如权利要求9所述的半导体元件，其中该第一金属内连线以及该电迁移增进层包含不同材料。

17.如权利要求9所述的半导体元件，其中该第二金属内连线以及该电迁移增进层包含不同材料。

Images