CN113517259A - 对准标识结构 - Google Patents
对准标识结构 Download PDFInfo
- Publication number
- CN113517259A CN113517259A CN202110723560.XA CN202110723560A CN113517259A CN 113517259 A CN113517259 A CN 113517259A CN 202110723560 A CN202110723560 A CN 202110723560A CN 113517259 A CN113517259 A CN 113517259A
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- mark structure
- grating
- bar
- structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000001259 photo etching Methods 0.000 claims abstract description 14
- 239000000126 substance Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 230000000737 periodic effect Effects 0.000 claims description 5
- 238000007517 polishing process Methods 0.000 claims description 4
- 230000002708 enhancing effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 7
- 238000000227 grinding Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种对准标识结构，包括：多个光栅图形，各光栅图形沿对准标识结构的长度方向上排列且具有光栅图形间隔区。在光栅图形间隔区中设置有填充图形。填充图形保证不影响各光栅图形产生的对准信号且用于设置光栅图形间隔区的负载，使光刻图形的形成区域和光刻图形间隔区的负载差异缩小以保证光栅图形不产生失真形变。本发明能改善对准标识结构在化学机械研磨和刻蚀中负载效应，使得对准标识结构的形貌不产生失真变形，从而能提高对准信号的准确度，改善套刻精度的稳定性和精确度，还能减少由于负载效应差产生的缺陷。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种对准标识(alignmentmark)结构。
背景技术
光刻机的对准系统将掩膜板上的图形和晶圆上已有的图形进行对准，从而保证曝光后图形之间的套刻精度。
首先利用掩膜与掩膜工件台、晶圆与晶圆工件台以及掩膜工件台与晶圆工件台之间的对准实现晶圆和掩膜之间的初步对准，下一步通过对准系统利用对准标识实现掩膜与晶圆之间的精确对准。
对准系统首先确定晶圆相对于晶圆工件台的网格，下一步通过将该网格应用到曝光系统中实现前后层的对准曝光
对准标识在实现晶圆和掩膜板之间的精确对准起着重要作用。可以在激光下产生衍射的周期性结构即光栅是对准标识的基本要求，除此之外，对准标识还必须满足不易被工艺破坏、便于放置在掩膜板上以及可以被对准系统有效地探测到等条件。
经过不断演化，对准标识从X/Y集成的样式变成了X部分和Y部分拆分开来的样式，与此同时，标识本身也越来越紧凑以适用越来越窄的划片槽的设计；此外，将对准标识的周期进行改动，可以得到高阶对准标识。如图1和2所示，为常用的两种高阶对准标识：NVSMAA157和NSSM AH53。
这些对准标识在边缘区域以及中间区域存在大片空白区域，会在后续化学机械平坦化以及刻蚀等过程中产生负载效应，导致对准标识变形，造成对准信号失真，影响后续光刻机曝光过程中的对准过程，严重的甚至会对准失败导致退片，无法曝光。
如图1所示，是现有对准标识结构的俯视面示意图；如图3A至图3B所示，是现有对准标识在刻蚀过程前后的器件剖面结构图；现有对准标识结构101包括：多个光栅图形102，各所述光栅图形102沿对准标识结构101的长度方向上排列且具有光栅图形间隔区。
通常，所述对准标识结构101呈长方形结构。
如图3B所示，各所述光栅图形102包括：多个平行排列的第一条形结构103，所述第一条形结构103之间具有第一间隔。
各所述光栅图形102内的各所述第一条形结构103的尺寸相同，各所述光栅图形102内的各所述第一间隔的尺寸相同，各所述光栅图形102内的各所述第一条形结构103和所述第一间隔排列形成周期结构。
各所述第一条形结构103的长度方向和所述对准标识结构101的长度方向垂直。
各所述光栅图形102相同；或者，各所述光栅图形102之间的各所述第一条形结构103的尺寸不相同，各所述光栅图形102之间的各所述第一间隔的尺寸不相同。
各所述光栅图形间隔区的尺寸相同或者不相同。
各所述对准标识结构101设置在划片槽上。
各所述光栅图形102中还设置有高阶级次衍射光增强的细分结构，所述细分结构中，各所述第一条形结构103细分成多个平行排列的第一子条形结构和位于各所述第一子条形结构之间的第一子间隔。
请参考图3B所示，所述对准标识结构101转移到晶圆上后，各所述第一条形结构103都呈凸出结构，各所述第一间隔都呈凹陷结构。
如图2A所示，是现有一种型号为NVSM AA157的对准标识结构的俯视面示意图；；对准标识结构101a中包括了两种不同的光栅图形102a和102a1，其中光栅图形102a具有高阶级次衍射光增强的细分结构。
如图2B所示，是现有一种型号为NSSM AH53的对准标识结构的俯视面示意图；对准标识结构101b中包括了多个相同的光栅图形102b，其中光栅图形102b具有高阶级次衍射光增强的细分结构，从图2B可以看出，各所述第一条形结构103b细分成3个平行排列的第一子条形结构104b和位于各所述第一子条形结构104b之间的第一子间隔。
所述对准标识结构101的负载包括：在所述对准标识结构101转移到晶圆上后，所述晶圆在后续的化学机械研磨工艺中的负载或者在后续刻蚀工艺中的负载。下面以刻蚀工艺为例来说明现现有对准标识结构101的负载效应：
如图3A所示，所述对准标识结构101形成在晶圆的半导体衬底105上并在半导体衬底105上形成有膜层106，膜层106的材料不同于组成所述对准标识结构101的材料，膜层106能为介质层、半导体层或金属层。
如图3B所示，对膜层106进行刻蚀；刻蚀过程中，在光栅图形间隔区中的所述膜层106的面积较大，故光栅图形间隔区中的所述膜层106的刻蚀负载较大，刻蚀速率会变慢，最后在光栅图形间隔区容易产生膜层106的刻蚀残留。
发明内容
本发明所要解决的技术问题是提供一种对准标识结构，能改善对准标识结构在化学机械研磨和刻蚀中负载效应，使得对准标识结构的形貌不产生失真变形，从而能提高对准信号的准确度，改善套刻精度的稳定性和精确度，还能减少由于负载效应差产生的缺陷。
为解决上述技术问题，本发明提供的对准标识结构包括：多个光栅图形，各所述光栅图形沿对准标识结构的长度方向上排列且具有光栅图形间隔区。
在所述光栅图形间隔区中设置有填充图形。
所述填充图形保证不影响各所述光栅图形产生的对准信号且用于设置所述光栅图形间隔区的负载，使所述光刻图形的形成区域和所述光刻图形间隔区的负载差异缩小以保证所述光栅图形不产生失真形变。
进一步的改进是，所述对准标识结构呈长方形结构。
进一步的改进是，各所述光栅图形包括：多个平行排列的第一条形结构，所述第一条形结构之间具有第一间隔。
各所述光栅图形内的各所述第一条形结构的尺寸相同，各所述光栅图形内的各所述第一间隔的尺寸相同，各所述光栅图形内的各所述第一条形结构和所述第一间隔排列形成周期结构。
进一步的改进是，各所述第一条形结构的长度方向和所述对准标识结构的长度方向垂直。
进一步的改进是，各所述填充图形中包括多个第二条形结构，各所述第二条形结构之间具有第二间隔。
各所述第二条形结构和所述第一条形结构不平行而具有夹角，以保证所述填充图形不影响各所述光栅图形产生的对准信号。
进一步的改进是，各所述第二条形结构的长度方向和所述第一条形结构的长度方向垂直。
进一步的改进是，各所述第二条形结构的尺寸相同或者不同，各所述第二间隔的尺寸相同或者不同。
进一步的改进是，各所述光栅图形相同；
或者，各所述光栅图形之间的各所述第一条形结构的尺寸不相同，各所述光栅图形之间的各所述第一间隔的尺寸不相同。
进一步的改进是，各所述光栅图形间隔区的尺寸相同或者不相同。
进一步的改进是，各所述光栅图形间隔区之间的所述填充图形相同或在不相同。
进一步的改进是，各所述对准标识结构设置在划片槽上。
进一步的改进是，所述对准标识结构的负载包括：在所述对准标识结构转移到晶圆上后，所述晶圆在后续的化学机械研磨工艺中的负载或者在后续刻蚀工艺中的负载。
进一步的改进是，各所述光栅图形中还设置有高阶级次衍射光增强的细分结构，
所述细分结构中，各所述第一条形结构细分成多个平行排列的第一子条形结构和位于各所述第一子条形结构之间的第一子间隔。
进一步的改进是，所述对准标识结构转移到晶圆上后，各所述第一条形结构和各所述第二条形结构都呈凸出结构，各所述第一间隔和各所述第二间隔都呈凹陷结构。
进一步的改进是，所述对准标识结构转移到晶圆上后，各所述第一子条形结构呈凸出结构，各所述第一子间隔呈凹陷结构。
本发明在光栅图形间隔区中设置了填充图形，填充图形具有不影响光栅图形产生的对准信号的结构，在此条件下，通过填充图形降低光刻图形的形成区域和光刻图形间隔区的负载差异，从而能改善对准标识结构在化学机械研磨和刻蚀中负载效应，使得对准标识结构的形貌不产生失真变形，从而能提高对准信号的准确度，改善套刻精度的稳定性和精确度；另外，由于负载效应改善后，还能减少缺陷源即减少由于负载效应差产生的缺陷。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有对准标识结构的俯视面示意图；
图2A是现有一种型号为NVSM AA157的对准标识结构的俯视面示意图；
图2B是现有一种型号为NSSM AH53的对准标识结构的俯视面示意图；
图3A-图3B是现有对准标识结构在刻蚀过程前后的器件剖面结构图；
图4是本发明实施例对准标识结构的俯视面示意图；
图5A是在图2A所示结构的基础上形成的本发明实施例的一种对准标识结构的俯视面示意图；
图5B是在图2B所示结构的基础上形成的本发明实施例的一种对准标识结构的俯视面示意图；
图6A-图6B是本发明实施例对准标识结构在刻蚀过程前后的器件剖面结构图。
具体实施方式
如图4所示，是本发明实施例对准标识结构201的俯视面示意图；如图6A至图6B所示，是本发明实施例对准标识在刻蚀过程前后的器件剖面结构图；本发明实施例对准标识结构201包括：多个光栅图形202，各所述光栅图形202沿对准标识结构201的长度方向上排列且具有光栅图形间隔区。
在所述光栅图形间隔区中设置有填充图形301。
所述填充图形301保证不影响各所述光栅图形202产生的对准信号且用于设置所述光栅图形间隔区的负载，使所述光刻图形的形成区域和所述光刻图形间隔区的负载差异缩小以保证所述光栅图形202不产生失真形变。
本发明实施例中，所述对准标识结构201呈长方形结构。
如图6B所示，各所述光栅图形202包括：多个平行排列的第一条形结构203，所述第一条形结构203之间具有第一间隔。
各所述光栅图形202内的各所述第一条形结构203的尺寸相同，各所述光栅图形202内的各所述第一间隔的尺寸相同，各所述光栅图形202内的各所述第一条形结构203和所述第一间隔排列形成周期结构。
各所述第一条形结构203的长度方向和所述对准标识结构201的长度方向垂直。
各所述填充图形301中包括多个第二条形结构302，各所述第二条形结构302之间具有第二间隔。
各所述第二条形结构302和所述第一条形结构203不平行而具有夹角，以保证所述填充图形301不影响各所述光栅图形202产生的对准信号。较佳为，各所述第二条形结构302的长度方向和所述第一条形结构203的长度方向垂直。
各所述第二条形结构302的尺寸相同或者不同，各所述第二间隔的尺寸相同或者不同。
各所述光栅图形202相同；或者，各所述光栅图形202之间的各所述第一条形结构203的尺寸不相同，各所述光栅图形202之间的各所述第一间隔的尺寸不相同。
各所述光栅图形间隔区的尺寸相同或者不相同。
各所述光栅图形间隔区之间的所述填充图形301相同或在不相同。
各所述对准标识结构201设置在划片槽上。
各所述光栅图形202中还设置有高阶级次衍射光增强的细分结构，所述细分结构中，各所述第一条形结构203细分成多个平行排列的第一子条形结构和位于各所述第一子条形结构之间的第一子间隔。各所述光栅图形202的增强的衍射光的级次包括第3级、第5级或第7级以上。
请参考图6B所示，所述对准标识结构201转移到晶圆上后，各所述第一条形结构203和各所述第二条形结构302都呈凸出结构，各所述第一间隔和各所述第二间隔都呈凹陷结构。
所述对准标识结构201转移到晶圆上后，各所述第一子条形结构呈凸出结构，各所述第一子间隔呈凹陷结构。
如图5A所示，是在图2A所示结构的基础上形成的本发明实施例的一种对准标识结构的俯视面示意图；对准标识结构201a中包括了两种不同的光栅图形202a和202a1，其中光栅图形202a具有高阶级次衍射光增强的细分结构。图5A中设置了填充图形301a，可以看出填充图形301a由多个所述第二条形结构302a平行排列而成，各所述第二条形结构302a之间为第二间隔。
如图5B所示，是在图2B所示结构的基础上形成的本发明实施例的一种对准标识结构的俯视面示意图；对准标识结构201b中包括了多个相同的光栅图形202b，其中光栅图形202b具有高阶级次衍射光增强的细分结构，从图5B可以看出，各所述第一条形结构203b细分成多个平行排列的第一子条形结构204b和位于各所述第一子条形结构204b之间的第一子间隔。
所述对准标识结构201的负载包括：在所述对准标识结构201转移到晶圆上后，所述晶圆在后续的化学机械研磨工艺中的负载或者在后续刻蚀工艺中的负载。下面以刻蚀工艺为例来说明本发明实施例能改善所述对准标识结构201的负载：
如图6A所示，所述对准标识结构201形成在晶圆的半导体衬底205上并在半导体衬底205上形成有膜层206，膜层206的材料不同于组成所述对准标识结构201的材料，膜层206能为介质层、半导体层或金属层。
如图6B所示，对膜层206进行刻蚀；刻蚀过程中，由于各区域的膜层206暴露面积基本上均匀，故各区域的刻蚀负载差异不大，这样能实现对各区域的膜层206进行均匀刻蚀，最后不会产生由膜层206的刻蚀残留产生的缺陷。
本发明实施例在光栅图形间隔区中设置了填充图形301，填充图形301具有不影响光栅图形202产生的对准信号的结构，在此条件下，通过填充图形301降低光刻图形的形成区域和光刻图形间隔区的负载差异，从而能改善对准标识结构201在化学机械研磨和刻蚀中负载效应，使得对准标识结构201的形貌不产生失真变形，从而能提高对准信号的准确度，改善套刻精度的稳定性和精确度；另外，由于负载效应改善后，还能减少缺陷源即减少由于负载效应差产生的缺陷。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种对准标识结构，其特征在于，包括：多个光栅图形，各所述光栅图形沿对准标识结构的长度方向上排列且具有光栅图形间隔区；
在所述光栅图形间隔区中设置有填充图形；
所述填充图形保证不影响各所述光栅图形产生的对准信号且用于设置所述光栅图形间隔区的负载，使所述光刻图形的形成区域和所述光刻图形间隔区的负载差异缩小以保证所述光栅图形不产生失真形变。
2.如权利要求1所述的对准标识结构，其特征在于：所述对准标识结构呈长方形结构。
3.如权利要求2所述的对准标识结构，其特征在于：各所述光栅图形包括：多个平行排列的第一条形结构，所述第一条形结构之间具有第一间隔；
各所述光栅图形内的各所述第一条形结构的尺寸相同，各所述光栅图形内的各所述第一间隔的尺寸相同，各所述光栅图形内的各所述第一条形结构和所述第一间隔排列形成周期结构。
4.如权利要求3所述的对准标识结构，其特征在于：各所述第一条形结构的长度方向和所述对准标识结构的长度方向垂直。
5.如权利要求4所述的对准标识结构，其特征在于：各所述填充图形中包括多个第二条形结构，各所述第二条形结构之间具有第二间隔；
各所述第二条形结构和所述第一条形结构不平行而具有夹角，以保证所述填充图形不影响各所述光栅图形产生的对准信号。
6.如权利要求5所述的对准标识结构，其特征在于：各所述第二条形结构的长度方向和所述第一条形结构的长度方向垂直。
7.如权利要求6所述的对准标识结构，其特征在于：各所述第二条形结构的尺寸相同或者不同，各所述第二间隔的尺寸相同或者不同。
8.如权利要求3所述的对准标识结构，其特征在于：各所述光栅图形相同；
或者，各所述光栅图形之间的各所述第一条形结构的尺寸不相同，各所述光栅图形之间的各所述第一间隔的尺寸不相同。
9.如权利要求1所述的对准标识结构，其特征在于：各所述光栅图形间隔区的尺寸相同或者不相同。
10.如权利要求9所述的对准标识结构，其特征在于：各所述光栅图形间隔区之间的所述填充图形相同或在不相同。
11.如权利要求1所述的对准标识结构，其特征在于：各所述对准标识结构设置在划片槽上。
12.如权利要求1所述的对准标识结构，其特征在于：所述对准标识结构的负载包括：在所述对准标识结构转移到晶圆上后，所述晶圆在后续的化学机械研磨工艺中的负载或者在后续刻蚀工艺中的负载。
13.如权利要求3所述的对准标识结构，其特征在于：各所述光栅图形中还设置有高阶级次衍射光增强的细分结构；
所述细分结构中，各所述第一条形结构细分成多个平行排列的第一子条形结构和位于各所述第一子条形结构之间的第一子间隔。
14.如权利要求5所述的对准标识结构，其特征在于：所述对准标识结构转移到晶圆上后，各所述第一条形结构和各所述第二条形结构都呈凸出结构，各所述第一间隔和各所述第二间隔都呈凹陷结构。
15.如权利要求13所述的对准标识结构，其特征在于：所述对准标识结构转移到晶圆上后，各所述第一子条形结构呈凸出结构，各所述第一子间隔呈凹陷结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110723560.XA CN113517259B (zh) | 2021-06-29 | 2021-06-29 | 对准标识结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110723560.XA CN113517259B (zh) | 2021-06-29 | 2021-06-29 | 对准标识结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517259A true CN113517259A (zh) | 2021-10-19 |
| CN113517259B CN113517259B (zh) | 2024-01-19 |
Family
ID=78065970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110723560.XA Active CN113517259B (zh) | 2021-06-29 | 2021-06-29 | 对准标识结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517259B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050153466A1 (en) * | 2004-01-08 | 2005-07-14 | Yeon-Dong Choi | Photoresist pattern, method of fabricating the same, and method of assuring the quality thereof |
| CN102645855A (zh) * | 2012-04-24 | 2012-08-22 | 上海宏力半导体制造有限公司 | 增强型全局对准标记和光刻版图 |
| CN104078446A (zh) * | 2013-03-27 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 键合对准标记及计算偏移量的方法 |
| CN108519725A (zh) * | 2018-04-20 | 2018-09-11 | 睿力集成电路有限公司 | 组合掩膜版、半导体器件及其形成方法 |
| CN109309020A (zh) * | 2017-07-28 | 2019-02-05 | 联华电子股份有限公司 | 半导体结构 |
| US20190259708A1 (en) * | 2018-02-18 | 2019-08-22 | Globalfoundries Inc. | Mark structure for aligning layers of integrated circuit structure and methods of forming same |
| CN111240162A (zh) * | 2020-03-10 | 2020-06-05 | 上海华力微电子有限公司 | 改善光刻机对准的方法 |
-
2021
- 2021-06-29 CN CN202110723560.XA patent/CN113517259B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050153466A1 (en) * | 2004-01-08 | 2005-07-14 | Yeon-Dong Choi | Photoresist pattern, method of fabricating the same, and method of assuring the quality thereof |
| CN102645855A (zh) * | 2012-04-24 | 2012-08-22 | 上海宏力半导体制造有限公司 | 增强型全局对准标记和光刻版图 |
| CN104078446A (zh) * | 2013-03-27 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 键合对准标记及计算偏移量的方法 |
| CN109309020A (zh) * | 2017-07-28 | 2019-02-05 | 联华电子股份有限公司 | 半导体结构 |
| US20190259708A1 (en) * | 2018-02-18 | 2019-08-22 | Globalfoundries Inc. | Mark structure for aligning layers of integrated circuit structure and methods of forming same |
| CN108519725A (zh) * | 2018-04-20 | 2018-09-11 | 睿力集成电路有限公司 | 组合掩膜版、半导体器件及其形成方法 |
| CN111240162A (zh) * | 2020-03-10 | 2020-06-05 | 上海华力微电子有限公司 | 改善光刻机对准的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517259B (zh) | 2024-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10570499B2 (en) | Mask frame, a mask frame manufacturing method and a mask | |
| JP5353230B2 (ja) | フォトマスクのパタン位置補正方法および位置補正されたフォトマスク | |
| US20130164689A1 (en) | Photomask and method for forming overlay mark using the same | |
| CN101206406B (zh) | 光刻检测图形及光刻版版图 | |
| KR100746619B1 (ko) | 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법 | |
| KR100817064B1 (ko) | 미세패턴을 형성하기 위한 마스크 및 그 형성방법 | |
| CN113517259B (zh) | 对准标识结构 | |
| JP4387583B2 (ja) | 校正用プレート、校正用プレート生成方法、及び半導体装置の製造方法 | |
| JP2012109428A (ja) | インプリント・リソグラフィ用マスク | |
| CN113515018B (zh) | 一种60μm划片槽的对位标记设计方法 | |
| WO2021164608A1 (zh) | 应用于半导体光刻工艺中的掩膜版及光刻工艺方法 | |
| KR100422907B1 (ko) | 정전기 방지 모듈을 갖는 마스크 | |
| JPH01196822A (ja) | 半導体集積回路装置 | |
| CN116960110A (zh) | 重叠标记 | |
| CN106681099B (zh) | 一种掩膜板和阵列基板 | |
| KR100262667B1 (ko) | 반도체장치제조방법 | |
| KR100278919B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100668730B1 (ko) | 반도체 소자의 오버레이 키 | |
| KR100244453B1 (ko) | 반도체 웨이퍼의 포커스 패턴 형성구조 | |
| KR20040003936A (ko) | 반도체 소자의 얼라인 마크 | |
| KR20090036009A (ko) | 오버레이 버니어 | |
| CN116610009A (zh) | 一种叠对标记的掩膜版版图 | |
| KR20100107203A (ko) | 미세 패턴의 균일도를 개선하는 방법 | |
| KR20070066050A (ko) | 반도체 소자의 오버레이 버니어 | |
| KR20100129865A (ko) | 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |