CN116610009A - 一种叠对标记的掩膜版版图 - Google Patents

一种叠对标记的掩膜版版图 Download PDF

Info

Publication number
CN116610009A
CN116610009A CN202310582099.XA CN202310582099A CN116610009A CN 116610009 A CN116610009 A CN 116610009A CN 202310582099 A CN202310582099 A CN 202310582099A CN 116610009 A CN116610009 A CN 116610009A
Authority
CN
China
Prior art keywords
mark
pattern
overlay
overlay mark
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310582099.XA
Other languages
English (en)
Inventor
付嵛
吴鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202310582099.XA priority Critical patent/CN116610009A/zh
Publication of CN116610009A publication Critical patent/CN116610009A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供一种叠对标记的掩膜版版图，包括主图形区以及围绕所述主图形区的切割道图形区，其中，所述主图形区包括用于在芯片的器件区内对应形成第一叠对标记的第一标记图案，所述切割道图形区包括用于在芯片的切割道区内对应形成第二叠对标记的第二标记图案。利用所述叠对标记的掩膜版版图在所述器件区形成所述第一叠对标记，以及在所述切割道区形成所述第二叠对标记，可以准确模拟所述器件区内的叠对变化，尤其是实现所述器件区的中心位置的各层光刻图案的叠对变化进行准确测量。

Description

一种叠对标记的掩膜版版图
技术领域
本发明涉及半导体制造技术领域，特别涉及一种叠对标记的掩膜版版图。
背景技术
在现有的半导体制作过程中，在晶圆制作半导体器件之前，需要对晶圆进行布局设计，将晶圆划分为若干单元区(Die)和位于单元区之间的切割道(Scribe lane)，其中，单元区用于后续形成半导体器件，切割道用于在半导体器件制作完成时，作为封装阶段单元区分割时的分割线。在设计用于划分晶圆表面的单元区和切割道的光刻版图时，通常将光刻对准标记(alignment mark)和叠对标记(overlay mark)等光刻工艺中所需要用到的光刻图形形成在切割道。
随着半导体器件的集成度不断提高，器件的特征尺寸不断缩小，各层光刻图案之间的叠对准确性对于晶圆整体良率的影响越来越重要。
发明内容
本发明的目的在于提供一种叠对标记的掩膜版版图，以解决各层光刻图案之间的叠对准确性不高的问题。
为解决上述技术问题，本发明提供一种叠对标记的掩膜版版图，包括主图形区以及围绕所述主图形区的切割道图形区，其中，所述主图形区包括用于在芯片的器件区内对应形成第一叠对标记的第一标记图案，所述切割道图形区包括用于在芯片的切割道区内对应形成第二叠对标记的第二标记图案。
优选的，在所述叠对标记的掩膜版版图中，所述第一标记图案包括标识图形区域和围绕所述标识图形区域的虚设图形区域，所述虚设图形区域的边沿上的任一位置与所述标识图形区域之间的距离均相等。
优选的，在所述叠对标记的掩膜版版图中，所述标识图形区域包括：面积相同的四个子图形区域，四个所述子图形区域两两呈对角分布，其中两个呈对角分布的所述子图形区域分别包括沿第一方向布置且相互平行的多个第一条形图案，另外两个呈对角分布的所述子图形区域分别包括沿第二方向布置且相互平行的多个第二条形图案，所述第一方向和所述第二方向相垂直。
优选的，在所述叠对标记的掩膜版版图中，所述标识图形区域为正方形区域。
优选的，在所述叠对标记的掩膜版版图中，所述掩膜版版图包括多个所述第一标记图案，多个所述第一标记图案间隔形成于所述主图形区。
优选的，在所述叠对标记的掩膜版版图中，至少在所述主图形区的中心形成一所述第一标记图案。
优选的，在所述叠对标记的掩膜版版图中，通过所述第一标记图案形成的所述第一叠对标记的关键尺寸，与通过所述第二标记图案形成的所述第二叠对标记的关键尺寸相同。
优选的，在所述叠对标记的掩膜版版图中，所述第一标记图案的尺寸为所述第二标记图案的尺寸的x倍，所述x倍依据版图转化规则进行设计。
优选的，在所述叠对标记的掩膜版版图中，在所述切割道图形区与相邻两个所述主图形区距离相等的位置形成所述第二标记图案。
优选的，在所述叠对标记的掩膜版版图中，利用所述掩膜版版图形成所述第一叠对标记的所述器件区的膜层和形成所述第二叠对标记的所述切割道区的膜层的结构相同，以同时通过所述第一叠对标记和所述第二叠对标记对所述芯片的叠对变化进行量测。
综上所述，本发明提供一种叠对标记的掩膜版版图，包括主图形区以及围绕所述主图形区的切割道图形区，其中，所述主图形区包括用于在芯片器件区内对应形成第一叠对标记的第一标记图案，所述切割道图形区包括用于在芯片切割道区内对应形成第二叠对标记的第二标记图案。利用所述叠对标记的掩膜版版图在所述器件区形成所述第一叠对标记，以及在所述切割道区形成所述第二叠对标记。通过在所述器件区形成第一叠对标记，以及在所述切割道区形成第二叠对标记，可以准确模拟所述器件区内的叠对变化，因此可以提高量测各层光刻图案之间的叠对准确性。
附图说明
图1是本发明一实施例的由第一标记图案形成的第一叠对标记示意图；
图2是本发明一实施例的器件区和切割道区的叠对标记的分布示意图；
图3是本发明一实施例的第一叠对标记合并规则的示意图；
图4是本发明一实施例的第一叠对标记的初始目标尺寸示意图；
图5是本发明一实施例的第一叠对标记的扩大目标尺寸示意图；
图6是本发明一实施例的第一叠对标记的扩大目标尺寸经缩小后的尺寸示意图；
其中，各附图标记如下：
1-第一叠对标记；2-第二叠对标记；3-第一标记图案；
30-标识图形区域；31-虚设图形区域；
301-第一条形图案；302-第二条形图案。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种叠对标记的掩膜版版图作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。另外，术语第一、第二等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
在芯片制造中，从结构上看，类似于房屋建造，从衬底开始一层一层地向上垒，层与层之间必须保证一定的精度对准，这样才能保证最后芯片的正常功能，层与层之间的对准指标就定义为叠对变化精度。现有的叠对变化测量技术中，只有芯片切割道区存在叠对标记，以为层与层之间的叠对变化进行测量。
然而，在模拟大尺寸芯片的各层光刻图案之间的叠对变化时，这时由于芯片器件区面积较大，而芯片切割道区数量减少，继而位于芯片切割道区的叠对标记数量减少，此时若只通过位于芯片切割道区的叠对标记进行层与层之间的叠对变化的量测，将会导致芯片器件区内的叠对变化无法精准量测，尤其是所述器件区内部的中心位置的叠对变化无法得到准确量测。
为解决上述技术问题，本实施例提供一种叠对标记的掩膜版版图，请参见图1及图2，包括：主图形区以及围绕所述主图形区的切割道图形区，其中，所述主图形区包括用于在芯片的器件区内对应形成第一叠对标记1的第一标记图案3，所述切割道图形区包括用于在芯片的切割道区内对应形成第二叠对标记2的第二标记图案。
其中，所述第一标记图案3包括标识图形区域30和围绕所述标识图形区域30的虚设图形区域31，且所述虚设图形区域31的边沿上的任一位置与所述标识图形区域30之间的距离均相等。优选的，所述标识图形区域30为正方形区域。
例如，所述第一叠对标记1的边长a为30微米，其中，所述标识图形区域30的边长b为18微米，所述虚设图形区域31的边沿上的任一位置与所述标识区域的边沿之间的最小距离d为6微米。
值得说明的是，所述虚设图形区域31的作用是防止形成于所述芯片器件区上的所述第一叠对标记1影响芯片上的集成电容电阻，并进一步影响芯片最终的电性。
进一步的，请继续参见图1，所述标识图形区域30包括：面积相同的四个子图形区域，四个所述子图形区域两两呈对角分布，其中两个呈对角分布的所述子图形区域分别包括沿第一方向布置且相互平行的多个第一条形图案301，另外两个呈对角分布的所述子图形区域分别包括沿第二方向布置且相互平行的多个第二条形图案302，所述第一方向和所述第二方向相垂直。以方便形成于所述芯片器件区的第一叠对标记1在所述第一方向和所述第二方向上进行叠对变化量测。
此外，所述掩膜版版图包括多个所述第一标记图案3，多个所述第一标记图案3间隔形成于所述主图形区，且至少在所述主图形区的中心形成一所述第一标记图案3。多个所述第一标记图案3提高对所述器件区的叠对变化的量测精度。
请参见图3，图3为第一叠对标记合并规则的示意图，为方便layout布线，相邻两个所述第一叠对标记1之间存在一距离L，可选的，L为30μm。
通过所述第一标记图案3形成的所述第一叠对标记1的关键尺寸，与通过所述第二标记图案形成的所述第二叠对标记2的关键尺寸相同。
具体的，在本发明实施例的一具体的实施方式中，掩膜版版图的制版过程如下：首先，在平整光洁的玻璃(或石英)基版上通过直流磁控溅射沉积感光材料氮化铬-氮氧化铬从而形成铬膜基版；然后，在该铬膜基版上均匀涂敷一层光致抗蚀剂或电子束抗蚀剂制成匀胶铬版，该匀胶铬版即为光掩膜基板，其是制作微缩几何图形的理想感光性空白板；最后，通过光刻制版工艺在光掩膜基版上印制由原始集成电路设计版图转化而来的微缩几何图形，从而完成掩膜版版图的制版工序。最后在得到掩膜版版图之后即可进行晶圆的生产。
值得说明的是，上述版图转化处理为层演算推算生成用于掩膜版制作的数据，主要根据掩膜版的尺寸规格按照芯片的尺寸进行切割线的版图排列设计。在版图的设置过程中，是按照等分法将叠对标记的标准关键尺寸进行划分，得到所需的叠对标记。例如，标准关键尺寸为8微米，则可将标准关键尺寸所占据的宽度划分为2.6微米、2.8微米和2.6微米三个宽度区域设置叠对标记。
在进行上述版图转化过程后，由于版图转化规则，所述器件区的结构会相应缩小1/x倍，因此，为保证形成于所述器件区的所述第一叠对标记1和形成于所述切割道区的所述第二叠对标记2的关键尺寸一致，较佳的，所述第一标记图案3的尺寸为所述第二标记图案的尺寸的x倍，所述x倍依据版图转化规则进行设计。
例如，在经版图转化之后，所述器件区的结构会缩小0.9倍，为保证所述第一叠对标记1和所述第二叠对标记2的关键尺寸一致，所述第一标记图案3的尺寸将以1/0.9倍涨大。
请结合下表1(表1中单位为nm)并参照图4～图6，图4～图6分别为第一叠对标记的初始目标尺寸示意图、第一叠对标记的扩大目标尺寸示意图以及第一叠对标记的扩大目标尺寸经缩小后的尺寸示意图。
Pitch CD_CT CD_P1 Bias
Initialtarget 800 171 429 200
Enlargedtarget 889 190 477 200
Enlargedtargetaftershrink 800.1 171 429.3 180
表1
Pitch指的是两个目标图形的中心之间的距离，即D1，也就是所述目标图形line(线宽)和space(彼此间距)之和，本实施例中，线宽包括CD_CT和CD_P1，即D2和D3；彼此间距为Bias，即D4+D5。
结合上表，初始目标尺寸的Pitch为800，由于在经版图转化之后，所述器件区的结构会缩小0.9倍，扩大目标尺寸的Pitch为800*(1/0.9)＝889，同理，可得CD_CT和CD_P1的扩大目标的尺寸，在此不再赘述。
另外，在利用所述第一叠对标记1和所述第二叠对标记2对芯片各层的光刻图案进行叠对变化量测时，需同时检测第一叠对标记1和所述第二叠对标记2，以获得对应的光学信号；根据所述光学信号获得第一叠对标记1和所述第二叠对标记2的位置信息，较佳的，在所述切割道图形区与相邻两个所述主图形区距离相等的位置形成所述第二标记图案，以使通过所述第二标记图案形成于所述芯片切割道区的所述第二叠对标记2与相邻两个所述芯片器件区的距离相等，从而使得在获取光学信号时，所述第二叠对标记2上方的光刻胶距离两侧所述芯片器件区的距离相等，光刻胶平整度较高，从而测得的信号强度高。
本实施例中，利用所述掩膜版版图形成所述第一叠对标记1的所述器件区的膜层和形成所述第二叠对标记2的所述切割道区的膜层的结构相同，以同时通过所述第一叠对标记1和所述第二叠对标记2对所述芯片的叠对变化进行量测。
对于所述第一叠对标记1和所述第二叠对标记2的具体形式可以是多样的，例如，叠对标记具有一个或多个非平整结构，此处的“非平整结构”既可以是凹陷也可以是凸起。当叠对标记具有多个非平整结构时，该多个非平整结构可以是相同的也可以是不同的。进一步的，凸起结构和凹陷结构本身的情况也可以是多样的。以凹陷结构为例，该凹陷结构既可以是一个圆孔、也可以是方孔或者长方形的凹槽。在一些实施例中，叠对标记是相互平行的具有一定间隔的光栅结构。叠对标记的宽度和高度都可以根据实际需求设定，本发明实施例不做具体限制。
在进行叠对变化量测时，需要同时量测同一层的位于所述器件区内的所述第一叠对标记1和位于所述切割道区的所述第二叠对标记2相对前层的相应的叠对标记的叠对变化，因此需要保证所述第一叠对标记1和所述第二叠对标记2具有相同结构的底层膜层。
综上所述，本发明实施例提供一种叠对标记的掩膜版版图，包括主图形区以及围绕所述主图形区的切割道图形区，其中，所述主图形区包括用于在芯片器件区内对应形成第一叠对标记的第一标记图案，所述切割道图形区包括用于在芯片切割道区内对应形成第二叠对标记的第二标记图案。利用所述叠对标记的掩膜版版图在所述器件区形成所述第一叠对标记，以及在所述切割道区形成所述第二叠对标记，可以准确模拟所述器件区内的叠对变化，尤其是实现所述器件区的中心位置的各层光刻图案的叠对变化进行准确测量。
此外还应该认识到，虽然本发明申请已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (10)

1.一种叠对标记的掩膜版版图，其特征在于，包括：
主图形区以及围绕所述主图形区的切割道图形区，其中，所述主图形区包括用于在芯片的器件区内对应形成第一叠对标记的第一标记图案，所述切割道图形区包括用于在芯片的切割道区内对应形成第二叠对标记的第二标记图案。
2.如权利要求1所述的叠对标记的掩膜版版图，其特征在于，所述第一标记图案包括：
标识图形区域和围绕所述标识图形区域的虚设图形区域，所述虚设图形区域的边沿上的任一位置与所述标识图形区域之间的距离均相等。
3.如权利要求2所述的叠对标记的掩膜版版图，其特征在于，所述标识图形区域包括：面积相同的四个子图形区域，四个所述子图形区域两两呈对角分布，其中两个呈对角分布的所述子图形区域分别包括沿第一方向布置且相互平行的多个第一条形图案，另外两个呈对角分布的所述子图形区域分别包括沿第二方向布置且相互平行的多个第二条形图案，所述第一方向和所述第二方向相垂直。
4.如权利要求2所述的叠对标记的掩膜版版图，其特征在于，所述标识图形区域为正方形区域。
5.如权利要求1所述的叠对标记的掩膜版版图，其特征在于，所述叠对标记的掩膜版版图包括多个所述第一标记图案，多个所述第一标记图案间隔形成于所述主图形区。
6.如权利要求1所述的叠对标记的掩膜版版图，其特征在于，至少在所述主图形区的中心形成一所述第一标记图案。
7.如权利要求1所述的叠对标记的掩膜版版图，其特征在于，通过所述第一标记图案形成的所述第一叠对标记的关键尺寸，与通过所述第二标记图案形成的所述第二叠对标记的关键尺寸相同。
8.如权利要求7所述的叠对标记的掩膜版版图，其特征在于，所述第一标记图案的尺寸为所述第二标记图案的尺寸的x倍，所述x倍依据版图转化规则进行设计。
9.如权利要求1所述的叠对标记的掩膜版版图，其特征在于，在所述切割道图形区与相邻两个所述主图形区距离相等的位置形成所述第二标记图案。
10.如权利要求1所述的叠对标记的掩膜版版图，其特征在于，利用所述叠对标记的掩膜版版图形成所述第一叠对标记的所述器件区的膜层和形成所述第二叠对标记的所述切割道区的膜层的结构相同，以同时通过所述第一叠对标记和所述第二叠对标记对所述芯片的叠对变化进行量测。
CN202310582099.XA 2023-05-22 2023-05-22 一种叠对标记的掩膜版版图 Pending CN116610009A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310582099.XA CN116610009A (zh) 2023-05-22 2023-05-22 一种叠对标记的掩膜版版图

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310582099.XA CN116610009A (zh) 2023-05-22 2023-05-22 一种叠对标记的掩膜版版图

Publications (1)

Publication Number Publication Date
CN116610009A true CN116610009A (zh) 2023-08-18

Family

ID=87674185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310582099.XA Pending CN116610009A (zh) 2023-05-22 2023-05-22 一种叠对标记的掩膜版版图

Country Status (1)

Country Link
CN (1) CN116610009A (zh)

Similar Documents

Publication Publication Date Title
US20210018851A1 (en) Overlay measurement structures and method of overlay errors
CN114460816B (zh) 自参考和自校准干涉图案叠加测量
US8173544B2 (en) Integrated circuit having interleaved gridded features, mask set and method for printing
US8143731B2 (en) Integrated alignment and overlay mark
CN109828440B (zh) 基于衍射的套刻标识以及套刻误差测量方法
US9097989B2 (en) Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control
CN102156392A (zh) 光刻机对准参数的检测装置及其检测方法
US6262435B1 (en) Etch bias distribution across semiconductor wafer
US8497997B2 (en) Semiconductor device and method of manufacturing the same
CN110824847B (zh) 提高套刻精度的刻蚀方法
US8717539B2 (en) Calibration of optical line shortening measurements
CN111240162B (zh) 改善光刻机对准的方法
CN113534626B (zh) 用于套刻精度测量的标记系统及量测方法
CN115097691B (zh) 一种掩模板及形成方法
US7427774B1 (en) Targets for measurements in semiconductor devices
US7008731B2 (en) Method of manufacturing a photomask and method of manufacturing a semiconductor device using the photomask
CN112034677B (zh) 一种套刻标记、套刻标记方法及套刻测量方法
CN104281010B (zh) 形成方法和基板
US20070028200A1 (en) Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements
CN116610009A (zh) 一种叠对标记的掩膜版版图
CN111948919B (zh) 光刻标记、对准标记及对准方法
JP2001102285A (ja) 位置合わせマーク
TWI817438B (zh) 重疊標記
CN114253092B (zh) 用于套刻精度测量的标记系统及量测方法
CN112230516B (zh) 一种提高光阻图形线宽量测精度的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination