CN113506771A - 半导体结构的制作方法以及半导体结构 - Google Patents

半导体结构的制作方法以及半导体结构 Download PDF

Info

Publication number
CN113506771A
CN113506771A CN202110838921.5A CN202110838921A CN113506771A CN 113506771 A CN113506771 A CN 113506771A CN 202110838921 A CN202110838921 A CN 202110838921A CN 113506771 A CN113506771 A CN 113506771A
Authority
CN
China
Prior art keywords
filled
sacrificial layer
substrate
sub
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110838921.5A
Other languages
English (en)
Other versions
CN113506771B (zh
Inventor
熊少游
程磊
付家赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110838921.5A priority Critical patent/CN113506771B/zh
Publication of CN113506771A publication Critical patent/CN113506771A/zh
Application granted granted Critical
Publication of CN113506771B publication Critical patent/CN113506771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供了一种半导体结构的制作方法以及半导体结构，该制作方法包括：提供基底，基底中具有待填充结构，待填充结构包括相对的底部和开口部，以及沿底部向开口部延伸的侧壁；至少在侧壁上形成预备牺牲层，使得未被填充的待填充结构的宽度沿第一方向依次减小，第一方向为由底部指向开口部的方向；向未被填充的待填充结构中通入预定气体，以在未被填充的待填充结构中形成导电插塞，其中，预定气体与预备牺牲层的材料发生反应。该方法较好地解决现有技术中填充高深宽比的沟槽时会在沟槽内形成孔洞的问题。

Description

半导体结构的制作方法以及半导体结构
技术领域
本申请涉及半导体领域，具体而言，涉及一种半导体结构的制作方法以及半导体结构。
背景技术
随着半导体技术不断发展，半导体器件的尺寸在不断地缩小，而且，芯片上器件尺寸相应缩小是按比例进行的，仅减小芯片上一个特征尺寸是不可接受的。半导体器件尺寸的不断缩小，传统的低深宽比的沟槽逐渐演变为高深宽比的沟槽，要无间隙的填充这些沟槽变得越来越困难。
因此，亟需一种方法，来解决现有技术中填充高深宽比的沟槽时会在沟槽内形成孔洞的问题。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种半导体结构的制作方法以及半导体结构，以解决现有技术中填充高深宽比的沟槽时会在沟槽内形成孔洞的问题。
根据本发明实施例的一个方面，提供了一种半导体结构的制作方法，包括：提供基底，所述基底中具有待填充结构，所述待填充结构包括相对的底部和开口部，以及沿所述底部向所述开口部延伸的侧壁；至少在所述侧壁上形成预备牺牲层，使得未被填充的所述待填充结构的宽度沿第一方向依次减小，所述第一方向为由所述底部指向所述开口部的方向；向未被填充的所述待填充结构中通入预定气体，以在未被填充的所述待填充结构中形成导电插塞，其中，所述预定气体与所述预备牺牲层的材料发生反应。
可选地，至少在所述侧壁上形成预备牺牲层，使得未被填充的所述待填充结构的宽度沿第一方向依次减小，包括：在所述基底的裸露表面上依次形成N个预备子牺牲层，任意相邻的两个所述预备子牺牲层中，后形成的所述预备子牺牲层的厚度大于先形成的所述预备子牺牲层的厚度，且任意所述预备子牺牲层的第一厚度沿所述第一方向增大，所述第一厚度大于第二厚度，所述第一厚度为所述预备子牺牲层在所述侧壁上的厚度，所述第二厚度为所述预备子牺牲层在所述底部上的厚度。
可选地，在所述基底的裸露表面上依次形成N个预备子牺牲层，包括：以相同的生长速率依次在所述基底的裸露表面上生长N个所述预备子牺牲层，且任意相邻的两个所述预备子牺牲层中，后形成的所述预备子牺牲层的生长时长大于先形成的所述预备子牺牲层的生长时长，其中，N为大于或等于2的整数。
可选地，在所述基底的裸露表面上依次形成N个预备子牺牲层，包括：以相同的生长时长依次在所述基底的裸露表面上生长N个所述预备子牺牲层，且任意相邻的两个所述预备子牺牲层中，后形成的所述预备子牺牲层的生长速率大于先形成的所述预备子牺牲层的生长速率，其中，N为大于或等于2的整数。
可选地，在提供基底之后，在至少在所述侧壁上形成预备牺牲层，使得未被填充的所述待填充结构的宽度沿第一方向依次减小之前，所述方法还包括：在所述基底的裸露表面上形成阻挡层；在所述阻挡层的裸露表面上形成金属层。
可选地，所述阻挡层的材料包括氮化钛。
可选地，所述金属层的材料包括钨。
可选地，所述预备牺牲层的材料包括氮化钨。
可选地，所述导电插塞的材料包括钨。
根据本发明实施例的另一方面，还提供了一种半导体结构，所述半导体结构为采用任一种所述的制作方法得到的半导体结构。
根据本发明实施例的再一方面，还提供了一种半导体结构，包括基底、牺牲层以及导电插塞，其中，所述基底中具有待填充结构，所述待填充结构包括相对的底部和开口部，以及沿所述底部向所述开口部延伸的侧壁；所述牺牲层至少位于所述待填充结构的侧壁上；所述导电插塞位于所述待填充结构的剩余部分中，所述导电插塞的截面面积沿第一方向减小，所述第一方向为由所述底部指向所述开口部的方向，所述截面与所述第一方向垂直。
可选地，所述牺牲层包括多个子牺牲层，任意相邻的两个所述子牺牲层中，远离所述基底的所述子牺牲层的厚度大于靠近所述基底的所述子牺牲层的厚度，且任意所述子牺牲层的第一厚度沿所述第一方向增大，所述第一厚度为所述子牺牲层在所述侧壁上的厚度。
可选地，所述半导体结构还包括阻挡层和金属层，其中，所述阻挡层位于所述待填充结构内，且所述阻挡层与所述基底接触；所述金属层位于所述阻挡层的远离所述基底的表面上。
可选地，所述阻挡层的材料包括氮化钛，所述金属层的材料包括钨。
可选地，所述牺牲层的材料包括氮化钨，所述导电插塞的材料包括钨。
在本发明实施例中，所述的半导体结构的制作方法中，首先提供包括具有待填充结构的基底；然后，至少在待填充结构的侧壁上形成预备牺牲层，使得剩余的所述待填充结构的宽度沿第一方向依次减小，所述第一宽度为由待填充结构的底部指向开口部的方向，即剩余的所述待填充结构呈梯形，靠近所述开口部的侧壁上的预备牺牲层的厚度大于靠近所述底部的侧壁上的预备牺牲层的厚度；最后，向剩余的所述待填充结构中通入预定气体，以在剩余的所述待填充结构中形成导电插塞，所述预定气体与所述预备牺牲层的材料发生反应，即所述预备牺牲层的材料可以抑制所述导电插塞在剩余的所述待填充结构中沉积。本申请的所述方法中，通过在所述待填充结构的侧壁上形成所述预备牺牲层，使得所述开口部附近的所述预备牺牲层较厚，所述底部附近的所述预备牺牲层较薄，这样在剩余的所述待填充结构中形成所述导电插塞的过程中，开口部的预备牺牲层对所述导电插塞的抑制作用较强，底部的预备牺牲层对所述导电插塞的抑制作用较弱，使得所述导电插塞在底部的生长速度，比在开口部的生长速度快，从而避免了待填充结构内部还未完全填充，待填充结构开口部的导电插塞已经封口的问题，较好地解决现有技术中填充高深宽比的沟槽时会在沟槽内形成孔洞的问题，保证了在沟槽内无孔洞的填充所述导电插塞，保证了导电插塞的填充效果较好。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的半导体结构的制作方法生成的流程示意图；
图2至图7根据本申请的半导体工艺的在不同工艺步骤后形成的结构示意图。
其中，上述附图包括以下附图标记：
10、基底；20、预备牺牲层；30、待填充结构；40、导电插塞；100、衬底；101、堆叠结构；102、绝缘介质层；103、牺牲部；104、金属栅极；200、第一预备子牺牲层；201、第二预备子牺牲层；202、第三预备子牺牲层；203、第四预备子牺牲层；300、阻挡层；301、金属层。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中填充高深宽比的待填充结构时会在待填充结构内形成孔洞，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种半导体结构的制作方法以及半导体结构。
根据本申请的一种典型的实施例，提供了一种半导体结构的制作方法，如图1所示，包括如下步骤：
步骤S101，提供基底10，如图3所示，上述基底10中具有待填充结构30，上述待填充结构30包括相对的底部和开口部，以及沿上述底部向上述开口部延伸的侧壁；
步骤S102，如图5所示，至少在上述侧壁上形成预备牺牲层20，未被填充的上述待填充结构30的宽度沿第一方向依次减小，上述第一方向为由上述底部指向上述开口部的方向；
步骤S103，如图5和图6所示，向未被填充的上述待填充结构30中通入预定气体，以在未被填充的上述待填充结构30中形成导电插塞40，其中，上述预定气体与上述预备牺牲层20的材料发生反应。
上述的半导体结构的制作方法中，首先提供包括具有待填充结构的基底；然后，至少在待填充结构的侧壁上形成预备牺牲层，使得剩余的上述待填充结构的宽度沿第一方向依次减小，上述第一宽度为由待填充结构的底部指向开口部的方向，即剩余的上述待填充结构呈梯形，靠近上述开口部的侧壁上的预备牺牲层的厚度大于靠近上述底部的侧壁上的预备牺牲层的厚度；最后，向剩余的上述待填充结构中通入预定气体，以在剩余的上述待填充结构中形成导电插塞，上述预定气体与上述预备牺牲层的材料发生反应，即上述预备牺牲层的材料可以抑制上述导电插塞在剩余的上述待填充结构中沉积。本申请的上述方法中，通过在上述待填充结构的侧壁上形成上述预备牺牲层，使得上述开口部附近的上述预备牺牲层较厚，上述底部附近的上述预备牺牲层较薄，这样在剩余的上述待填充结构中形成上述导电插塞的过程中，开口部的预备牺牲层对上述导电插塞的抑制作用较强，底部的预备牺牲层对上述导电插塞的抑制作用较弱，使得上述导电插塞在底部的生长速度，比在开口部的生长速度快，从而避免了待填充结构内部还未完全填充，待填充结构开口部的导电插塞已经封口的问题，较好地解决现有技术中填充高深宽比的沟槽时会在沟槽内形成孔洞的问题，保证了在沟槽内无孔洞的填充上述导电插塞，保证了导电插塞的填充效果较好。
在实际的应用过程中，上述待填充结构包括沟槽以及通孔(Via)等孔洞。在上述待填充结构的孔深较小时，至少在上述侧壁上形成预备牺牲层，包括：在上述基底的裸露表面上、上述侧壁上以及上述底部上形成上述预备牺牲层，在上述待填充结构的孔深较大时，至少在上述侧壁上形成预备牺牲层，包括：在上述基底的裸露表面上以及上述侧壁上形成上述预备牺牲层。
本申请的又一种具体的实施例中，在向未被填充的上述待填充结构中通入预定气体，以在未被填充的上述待填充结构中形成导电插塞的过程中，上述底部上的上述预备牺牲层可能被完全反应掉，使得上述待填充结构的底部完全裸露；上述底部上的上述预备牺牲层也可能部分被反应掉，使得上述待填充结构的底部部分裸露；上述底部上的上述预备牺牲层还可能部分被反应掉，使得上述待填充结构的底部不裸露。当上述待填充结构的底部部分裸露或者不裸露的情况下，位于上述底部上的上述预备牺牲层的厚度小于位于侧壁上的上述预备牺牲层的厚度。
为了进一步地避免填充高深宽比的沟槽时会在沟槽内形成孔洞的问题，根据本申请的一种具体的实施例中，上述预备牺牲层的材料包括氮化钨，上述导电插塞的材料包括钨。当然，上述预备牺牲层的材料还可以包括氮化钼，上述导电插塞的材料还可以包括钼，当然，上述预备牺牲层的材料并不限于上述的氮化钨和氮化钼，上述导电插塞的材料也并不限于上述的钨和钼，本领域技术人员可以根据实际情况灵活选择上述牺牲层以及上述导电插塞的材料。
本申请的更为具体的一种实施例中，上述预备牺牲层的材料为氮化钨，上述导电插塞的材料为钨，上述氮化钨可以延迟待填充结构内的钨的生长，从而进一步地避免沟槽顶部封口的问题，进一步地保证在上述沟槽内无孔洞地填充钨。
根据本申请的另一种具体的实施例，至少在上述侧壁上形成预备牺牲层，使得未被填充的上述待填充结构的宽度沿第一方向依次减小，包括：在上述基底的裸露表面上依次形成N个预备子牺牲层，即在上述基底的裸露表面上以及上述待填充结构的裸露表面上依次形成N个预备子牺牲层，任意相邻的两个上述预备子牺牲层中，后形成的上述预备子牺牲层的厚度大于先形成的上述预备子牺牲层的厚度，且任意上述预备子牺牲层的第一厚度沿上述第一方向增大，上述第一厚度大于第二厚度，上述第一厚度为上述预备子牺牲层在上述侧壁上的厚度，上述第二厚度为上述预备子牺牲层在上述底部上的厚度。这样进一步地保证了形成的上述预备牺牲层的厚度沿远离上述待填充结构底部的方向越来越大，从而进一步地保证了后续上述预备牺牲层对导电插塞生长的抑制作用沿远离上述待填充结构底部的方向越来越强，进一步地避免了沟槽内未填充完全沟槽的远离上述基底的开口已经封上的问题，从而进一步地保证填充后的沟槽内不会形成孔洞的问题。
一种具体的实施例中，如图7所示，N＝4，即上述预备子牺牲层有4个，分别为在上述基底10的裸露表面上依次叠置的第一预备子牺牲层200、第二预备子牺牲层201、第三预备子牺牲层202以及第四预备子牺牲层203，上述第一预备子牺牲层200、上述第二预备子牺牲层201、上述第三预备子牺牲层202以及上述第四预备子牺牲层203的厚度依次增大。当然，N并不限于上述的4，其还可以为其他的数量。
在实际的应用过程中，可以采用化学气相沉积法在上述初始结构的裸露表面上依次形成N个子牺牲层。当然，本领域技术人员还可以采用物理气相沉积法或者原子层沉积法等其他的沉积方法，在上述初始结构的裸露表面上依次形成N个上述子牺牲层。
根据本申请的再一种具体的实施例，在上述基底的裸露表面上依次形成N个预备子牺牲层，包括：以相同的生长速率依次在上述基底的裸露表面上生长N个上述预备子牺牲层，且任意相邻的两个上述预备子牺牲层中，后形成的上述预备子牺牲层的生长时长大于先形成的上述预备子牺牲层的生长时长，其中，N为大于或等于2的整数。通过控制N个上述预备子牺牲层的生长速率相同，控制第一个至第N个上述预备子牺牲层的生长时长依次增大，进一步地保证了可以较为简单快捷地得到上述牺牲层。
本申请的又一种具体的实施例中，在上述基底的裸露表面上依次形成N个预备子牺牲层，包括：以相同的生长时长依次在上述基底的裸露表面上生长N个上述预备子牺牲层，且任意相邻的两个上述预备子牺牲层中，后形成的上述预备子牺牲层的生长速率大于先形成的上述预备子牺牲层的生长速率，其中，N为大于或等于2的整数。通过控制N个上述子牺牲层的生长时长相同，控制第一个至第N个上述子牺牲层的生长速率依次增大，进一步地保证了可以较为简单快捷地得到上述牺牲层。
在实际的应用过程中，如图3和图4所示，在提供基底之后，在至少在上述侧壁上形成预备牺牲层，使得未被填充的上述待填充结构的宽度沿第一方向依次减小之前，上述方法还包括：在上述基底10的裸露表面上形成阻挡层300；在上述阻挡层300的裸露表面上形成金属层301。通过上述阻挡层，可以避免上述预定气体损伤上述待填充结构的侧壁，通过上述金属层，方便了上述牺牲层的沉积。
根据本申请的另一种具体的实施例，上述阻挡层的材料包括氮化钛。上述金属层的材料包括钨。当然，上述阻挡层的材料并不限于上述的氮化钛，其还可以包括Ti或者TiO2等，上述金属层的材料也并不限于上述的钨，其还可以为Al等。本领域技术人员可以根据实际情况选择任意合适的材料作为本申请上述的阻挡层材料以及金属层材料。本申请的一种具体的实施例中，上述阻挡层的材料为氮化钛。上述金属层的材料为钨。
在实际的应用过程中，在形成上述导电插塞之后，上述方法还包括：依次去除上述基底表面的上述阻挡层、上述金属层以及上述预备牺牲层，以使得上述基底的表面裸露。
本申请的一种具体的实施例中，提供基底，包括：提供衬底100；在上述衬底100的裸露表面上形成层叠结构，上述层叠结构包括交替设置的绝缘介质层102和牺牲部103，得到如图2所示的结构；刻蚀上述层叠结构形成暴露上述衬底的沟槽，通过上述沟槽置换上述牺牲部103，形成金属栅极104，置换后的上述金属栅极104和上述绝缘介质层102形成堆叠结构101，得到基底10；在上述堆叠结构101中形成上述待填充结构30，上述待填充结构30包括相对的底部和开口部，以及沿上述底部向上述开口部延伸的侧壁，如图3所示；至少在上述侧壁上形成预备牺牲层20，剩余的上述待填充结构30的宽度沿第一方向依次减小，上述第一方向为由上述底部指向上述开口部的方向，得到如图5所示的结构；向剩余的上述待填充结构中通入预定气体，以在剩余的上述待填充结构中形成导电插塞40，形成如图6所示的结构。
在其他实施例中，可以直接沉积形成交替堆叠的上述金属栅极和上述绝缘介质层，形成上述堆叠结构，刻蚀上述堆叠结构形成上述待填充结构，无需经过栅极置换过程。上述待填充结构也不限于上述的延伸至衬底处，其还可以停留在任意层绝缘介质层或者金属栅极。上述绝缘介质层和上述牺牲部可以采用现有技术中常规的材料，比如上述绝缘介质层为二氧化硅层，牺牲部为氮化硅层。具体地，上述刻蚀形成待填充结构的过程可以采用硬掩膜层掩蔽的方式进行刻蚀。当然，这些结构层的材料还可以替换为其他的合适的材料，此处就不再赘述了。
根据本申请的另一种典型的实施例，还提供了一种半导体结构，上述半导体结构为采用任一种上述的制作方法得到的半导体结构。
上述的半导体结构采用任一种上述的制作方法制作得到，上述方法中通过在上述待填充结构的侧壁上形成上述牺牲层，使得上述待填充结构的开口处的上述牺牲层较厚，上述待填充结构的底部侧壁的上述牺牲层较薄，这样在剩余的上述待填充结构中形成上述导电插塞的过程中，剩余的上述待填充结构的开口处对上述导电插塞的抑制作用较强，剩余的上述待填充结构的底部对上述导电插塞的抑制作用较弱，使得上述导电插塞在剩余的上述待填充结构的底部的生长速度，比在剩余的上述待填充结构的开口处的生长速度快，从而避免了待填充结构内部还未完全填充，待填充结构开口处的导电插塞已经封口的问题，较好地解决现有技术中填充高深宽比的待填充结构时会在待填充结构内形成孔洞的问题，保证了在待填充结构内无孔洞的填充上述导电插塞，保证了导电插塞的填充效果较好，从而保证了上述半导体结构的性能较好。
根据本申请的又一种典型的实施例，还提供了一种半导体结构，包括基底、牺牲层以及导电插塞，其中，上述基底中具有待填充结构，上述待填充结构包括相对的底部和开口部，以及沿上述底部向上述开口部延伸的侧壁；上述牺牲层至少位于上述待填充结构的侧壁上；上述导电插塞位于上述待填充结构的剩余部分中，上述导电插塞的截面面积沿第一方向减小，上述第一方向为由上述底部指向上述开口部的方向，上述截面与上述第一方向垂直。
上述的半导体结构，包括基底、牺牲层以及导电插塞，上述基底中具有待填充结构，上述待填充结构包括相对的底部和开口部，以及沿上述底部向上述开口部延伸的侧壁，上述牺牲层至少位于上述待填充结构的侧壁上，上述导电插塞位于上述待填充结构的剩余部分中，且上述导电插塞的截面面积沿由底部指向开口部的第一方向逐渐减小，即上述牺牲层在上述侧壁上的厚度沿上述第一方向增大。本申请的上述半导体结构，上述待填充结构的开口处的上述牺牲层较厚，上述待填充结构的底部侧壁的上述牺牲层较薄，这样在形成上述导电插塞的过程中，剩余的上述待填充结构的开口处对上述导电插塞的抑制作用较强，剩余的上述待填充结构的底部对上述导电插塞的抑制作用较弱，使得上述导电插塞在剩余的上述待填充结构的底部的生长速度，比在剩余的上述待填充结构的开口处的生长速度快，从而避免了待填充结构内部还未完全填充，待填充结构开口处的导电插塞已经封口的问题，较好地解决现有技术中填充高深宽比的待填充结构时会在待填充结构内形成孔洞的问题，保证了在待填充结构内无孔洞的填充上述导电插塞，保证了导电插塞的填充效果较好，从而保证了上述半导体结构的性能较好。
为了进一步地避免填充高深宽比的沟槽时会在沟槽内形成孔洞的问题，根据本申请的一种具体的实施例中，上述牺牲层的材料包括氮化钨，上述导电插塞的材料包括钨。当然，上述牺牲层的材料还可以包括氮化钼，上述导电插塞的材料还可以包括钼，当然，上述牺牲层的材料并不限于上述的氮化钨和氮化钼，上述导电插塞的材料也并不限于上述的钨和钼，本领域技术人员可以根据实际情况灵活选择上述牺牲层以及上述导电插塞的材料。
本申请的更为具体的一种实施例中，上述牺牲层的材料为氮化钨，上述导电插塞的材料为钨，上述氮化钨可以延迟待填充结构内的钨的生长，从而进一步地避免待填充结构顶部封口的问题，进一步地保证在上述待填充结构内无孔洞填充钨。
根据本申请的另一种具体的实施例，上述牺牲层包括多个子牺牲层，任意相邻的两个上述子牺牲层中，远离上述基底的上述子牺牲层的厚度大于靠近上述基底的上述子牺牲层的厚度，且任意上述子牺牲层的第一厚度沿上述第一方向增大，上述第一厚度为上述子牺牲层在上述侧壁上的厚度。这样进一步地保证了形成的上述牺牲层的厚度沿远离上述待填充结构底部的方向越来越大，从而进一步地保证了后续上述牺牲层对导电插塞生长的抑制作用沿远离上述待填充结构底部的方向越来越强，进一步地保证填充后的待填充结构内不会形成孔洞的问题。
需要说明的是，上述子牺牲层的数量与上述方法中上述预备子牺牲层的数量不同，上述子牺牲层的数量小于上述预备子牺牲层的数量。
在实际的应用过程中，上述牺牲层还可能位于上述待填充结构的至少部分底部上，位于部分上的上述牺牲层的厚度小于上述位于侧壁上的上述牺牲层的厚度。
具体的一种实施例中，上述半导体结构还包括阻挡层和金属层，其中，上述阻挡层位于上述待填充结构内，且上述阻挡层与上述基底接触；上述金属层位于上述阻挡层的远离上述牺牲层的表面上。
根据本申请的再一种具体的实施例，上述阻挡层的材料包括氮化钛。上述金属层的材料包括钨。当然，上述阻挡层的材料并不限于上述的氮化钛，其还可以包括Ti或者TiO2等，上述金属层的材料也并不限于上述的钨，其还可以为Al等。本领域技术人员可以根据实际情况选择任意合适的材料作为本申请上述的阻挡层材料以及金属层材料。本申请的一种具体的实施例中，上述阻挡层的材料为氮化钛。上述金属层的材料为钨。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请上述的半导体结构的制作方法中，首先提供包括具有待填充结构的基底；然后，至少在待填充结构的侧壁上形成预备牺牲层，使得剩余的上述待填充结构的宽度沿第一方向依次减小，上述第一宽度为由待填充结构的底部指向开口部的方向，即剩余的上述待填充结构呈梯形，靠近上述开口部的侧壁上的预备牺牲层的厚度大于靠近上述底部的侧壁上的预备牺牲层的厚度；最后，向剩余的上述待填充结构中通入预定气体，以在剩余的上述待填充结构中形成导电插塞，上述预定气体与上述预备牺牲层的材料发生反应，即上述预备牺牲层的材料可以抑制上述导电插塞在剩余的上述待填充结构中沉积。本申请的上述方法中，通过在上述待填充结构的侧壁上形成上述预备牺牲层，使得上述开口部附近的上述预备牺牲层较厚，上述底部附近的上述预备牺牲层较薄，这样在剩余的上述待填充结构中形成上述导电插塞的过程中，开口部的预备牺牲层对上述导电插塞的抑制作用较强，底部的预备牺牲层对上述导电插塞的抑制作用较弱，使得上述导电插塞在底部的生长速度，比在开口部的生长速度快，从而避免了待填充结构内部还未完全填充，待填充结构开口部的导电插塞已经封口的问题，较好地解决现有技术中填充高深宽比的沟槽时会在沟槽内形成孔洞的问题，保证了在沟槽内无孔洞的填充上述导电插塞，保证了导电插塞的填充效果较好。
2)、本申请上述的半导体结构采用任一种上述的制作方法制作得到，上述方法中通过在上述待填充结构的侧壁上形成上述牺牲层，使得上述待填充结构的开口处的上述牺牲层较厚，上述待填充结构的底部侧壁的上述牺牲层较薄，这样在剩余的上述待填充结构中形成上述导电插塞的过程中，剩余的上述待填充结构的开口处对上述导电插塞的抑制作用较强，剩余的上述待填充结构的底部对上述导电插塞的抑制作用较弱，使得上述导电插塞在剩余的上述待填充结构的底部的生长速度，比在剩余的上述待填充结构的开口处的生长速度快，从而避免了待填充结构内部还未完全填充，待填充结构开口处的导电插塞已经封口的问题，较好地解决现有技术中填充高深宽比的待填充结构时会在待填充结构内形成孔洞的问题，保证了在待填充结构内无孔洞的填充上述导电插塞，保证了导电插塞的填充效果较好，从而保证了上述半导体结构的性能较好。
3)、本申请上述的半导体结构，包括基底、牺牲层以及导电插塞，上述基底中具有待填充结构，上述待填充结构包括相对的底部和开口部，以及沿上述底部向上述开口部延伸的侧壁，上述牺牲层至少位于上述待填充结构的侧壁上，上述导电插塞位于上述待填充结构的剩余部分中，且上述导电插塞的截面面积沿由底部指向开口部的第一方向逐渐减小，即上述牺牲层在上述侧壁上的厚度沿上述第一方向增大。本申请的上述半导体结构，上述待填充结构的开口处的上述牺牲层较厚，上述待填充结构的底部侧壁的上述牺牲层较薄，这样在形成上述导电插塞的过程中，剩余的上述待填充结构的开口处对上述导电插塞的抑制作用较强，剩余的上述待填充结构的底部对上述导电插塞的抑制作用较弱，使得上述导电插塞在剩余的上述待填充结构的底部的生长速度，比在剩余的上述待填充结构的开口处的生长速度快，从而避免了待填充结构内部还未完全填充，待填充结构开口处的导电插塞已经封口的问题，较好地解决现有技术中填充高深宽比的待填充结构时会在待填充结构内形成孔洞的问题，保证了在待填充结构内无孔洞的填充上述导电插塞，保证了导电插塞的填充效果较好，从而保证了上述半导体结构的性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (14)

1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底中具有待填充结构，所述待填充结构包括相对的底部和开口部，以及沿所述底部向所述开口部延伸的侧壁；
至少在所述侧壁上形成预备牺牲层，使得未被填充的所述待填充结构的宽度沿第一方向依次减小，所述第一方向为由所述底部指向所述开口部的方向；
向未被填充的所述待填充结构中通入预定气体，以在未被填充的所述待填充结构中形成导电插塞，其中，所述预定气体与所述预备牺牲层的材料发生反应。
2.根据权利要求1所述的方法，其特征在于，至少在所述侧壁上形成预备牺牲层，使得未被填充的所述待填充结构的宽度沿第一方向依次减小，包括：
在所述基底的裸露表面上依次形成N个预备子牺牲层，任意相邻的两个所述预备子牺牲层中，后形成的所述预备子牺牲层的厚度大于先形成的所述预备子牺牲层的厚度，且任意所述预备子牺牲层的第一厚度沿所述第一方向增大，所述第一厚度大于第二厚度，所述第一厚度为所述预备子牺牲层在所述侧壁上的厚度，所述第二厚度为所述预备子牺牲层在所述底部上的厚度。
3.根据权利要求2所述的方法，其特征在于，在所述基底的裸露表面上依次形成N个预备子牺牲层，包括：
以相同的生长速率依次在所述基底的裸露表面上生长N个所述预备子牺牲层，且任意相邻的两个所述预备子牺牲层中，后形成的所述预备子牺牲层的生长时长大于先形成的所述预备子牺牲层的生长时长，其中，N为大于或等于2的整数。
4.根据权利要求2所述的方法，其特征在于，在所述基底的裸露表面上依次形成N个预备子牺牲层，包括：
以相同的生长时长依次在所述基底的裸露表面上生长N个所述预备子牺牲层，且任意相邻的两个所述预备子牺牲层中，后形成的所述预备子牺牲层的生长速率大于先形成的所述预备子牺牲层的生长速率，其中，N为大于或等于2的整数。
5.根据权利要求1所述的方法，其特征在于，在提供基底之后，在至少在所述侧壁上形成预备牺牲层，使得未被填充的所述待填充结构的宽度沿第一方向依次减小之前，所述方法还包括：
在所述基底的裸露表面上形成阻挡层；
在所述阻挡层的裸露表面上形成金属层。
6.根据权利要求5所述的方法，其特征在于，所述阻挡层的材料包括氮化钛。
7.根据权利要求5所述的方法，其特征在于，所述金属层的材料包括钨。
8.根据权利要求1至7中任一项所述的方法，其特征在于，所述预备牺牲层的材料包括氮化钨。
9.根据权利要求1至7中任一项所述的方法，其特征在于，所述导电插塞的材料包括钨。
10.一种半导体结构，其特征在于，包括：
基底，所述基底中具有待填充结构，所述待填充结构包括相对的底部和开口部，以及沿所述底部向所述开口部延伸的侧壁；
牺牲层，至少位于所述待填充结构的侧壁上；
导电插塞，位于所述待填充结构的剩余部分中，所述导电插塞的截面面积沿第一方向减小，所述第一方向为由所述底部指向所述开口部的方向，所述截面与所述第一方向垂直。
11.根据权利要求10所述的半导体结构，其特征在于，所述牺牲层包括：
多个子牺牲层，任意相邻的两个所述子牺牲层中，远离所述基底的所述子牺牲层的厚度大于靠近所述基底的所述子牺牲层的厚度，且任意所述子牺牲层的第一厚度沿所述第一方向增大，所述第一厚度为所述子牺牲层在所述侧壁上的厚度。
12.根据权利要求10所述的半导体结构，其特征在于，所述半导体结构还包括：
阻挡层，位于所述待填充结构内，且所述阻挡层与所述基底接触；
金属层，位于所述阻挡层的远离所述基底的表面上。
13.根据权利要求12所述的半导体结构，其特征在于，所述阻挡层的材料包括氮化钛，所述金属层的材料包括钨。
14.根据权利要求10至13中任一项所述的半导体结构，其特征在于，所述牺牲层的材料包括氮化钨，所述导电插塞的材料包括钨。
CN202110838921.5A 2021-07-23 2021-07-23 半导体结构的制作方法以及半导体结构 Active CN113506771B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110838921.5A CN113506771B (zh) 2021-07-23 2021-07-23 半导体结构的制作方法以及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110838921.5A CN113506771B (zh) 2021-07-23 2021-07-23 半导体结构的制作方法以及半导体结构

Publications (2)

Publication Number Publication Date
CN113506771A true CN113506771A (zh) 2021-10-15
CN113506771B CN113506771B (zh) 2022-12-09

Family

ID=78014493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110838921.5A Active CN113506771B (zh) 2021-07-23 2021-07-23 半导体结构的制作方法以及半导体结构

Country Status (1)

Country Link
CN (1) CN113506771B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970374A (en) * 1996-10-18 1999-10-19 Chartered Semiconductor Manufacturing Ltd. Method for forming contacts and vias with improved barrier metal step-coverage
US20080113508A1 (en) * 2006-11-13 2008-05-15 Akolkar Rohan N Method of fabricating metal interconnects using a sacrificial layer to protect seed layer prior to gap fill
US20100129958A1 (en) * 2008-11-24 2010-05-27 Applied Materials, Inc. Method and apparatus for trench and via profile modification
CN103972149A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 金属填充沟槽的方法
CN104124201A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 导电结构的形成方法
US20160141179A1 (en) * 2014-11-18 2016-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Selective Growth for High-Aspect Ration Metal Fill
CN105990216A (zh) * 2015-01-29 2016-10-05 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970374A (en) * 1996-10-18 1999-10-19 Chartered Semiconductor Manufacturing Ltd. Method for forming contacts and vias with improved barrier metal step-coverage
US20080113508A1 (en) * 2006-11-13 2008-05-15 Akolkar Rohan N Method of fabricating metal interconnects using a sacrificial layer to protect seed layer prior to gap fill
US20100129958A1 (en) * 2008-11-24 2010-05-27 Applied Materials, Inc. Method and apparatus for trench and via profile modification
CN103824746A (zh) * 2008-11-24 2014-05-28 应用材料公司 用于沟槽与介层洞轮廓修饰的方法与设备
CN103972149A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 金属填充沟槽的方法
CN104124201A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 导电结构的形成方法
US20160141179A1 (en) * 2014-11-18 2016-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Selective Growth for High-Aspect Ration Metal Fill
CN105609420A (zh) * 2014-11-18 2016-05-25 台湾积体电路制造股份有限公司 用于高纵横比金属填充的选择性生长
CN105990216A (zh) * 2015-01-29 2016-10-05 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Also Published As

Publication number Publication date
CN113506771B (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
CN104241249B (zh) 硅通孔互连结构及其制作方法
CN110062958A (zh) 用于形成三维存储器件的方法
CN113178452B (zh) 一种3d nand存储器及其制造方法
CN110121778A (zh) 三维存储器件
KR20130072911A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN109461740B (zh) 一种三维存储器件及其制备方法
KR20130076460A (ko) 비휘발성 메모리 장치 및 그 제조 방법
US11751395B2 (en) Vertical semiconductor device and method for fabricating the vertical semiconductor device
CN1293638C (zh) 半导体存储器件和采用镶嵌位线工艺制造该器件的方法
CN111799273A (zh) 一种半导体器件及其制造方法
CN111370413B (zh) 三维存储器的制备方法及三维存储器
CN114667602A (zh) 三维存储器及其制作方法
CN113506771B (zh) 半导体结构的制作方法以及半导体结构
CN109698203B (zh) 一种三维存储器及其制备方法
CN114464627A (zh) 半导体器件的制作方法、半导体器件以及存储系统
CN114420700A (zh) 一种半导体器件及其制备方法
CN111312713B (zh) 三维存储器及其制备方法、及电子设备
CN112420730A (zh) 半导体工艺和半导体结构
CN112201695A (zh) 一种mosfet器件终端及制备方法
CN113725228B (zh) 三维存储器及其制作方法
CN113223949B (zh) 屏蔽栅功率器件制造方法及其功率器件
CN116487418B (zh) 半导体结构及其制备方法
CN115863252B (zh) 一种半导体结构的制备方法
US20230328969A1 (en) Method of preparing semiconductor structure and semiconductor structure
US20240162085A1 (en) Semiconductor structure and method for manufacturing semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant