CN113497142A - 半导体结构及半导体结构的形成方法 - Google Patents
半导体结构及半导体结构的形成方法 Download PDFInfo
- Publication number
- CN113497142A CN113497142A CN202010252040.0A CN202010252040A CN113497142A CN 113497142 A CN113497142 A CN 113497142A CN 202010252040 A CN202010252040 A CN 202010252040A CN 113497142 A CN113497142 A CN 113497142A
- Authority
- CN
- China
- Prior art keywords
- region
- fin structure
- forming
- hydrophobic film
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 129
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000008569 process Effects 0.000 claims description 91
- 238000002161 passivation Methods 0.000 claims description 76
- 238000004140 cleaning Methods 0.000 claims description 68
- 239000000463 material Substances 0.000 claims description 30
- 238000001035 drying Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 9
- 230000004048 modification Effects 0.000 claims description 8
- 238000012986 modification Methods 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 238000004381 surface treatment Methods 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 239000000243 solution Substances 0.000 description 28
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000012528 membrane Substances 0.000 description 10
- 239000002245 particle Substances 0.000 description 8
- 238000005452 bending Methods 0.000 description 7
- 239000007788 liquid Substances 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000008439 repair process Effects 0.000 description 4
- 238000002791 soaking Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 229910001413 alkali metal ion Inorganic materials 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及半导体结构的形成方法，其中，半导体结构的形成方法包括：提供衬底，所述衬底上具有鳍部结构；在所述衬底表面和所述鳍部结构表面形成疏水膜。从而，减少了半导体结构的缺陷，改善了半导体结构的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，使用后栅工艺制造的HKMG(金属栅极-高介电常数绝缘层的栅结构)芯片，具有功耗更低及漏电更少的优势，从而让高频运行状态更加稳定。但是，当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的金属-氧化物半导体场效应晶体管(MOSFET)的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。目前，鳍式场效应管(FinFET)作为多栅半导体器件的代表被广泛使用。
然而，半导体器件的性能仍然需要改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善半导体器件的性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：衬底，所述衬底包括第一区和第二区，所述衬底上具有鳍部结构，并且，至少部分所述鳍部结构位于所述第一区和所述第二区；位于所述第二区的衬底表面和鳍部结构表面的疏水膜。
可选的，所述疏水膜的材料包括硅。
可选的，所述疏水膜的厚度范围为
可选的，还包括：位于所述第二区的鳍部结构表面和疏水膜之间的第一钝化膜。
可选的，包括：在对所述第二区的疏水膜表面进行湿法清洗处理后，所述第二区的疏水膜经过改性处理所形成的第二钝化膜。
可选的，所述第一钝化膜的材料包括氧化硅。
相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和第二区，所述衬底上具有鳍部结构，并且，至少部分所述鳍部结构位于所述第一区和第二区；在所述衬底表面和所述第二区的鳍部结构表面形成疏水膜。
可选的，所述衬底包括第一区和第二区，并且，至少部分所述鳍部结构位于所述第一区和第二区中；所述半导体结构的形成方法还包括：在形成所述疏水膜后，去除所述第一区的鳍部结构；在去除所述第一区的鳍部结构后，对所述第二区的疏水膜表面进行湿法清洗处理，所述湿法清洗处理包括清洗处理和所述清洗处理后的干燥处理。
可选的，在对所述第二区的疏水膜表面进行湿法清洗处理后，对所述第二区的疏水膜进行改性处理，形成第二钝化膜。
可选的，所述第二钝化膜的材料包括氧化硅。
可选的，所述改性处理的工艺包括氧化工艺。
可选的，形成所述疏水膜的工艺包括沉积工艺。
可选的，还包括：在形成所述疏水膜之前，在所述第二区的衬底表面和鳍部结构表面形成第一钝化膜。
可选的，形成所述疏水膜的方法包括：对所述第一钝化膜进行表面处理，在所述第一钝化膜表面形成所述疏水膜。
可选的，所述表面处理的工艺包括等离子体处理工艺。
可选的，所述等离子体处理工艺采用的气体包括SiH4。
可选的，去除所述第一区的鳍部结构的方法包括：在形成所述疏水膜后，在所述第二区的疏水膜表面形成掩膜层，所述掩膜层暴露出所述第一区的鳍部结构；以所述掩膜层为掩膜，刻蚀所述第一区的鳍部结构，直至去除所述第一区的鳍部结构。
可选的，还包括：在去除所述第一区的鳍部结构后，并且在对所述第二区的疏水膜表面进行湿法清洗处理前，去除所述掩膜层。
可选的，刻蚀所述第一区的疏水膜和鳍部结构的工艺包括干法刻蚀工艺。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，由于在所述第二区的衬底表面和鳍部结构表面形成疏水膜，一方面，通过所述疏水膜能够增加所述第二区的鳍部结构表面的疏水性，因此，后续在湿法清洗处理的干燥处理过程中，能够增加残留在第二区的疏水膜表面的清洗溶液与疏水膜之间的固液接触角，从而，后续湿法清洗处理的干燥处理过程中，能够减小鳍部结构中的鳍受到的毛细管作用力，以减少鳍的弯曲与合并，进而，提高了半导体结构的图形精度，改善了半导体器件的性能。另一方面，所述疏水膜还增加了由第二区的鳍部结构的鳍和疏水膜形成的结构的宽度，即：减小该结构的高宽比，从而能够进一步减小该结构受到的毛细管作用力，以减少鳍的弯曲与合并，进一步提高了半导体结构的图形精度，改善了半导体器件的性能。
进一步，由于在形成所述疏水膜之前，在所述第二区的衬底表面和鳍部结构表面形成第一钝化膜，因此，通过所述第一钝化膜能够修复所述第二区的鳍部结构的表面，从而，提高了所述第二区的鳍部结构表面的平整度，从而，增加了后续工艺的工艺窗口，并且提高了半导体图形的精度，改善了半导体器件的性能。不仅如此，所述第一钝化膜还能够保护所述第二区的鳍部结构，以减少后续工艺对所述第二区的鳍部结构的影响，从而，提高了半导体结构的图形精度，改善了半导体器件的性能。
附图说明
图1至图4是一种半导体结构的形成过程中各形成步骤的剖面结构示意图；
图5至图10是本发明实施例的半导体结构的形成方法各步骤的剖面结构示意图。
具体实施方式
如背景技术所述，半导体器件的性能仍然需要改善。现结合具体的实施例进行分析说明。
需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图1至图4是一种半导体结构的形成过程中各形成步骤的剖面结构示意图。
请参考图1，提供衬底10，所述衬底10包括第一区I和第二区II，所述衬底10上具有鳍部结构，所述鳍部结构包括若干鳍部结构11。
请参考图2，在所述鳍部结构表面和所述衬底10暴露部分的表面形成钝化膜20。
所述钝化膜20用于修复鳍部结构11的表面。
请参考图3，在形成所述钝化膜20后，去除第一区I的钝化膜20和鳍部结构。
去除第一区I的钝化膜20和鳍部结构的方法包括：在第二区II的衬底10表面和钝化膜20表面形成掩膜层(未图示)，所述掩膜层暴露出所述第一区I的钝化膜20表面；以所述掩膜层为掩膜，刻蚀所述钝化膜20和鳍部结构，直至去除第一区I的鳍部结构；在去除第一区I的鳍部结构后，去除所述掩膜层。
请参考图4，在去除第一区I的钝化膜20和鳍部结构后，对所述半导体结构的表面进行湿法清洗处理。
所述湿法清洗处理包括清洗处理过程和干燥处理过程。
通过所述清洗处理过程能够去除所述半导体结构表面的污染物，通过所述干燥处理过程能够干燥所述清洗处理过程的清洗溶液30。
需要说明的是，图4示意性的画出了干燥处理过程中的部分残留的清洗溶液30。
在上述方法中，通过形成钝化膜20，修复鳍部结构表面，从而提高了鳍部结构表面的平整度。
然而，由于所述钝化膜20的材料为亲水材料，导致在所述湿法清洗处理处理过程中增加了鳍部结构11受到的毛细管作用力，从而，导致了鳍部结构11弯曲、合并的问题，使得半导体结构性能较差。
具体而言，在干燥处理的过程中，由于各鳍部结构11之间的清洗溶液30的干燥程度不相同，鳍部结构11和该鳍部结构11表面的钝化膜20受到毛细管作用力F(如图4所示)的影响，
其中，“H”为衬底10表面与钝化膜20顶部表面之间的间距H(如图3所示)；“W”为鳍部结构11侧壁面上的钝化膜20表面之间的间距W(如图3所示)；“D”为相邻的鳍部结构11的侧壁面上的钝化膜20的表面之间的间距D(如图3所示)；“θ”为所述干燥处理的过程中，残留在相邻的鳍部结构11间的清洗溶液30与该鳍部结构11侧壁面上的钝化膜20之间的固液接触角θ(如图4所示)；“σ”为残留在相邻的鳍部结构11间的清洗溶液30的液体表面张力σ。
由于所述钝化膜20的材料为亲水材料，因此，减小了所述固液接触角θ，从而，增大了鳍部结构11和该鳍部结构11表面的钝化膜20受到毛细管作用力F，导致不仅增加了鳍部结构11的弯曲程度，还增加了由于相邻的鳍部结构11弯曲所引起的合并缺陷，使得半导体器件的性能变差。
为解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，通过在所述衬底表面和所述鳍部结构表面形成疏水膜，减少所述鳍部结构表面的疏水性、减小鳍部结构中鳍的高宽比，以减小鳍部结构的鳍受到的毛细管应力，从而，改善半导体器件的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图10是本发明实施例的半导体结构的形成方法各步骤的剖面结构示意图。
请参考图5，提供衬底100，所述衬底100上具有鳍部结构110。
所述衬底100的材料为半导体材料。
在本实施例中，所述衬底100的材料为硅。在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述鳍部结构100包括若干相互分立的鳍(图中未标示)。
在本实施例中，所述衬底100包括第一区I和第二区II，并且，至少部分所述鳍部结构110位于所述第一区I和第二区II中。
请参考图6，在所述第二区的衬底100表面和鳍部结构110表面形成第一钝化膜200。
具体而言，在本实施例中，所述第一钝化膜200还形成于所述第一区I的衬底100表面和鳍部结构110表面。
在又一实施例中，所述第一钝化膜不形成于所述第一区的衬底表面和鳍部结构表面。
在另一实施例中，不形成所述第一钝化膜。
形成鳍部结构110所采用的干法刻蚀过程中，由于等离子体会造成鳍部结构110侧壁的晶格结构被破坏，从而会影响形成的半导体器件的性能。因此，通过将鳍部结构110表面暴露于高温的氧气环境中，在所述多晶硅栅极侧壁表面形成薄氧化层，即第一钝化膜200，能够达到修复被破坏的所述鳍部结构110表面结构晶格结构的目的。从而，改善所述鳍部结构110的表面结构界面态，并且提高了所述鳍部结构100表面的平整度，从而，增加了后续工艺的工艺窗口、提高了半导体图形的精度，改善了半导体器件的性能。不仅如此，所述第一钝化膜200还能够保护所述鳍部结构110，以减少后续工艺对所述鳍部结构110的影响，从而，提高了半导体结构的图形精度，改善了半导体器件的性能。
在本实施例中，形成所述第一钝化膜200的工艺包括氧化工艺，所述氧化工艺包括高温退火氧化工艺或快速热氧化工艺等。
在其他实施例中，形成所述第一钝化膜的工艺包括沉积工艺，所述沉积工艺包括化学气相沉积或原子层沉积等。
在本实施例中，所述第一钝化膜200的材料包括氧化硅。由于氧化硅具有较好的填充性，因此能够提高所述第一钝化膜200对所述鳍部结构110表面的修复能力。
请参考图7，在所述第二区的衬底100表面和鳍部结构110表面形成疏水膜300。
具体而言，在本实施例中，在所述第一钝化膜200的表面形成所述疏水膜300，并且，所述疏水膜300还形成于所述第一区I的衬底100表面和鳍部结构110表面。
在又一实施例中，所述疏水膜不形成于所述第一区的衬底表面和鳍部结构表面。
由于在所述第二区的衬底100表面和鳍部结构110表面形成疏水膜300，一方面，通过所述疏水膜300能够增加所述第二区II的鳍部结构110表面的疏水性，因此，后续在湿法清洗处理的干燥处理过程中，能够增加残留在疏水膜300表面的清洗溶液与疏水膜300之间的固液接触角，从而，后续湿法清洗处理的干燥处理过程中，能够减小第二区II的鳍部结构110中的鳍受到的毛细管作用力，以减少鳍的弯曲与合并，进而，提高了半导体结构的图形精度，改善了半导体器件的性能。另一方面，所述疏水膜300还增加了由第二区II的鳍部结构110的鳍和疏水膜300形成的结构的宽度，因此，第二区II的鳍部结构110表面的疏水膜300还能够减小该结构的高宽比，从而能够减小该结构受到的毛细管作用力，以减少鳍的弯曲与合并，进一步提高了半导体结构的图形精度，改善了半导体器件的性能。
形成所述疏水膜300的工艺包括沉积工艺。
在本实施例中，所述沉积工艺包括原子层沉积工艺。通过所述原子层沉积工艺，能够在所述第一钝化膜200表面形成致密的疏水膜300，从而，进一步提高所述疏水膜300的疏水性，以进一步增加固液接触角。
在另一实施例中，形成所述疏水膜的工艺包括化学气相沉积工艺。
在其他施例中，形成所述疏水膜的方法包括：对所述第一钝化膜进行表面处理，在所述第一钝化膜表面形成所述疏水膜，所述表面处理的工艺包括等离子体处理工艺等，所述等离子体处理工艺采用的气体包括SiH4。
在本实施例中，所述疏水膜300的材料包括硅。由于硅具有较好的疏水性，从而实现所述疏水膜300的疏水性。
在本实施例中，所述疏水膜300具有厚度A，所述厚度A的厚度范围为
选择所述厚度范围的原因在于，若所述疏水膜300的厚度太大，一方面，增加了形成疏水膜300的工艺时间，另一方面，增加了材料成本；所述疏水膜300的厚度太小，容易在后续的湿法清洗处理未完成前，被所述湿法清洗处理的清洗步骤或干燥步骤损耗，暴露出所述第一钝化膜200，导致降低疏水性。因此，所述厚度A的厚度范围为
时，即能够使形成疏水膜300的工艺时间和材料成本在合理的范围，同时，还能确保鳍部结构110表面的疏水性。
请参考图8，在形成所述疏水膜300后，去除所述第一区I的鳍部结构110。
在本实施例中，去除所述第一区I的鳍部结构110的方法包括：在形成所述疏水膜300后，在所述第二区II的疏水膜300表面形成掩膜层(未图示)，所述掩膜层暴露出所述第一区I的鳍部结构110表面；以所述掩膜层为掩膜，刻蚀所述第一区I的鳍部结构110，直至去除所述第一区I的鳍部结构110。
需要说明的是，在本实施例中，所述掩膜层暴露出所述第一区I的鳍部结构110是指，暴露出所述第一区I的疏水膜300，并且，在以所述掩膜层为掩膜，刻蚀所述第一区I的鳍部结构110之前，以所述掩膜层为掩膜，刻蚀所述第一区I的疏水膜300和第一钝化层200。
通过去除所述第一区I的鳍部结构110，使所述鳍部结构110的图形满足设计要求。
刻蚀所述第一区I的疏水膜300、第一钝化膜200和鳍部结构110的工艺包括干法刻蚀工艺。
具体而言，在本实施例中，刻蚀所述第一区I的疏水膜300、第一钝化膜200和鳍部结构110的方法包括：采用第一干法刻蚀工艺刻蚀所述第一区I的疏水膜300，直至暴露出所述第一区I的第一钝化膜200；暴露出所述第一区I的第一钝化膜200后，采用第二干法刻蚀工艺刻蚀所述第一区I的第一钝化膜200，直至暴露出所述第一区I的鳍部结构110；暴露出所述第一区I的鳍部结构110后，采用第三干法刻蚀工艺刻蚀所述第一区I的鳍部结构110，直至去除所述第一区I的鳍部结构110。
在本实施例中，在去除所述第一区I的鳍部结构110后，并且，在后续对所述疏水膜300表面进行湿法清洗处理前，去除所述掩膜层。
由于在后续对所述疏水膜300表面进行湿法清洗处理前，去除所述掩膜层，因此，后续的湿法清洗处理不仅能够清理刻蚀所述第一区I的疏水膜300、第一钝化膜200和鳍部结构110后形成的残留物，还能够清洗去除所述掩膜层后形成的残留物，从而，一方面，减少了半导体结构表面的残留物，提高了半导体结构的性能，另一方面，减少了清洗处理的工艺次数和时间，使得可以简化半导体结构的制造工艺步骤以及减少半导体结构形成过程中的工艺时间。
在本实施例中，所述掩膜层的材料包括光刻胶。
在其他实施例中，所述掩膜层的材料包括氮化硅、氧化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
请参考图9，去除所述第一区I的鳍部结构110后，对所述疏水膜300表面进行湿法清洗处理。
具体而言，在本实施例中，对所述疏水膜300表面进行湿法清洗处理在去除所述掩膜层后进行。
需要说明的是，图9示意性的画出了湿法清洗处理的干燥处理步骤中的部分残留的清洗溶液400。
在本实施例中，所湿法清洗处理包括清洗处理，以及在所述清洗处理步骤后的干燥处理。
在本实施例中，所述清洗处理的工艺参数包括：清洗药液包括臭氧水溶液、SC-1清洗液、SC-2清洗液和氢氟酸(HF)溶液。
具体而言，所述SC-1清洗液的成分包括：氢氧化铵、过氧化氢以及去离子水；所述SC-2清洗液的成分包括氯化氢、过氧化氢以及去离子水。
所述SC-1清洗液为碱性溶液，主要通过氧化颗粒或电学排斥起作用，用于去除疏水膜300表面的颗粒和有机残留物，其中，过氧化氢是强烈的氧化剂，能氧化表面和颗粒，颗粒上形成的氧化层能提供消散机制，分裂并溶解颗粒，破坏颗粒和硅片表面之间的附着力，从而使得颗粒变得可溶于SC-1清洗液而脱离表面。
所述SC-2清洗液为酸性溶液，主要用于去除疏水膜300表面的颗粒、碱金属离子、氢氧根、复杂的金属等残留物等。其中，对于材料表面的污渍，SC-2清洗液能够从金属和有机物污渍中俘获电子并氧化它们，使金属成为离子并溶解于具有强烈氧化效应的酸液中，同时还能够分解有机杂质。
随着工业清洗的需求，化学品的纯度也在不断地进行改进。根据不同的应用，SC-1和SC-2前后顺序也可颠倒。如果晶圆表面不允许有氧化物存在,则需加入用稀释的氢氟酸溶液进一步进行清洗这一步骤，该步骤可以放在SC-1和SC-2之前进行，或者在两者之间，或者在SC-1和SC-2清洗之后。
在本实施例中，所述氢氟酸溶液作为清洗处理中的最后的溶液，主要用于去除所述疏水膜300表面的氧化物。需要注意的是，由于氢氟酸溶液作为清洗处理中的最后的溶液，因此，在所述清洗处理后的疏水膜300表面是疏水性的，同时，还能使低量的金属污染钝化。
所述清洗处理的工艺参数还包括：氢氟酸溶液的浸泡时间范围为0分钟～30分钟，较佳的，所述氢氟酸溶液的浸泡时间范围为1分钟～2分钟。
选择所述氢氟酸溶液的浸泡时间范围的原因在于，所述氢氟酸溶液的浸泡时间太久，一方面，增加了清洗处理的工艺时间，另一方面，容易对所述疏水膜300造成损耗，从而导致降低后在续干燥过程中第二区II的鳍部结构110表面的疏水性；所述氢氟酸溶液的浸泡时间太短，不利于去除所述疏水膜300表面的氧化物，造成部分具有亲水性的氧化物残留在所述疏水膜300的表面，从而导致在后续干燥过程中降低第二区II的鳍部结构110表面的疏水性。因此，选择所述氢氟酸溶液的浸泡时间范围在上述合理的范围内，既能够达到清洗污渍去除残留物的最佳效果，同时，还能确保后续干燥过程中鳍部结构110表面的疏水性。
在本实施例中，所述干燥处理的工艺参数包括：干燥试剂，所述干燥试剂包括异丙醇(IPA)。
请参考图10，在对所述第二区II的疏水膜300表面进行湿法清洗处理后，对所述第二区II的疏水膜300进行改性处理，形成第二钝化膜310。
所述改性处理的工艺包括氧化工艺。
在本实施例中，所述氧化工艺包括热氧化反应工艺(Thermal)。
在其他实施例中，所述氧化工艺还包括等离子气体处理工艺、氧气灰化(O2Asher)或原位蒸汽氧化反应工艺(ISSG)。
在本实施例中，所述第二钝化膜310的材料包括氧化硅。
所述第二钝化膜310的材料包括氧化硅，即，所述第二钝化膜310的材料与所述第一钝化膜200的材料相同，因此，后续能够对所述第二钝化膜310以及所述第一钝化膜200采用相同的去除工艺，从而减少了形成半导体结构的工艺时间，简化了形成半导体结构的工艺步骤。
相应的，本发明实施例还提供一种上述形成方法所形成的半导体结构，请参考图8，包括：衬底100，所述衬底包括第一区I和第二区II，所述衬底100上具有鳍部结构100，并且，至少部分所述鳍部结构110位于所述第一区I和所述第二区II；位于所述第二区II的衬底100表面和鳍部结构110表面的疏水膜300。
在本实施例中，所述疏水膜300的材料包括硅。由于硅具有较好的疏水性，从而实现所述疏水膜300的疏水性。
在本实施例中，所述疏水膜300具有厚度A，所述厚度A的厚度范围为
选择所述厚度范围的原因在于，若所述疏水膜300的厚度太大，一方面，增加了形成疏水膜300的工艺时间，另一方面，增加了材料成本；所述疏水膜300的厚度太小，容易在后续的湿法清洗处理未完成前，被所述湿法清洗处理的清洗步骤或干燥步骤损耗，暴露出所述第一钝化膜200，导致降低疏水性。因此，所述厚度A的厚度范围为
时，既能够使形成疏水膜300的工艺时间和材料成本在合理的范围，同时，还能确保鳍部结构110表面的疏水性。
在本实施例中，所述半导体结构还包括：位于位于所述第二区II的鳍部结构110表面和疏水膜300之间的第一钝化膜200。
具体而言，在本实施例中，所述第一钝化膜200还位于第一区I的鳍部结构110表面和疏水膜300之间。
通过所述第一钝化膜200能够达到修复被破坏的所述鳍部结构110表面结构晶格结构的目的。从而，改善所述鳍部结构110的表面结构界面态，并且提高了所述鳍部结构100表面的平整度，从而，增加了后续工艺的工艺窗口、提高了半导体图形的精度，改善了半导体器件的性能。不仅如此，所述第一钝化膜200还能够保护所述鳍部结构110，以减少后续工艺对所述鳍部结构110的影响，从而，提高了半导体结构的图形精度，改善了半导体器件的性能。
在本实施例中，所述第一钝化膜200的材料包括氧化硅。由于氧化硅具有较好的填充性，因此能够提高所述第一钝化膜200对所述鳍部结构110表面的修复能力。
在本实施例中，所述半导体结构包括：在对所述第二区II的疏水膜300表面进行湿法清洗处理后，所述第二区II的疏水膜300经过改性处理形成的第二钝化膜310。
在本实施例中，所述第一钝化膜200的材料包括氧化硅。
在本实施例中，所述第二钝化膜310的材料包括氧化硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括第一区和第二区，所述衬底上具有鳍部结构，并且，至少部分所述鳍部结构位于所述第一区和所述第二区；
位于所述第二区的衬底表面和鳍部结构表面的疏水膜。
2.如权利要求1所述的半导体结构，其特征在于，所述疏水膜的材料包括硅。
3.如权利要求1所述的半导体结构，其特征在于，所述疏水膜的厚度范围为
4.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第二区的鳍部结构表面和疏水膜之间的第一钝化膜。
5.如权利要求4所述的半导体结构，其特征在于，包括：在对所述第二区的疏水膜表面进行湿法清洗处理后，所述第二区的疏水膜经过改性处理所形成的第二钝化膜。
6.如权利要求4或5所述的半导体结构，其特征在于，所述第一钝化膜的材料包括氧化硅。
7.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区和第二区，所述衬底上具有鳍部结构，并且，至少部分所述鳍部结构位于所述第一区和第二区；
在所述第二区的衬底表面和鳍部结构表面形成疏水膜。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述疏水膜后，去除所述第一区的鳍部结构；在去除所述第一区的鳍部结构后，对所述第二区的疏水膜表面进行湿法清洗处理，所述湿法清洗处理包括清洗处理和所述清洗处理后的干燥处理。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，在对所述第二区的疏水膜表面进行湿法清洗处理后，对所述第二区的疏水膜进行改性处理，形成第二钝化膜。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二钝化膜的材料包括氧化硅。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述改性处理的工艺包括氧化工艺。
12.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述疏水膜的工艺包括沉积工艺。
13.如权利要求7所述的半导体结构的形成方法，其特征在于，还包括：在形成所述疏水膜之前，在所述第二区的衬底表面和鳍部结构表面形成第一钝化膜。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述疏水膜的方法包括：对所述第一钝化膜进行表面处理，在所述第一钝化膜表面形成所述疏水膜。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述表面处理的工艺包括等离子体处理工艺。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述等离子体处理工艺采用的气体包括SiH4。
17.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述第一区的鳍部结构的方法包括：在形成所述疏水膜后，在所述第二区的疏水膜表面形成掩膜层，所述掩膜层暴露出所述第一区的鳍部结构；以所述掩膜层为掩膜，刻蚀所述第一区的鳍部结构，直至去除所述第一区的鳍部结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010252040.0A CN113497142B (zh) | 2020-04-01 | 2020-04-01 | 半导体结构及半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010252040.0A CN113497142B (zh) | 2020-04-01 | 2020-04-01 | 半导体结构及半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113497142A true CN113497142A (zh) | 2021-10-12 |
| CN113497142B CN113497142B (zh) | 2024-04-19 |
Family
ID=77993178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010252040.0A Active CN113497142B (zh) | 2020-04-01 | 2020-04-01 | 半导体结构及半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113497142B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114497296A (zh) * | 2022-03-31 | 2022-05-13 | 江西兆驰半导体有限公司 | 一种疏水性led芯片及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040259004A1 (en) * | 2003-02-21 | 2004-12-23 | Odo Wunnicke | Method for fabricating a resist mask for patterning semiconductor substrates |
| US20100122711A1 (en) * | 2008-11-14 | 2010-05-20 | Advanced Micro Devices, Inc. | wet clean method for semiconductor device fabrication processes |
| CN102741984A (zh) * | 2010-02-01 | 2012-10-17 | 朗姆研究公司 | 在高深宽比纳米结构中减少图案塌陷的方法 |
| CN103430102A (zh) * | 2011-03-18 | 2013-12-04 | 巴斯夫欧洲公司 | 制造具有带50nm及更小行间距尺寸的图案化材料层的集成电路装置、光学装置、微型电机和机械精密装置的方法 |
| US20140179118A1 (en) * | 2012-12-21 | 2014-06-26 | SK Hynix Inc. | Surface treatment method for semiconductor device |
| CN110838449A (zh) * | 2019-11-19 | 2020-02-25 | 上海华力集成电路制造有限公司 | 鳍体的制造方法 |
-
2020
- 2020-04-01 CN CN202010252040.0A patent/CN113497142B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040259004A1 (en) * | 2003-02-21 | 2004-12-23 | Odo Wunnicke | Method for fabricating a resist mask for patterning semiconductor substrates |
| US20100122711A1 (en) * | 2008-11-14 | 2010-05-20 | Advanced Micro Devices, Inc. | wet clean method for semiconductor device fabrication processes |
| CN102741984A (zh) * | 2010-02-01 | 2012-10-17 | 朗姆研究公司 | 在高深宽比纳米结构中减少图案塌陷的方法 |
| CN103430102A (zh) * | 2011-03-18 | 2013-12-04 | 巴斯夫欧洲公司 | 制造具有带50nm及更小行间距尺寸的图案化材料层的集成电路装置、光学装置、微型电机和机械精密装置的方法 |
| US20140179118A1 (en) * | 2012-12-21 | 2014-06-26 | SK Hynix Inc. | Surface treatment method for semiconductor device |
| CN110838449A (zh) * | 2019-11-19 | 2020-02-25 | 上海华力集成电路制造有限公司 | 鳍体的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114497296A (zh) * | 2022-03-31 | 2022-05-13 | 江西兆驰半导体有限公司 | 一种疏水性led芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113497142B (zh) | 2024-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5855310B2 (ja) | 基板処理装置、基板処理方法及び基板処理液 | |
| US20050186803A1 (en) | Method of manufacturing semiconductor device | |
| CN107017203B (zh) | 半导体元件的制造方法 | |
| KR20130024691A (ko) | 향상된 반도체 채널 기판 물질을 위한 방법 및 구조 | |
| JP3679216B2 (ja) | 半導体基板の洗浄液及びこれを使用する洗浄方法 | |
| CN113497142B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN112652518B (zh) | 一种半导体器件的形成方法 | |
| US7727900B2 (en) | Surface preparation for gate oxide formation that avoids chemical oxide formation | |
| US11373912B2 (en) | Semiconductor structure and method for forming the same | |
| KR100801744B1 (ko) | 반도체소자의 금속게이트 형성방법 | |
| CN113690131A (zh) | 一种湿法清洗工艺 | |
| CN113113291A (zh) | 基片清洁方法 | |
| CN113903811B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113690312A (zh) | 半导体结构及半导体结构的形成方法 | |
| KR100543016B1 (ko) | 박막트랜지스터의 제조 방법 | |
| CN116913770A (zh) | 一种半导体器件的制作方法 | |
| CN111825055B (zh) | 金的刻蚀方法 | |
| US6573192B1 (en) | Dual thickness gate oxide fabrication method using plasma surface treatment | |
| KR100551336B1 (ko) | 반도체 소자의 살리사이드 형성 방법 | |
| KR0147417B1 (ko) | 반도체 소자의 식각 피해영역 제거방법 | |
| CN115346874A (zh) | 半导体结构的形成方法 | |
| KR100800944B1 (ko) | 플래시 메모리의 게이트 전극 제조방법 | |
| CN113903811A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN118198108A (zh) | 半导体结构及其形成方法 | |
| CN114497216A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |