CN115346874A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN115346874A CN115346874A CN202110524550.3A CN202110524550A CN115346874A CN 115346874 A CN115346874 A CN 115346874A CN 202110524550 A CN202110524550 A CN 202110524550A CN 115346874 A CN115346874 A CN 115346874A
- Authority
- CN
- China
- Prior art keywords
- fin
- fin structure
- forming
- structures
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 103
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 40
- 238000004140 cleaning Methods 0.000 claims abstract description 39
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 58
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 20
- 239000006227 byproduct Substances 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000009835 boiling Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000006385 ozonation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有若干第一初始鳍部结构；去除部分第一初始鳍部结构，形成若干分立的第一鳍部结构，若干所述第一鳍部结构沿所述第一初始鳍部结构的延伸方向排列；对所述第一鳍部结构进行氧化处理；对所述第一鳍部结构进行清洁处理；对所述第一鳍部结构进行氧化处理和清洁处理之后，在所述第一鳍部结构侧壁表面和顶部表面形成隔离结构。所述方法形成的半导体结构的性能得到提升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，鳍式场效应晶体管(Fin FET)以其优越的性能，即能够改善电路控制并减少漏电流，缩短晶体管的栅长，广泛应用在半导体制造领域中。
鳍部结构作为鳍式场效应晶体管中的重要结构，对鳍式场效应晶体管的性能产生重大影响。
然而，随着技术节点的进一步降低，鳍部结构的形成过程也存在诸多问题。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以改善鳍部结构。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有若干第一初始鳍部结构；去除部分第一初始鳍部结构，形成若干分立的第一鳍部结构，若干所述第一鳍部结构沿所述第一初始鳍部结构的延伸方向排列；对所述第一鳍部结构进行氧化处理；对所述第一鳍部结构进行清洁处理；对所述第一鳍部结构进行氧化处理和清洁处理之后，在所述第一鳍部结构侧壁表面和顶部表面形成隔离结构。
可选的，对所述第一鳍部结构进行清洁处理之后，对所述第一鳍部结构进行氧化处理。
可选的，对所述第一鳍部结构进行氧化处理之后，对所述第一鳍部结构进行清洁处理。
可选的，对所述第一鳍部结构进行氧化处理的工艺包括臭氧氧化工艺。
可选的，对所述第一鳍部结构进行清洁处理的工艺包括湿法清洗工艺；所述湿法清洗工艺的清洗液包括异丙醇。
可选的，去除部分第一初始鳍部结构之前，还包括：在第一初始鳍部结构表面形成保护层。
可选的，所述保护层的材料包括氧化硅。
可选的，形成所述保护层的工艺包括原位水汽生成工艺或原子层沉积工艺。
可选的，去除部分第一初始鳍部结构的方法包括：在衬底上和第一初始鳍部结构上形成图形化的掩膜层，所述图形化的掩膜层暴露出部分第一初始鳍部结构表面；以所述图形化的掩膜层为掩膜刻蚀所述第一初始鳍部结构，形成所述第一鳍部结构。
可选的，刻蚀所述第一初始鳍部结构的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的刻蚀气体包括碳氟气体。
可选的，形成所述第一鳍部结构的过程中，还包括，在第一鳍部结构表面和衬底表面形成反应副产物；所述反应副产物的材料包括含碳的聚合物。
可选的，所述图形化的掩膜层的材料包括光刻胶。
可选的，所述隔离结构包括：位于保护层上的第一隔离层以及位于第一隔离层上的第二隔离层。
可选的，所述第一隔离层的材料包括氧化硅；所述第二隔离层的材料包括氧化硅。
可选的，形成第一隔离层的工艺包括原子层沉积工艺；形成第二隔离层的工艺包括化学气相沉积工艺。
可选的，所述衬底上还具有若干第二鳍部结构，所述第二鳍部结构与所述第一初始鳍部结构平行；所述保护层还位于第二鳍部结构表面。
可选的，所述第一初始鳍部结构顶部还具有硬掩膜层。
可选的，相邻所述初始第一鳍部结构的间距范围为小于30纳米。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案，通过对所述第一鳍部结构进行氧化处理，所述氧化处理能够将所述第一鳍部结构表面的反应副产物氧化去除，从而减少反应副产物在第一鳍部结构表面去除不干净影响第一鳍部结构性能的情况。
进一步，对所述第一鳍部结构进行氧化处理的工艺包括臭氧氧化工艺，所述臭氧氧化工艺能够有效地将所述反应副产物氧化去除。
进一步，对所述第一鳍部结构进行清洁处理的工艺包括湿法清洗工艺；所述湿法清洗工艺的清洗液包括异丙醇。所述异丙醇的沸点较低，从而在加热状态下，所述异丙醇容易蒸发，从而所述湿法清洗工艺的清洗液不易残留在第一鳍部结构之间，从而减少了由于清洗液残留在相邻第一鳍部结构之间，使得相邻第一鳍部结构发生合并的情况。
附图说明
图1和图2是一实施例中半导体结构形成过程的结构示意图；
图3至图9是本发明实施例中半导体结构形成过程的结构示意图。
具体实施方式
如背景技术所述，鳍部结构的形成过程也存在诸多问题。现结合具体的实施例进行分析说明。
图1和图2是一实施例中半导体结构形成过程的结构示意图。
请参考图1，图1为省略硬掩膜层和保护层104的俯视图，包括：提供衬底100；所述衬底100上具有平行排列的第一鳍部结构101和第二鳍部结构102，若干所述第二鳍部结构102相互分立，且沿第一鳍部结构101的延伸方向排列，所述第一鳍部结构101顶部和第二鳍部结构102顶部具有硬掩膜层(参考图2，未标示)，所述第一鳍部结构101侧壁表面和第二鳍部结构102侧壁表面具有保护层104(参考图2)。
请参考图2，图2为图1沿AA1方向的剖面结构示意图，在保护层104上形成第一隔离层105；在第一隔离层105上形成第二隔离层106。
所述半导体结构的形成过程中，在形成第二鳍部结构102时，需要先形成初始第二鳍部结构，所述初始第二鳍部结构与第一鳍部结构101平行，再去除部分初始第二鳍部结构，形成所述第二鳍部结构102。形成第二鳍部结构102之后，还需要对所述第二鳍部结构102进行清洁处理，由于半导体结构的尺寸越来越小，相邻第二鳍部结构102之间的间距也越来越小，从而在湿法清洗时，若有清洗液残留在相邻第二鳍部结构102之间时，清洗液在相邻第二鳍部结构102之间产生较大的表面张力，使得相邻第二鳍部结构102合并在一起。为了减少相邻第二鳍部结构102之间通过清洗液残留合并在一起，采用异丙醇清洗液对所述第二鳍部结构102进行清洁处理，由于异丙醇具有较小的沸点，从而容易挥发，能够减少相邻第二鳍部结构102之间的合并情况。
然而，所述异丙醇清洗液的清洁能力较弱，会有一些反应副产物103残留在第二鳍部结构102表面。后续在第二鳍部结构102表面形成第一隔离层105和第二隔离层106时，所述第一隔离层105较难在所述反应副产物103所在的第二鳍部结构102表面形成，使得所述第一隔离层105的保护效果较差，在所述反应副产物103所在的第二鳍部结构102表面形成缺陷。所述第一隔离层105的材料包括氮化硅，在形成第二隔离层106后的湿法退火过程中，湿法退火过程中的水汽会在所述缺陷处与第一隔离层105的氮元素以及与第二鳍部结构102的硅元素发生反应，从而对第二鳍部结构102造成损伤，从而影响第二鳍部结构102的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构的形成方法，通过对所述第一鳍部结构进行氧化处理，所述氧化处理能够将所述第一鳍部结构表面的反应副产物氧化去除，从而减少反应副产物在第一鳍部结构表面去除不干净影响第一鳍部结构性能的情况。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图9是本发明实施例中半导体结构形成过程的结构示意图。
请参考图3和图4，图3为图4的俯视图，图4为图3沿剖面线BB1方向的剖面结构示意图，提供衬底200，所述衬底200上具有若干第一初始鳍部结构201。
在本实施例中，所述衬底200上还具有若干第二鳍部结构202，所述第二鳍部结构202与所述第一初始鳍部结构201平行。
所述第一初始鳍部结构201用于后续形成PMOS器件，所述第二鳍部结构202用于后续形成NMOS器件。
所述第一初始鳍部结构201顶部和第二鳍部结构202顶部还具有硬掩膜层(未标示)。所述硬掩膜层为形成所述第一初始鳍部结构201顶部和第二鳍部结构202的掩膜，同时也起到保护第一初始鳍部结构201顶部和第二鳍部结构202顶部的作用。
在本实施例中，相邻所述第一初始鳍部结构201的间距范围为小于30纳米。
请参考图5，图5为在图4基础上的结构示意图，在第一初始鳍部结构201表面和第二鳍部结构202表面形成保护层203。
在本实施例中，所述保护层203的材料包括氧化硅。所述保护层203能够对鳍部结构201表面进行保护，避免所述鳍部结构201受到后续工艺的损伤，同时，所述氧化硅材料具有较小的介电常数，不会在器件结构之间产生较大的寄生电容。
形成所述保护层203的工艺包括原位水汽生成工艺或原子层沉积工艺。所述原位水汽生成工艺或原子层沉积工艺能够形成结构致密且厚度较薄的保护层203。
请参考图6，图6为在图3基础上的结构示意图，形成保护层203之后，去除部分第一初始鳍部结构201，形成若干分立的第一鳍部结构204，若干所述第一鳍部结构204沿所述第一初始鳍部结构201的延伸方向排列。
去除部分第一初始鳍部结构201的方法包括：在衬底200上和第一初始鳍部结构201上形成图形化的掩膜层(未图示)，所述图形化的掩膜层暴露出部分第一初始鳍部结构201表面；以所述图形化的掩膜层为掩膜刻蚀所述第一初始鳍部结构201，形成所述第一鳍部结构204。
刻蚀所述第一初始鳍部结构201的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的刻蚀气体包括碳氟气体。所述图形化的掩膜层的材料包括光刻胶。
形成所述第一鳍部结构204的过程中，还包括，在第一鳍部结构204表面和衬底200表面形成反应副产物205；所述反应副产物205的材料包括含碳的聚合物。
请参考图7和图8，图8为图7的俯视图，图7为图8沿剖面线CC1方向的剖面结构示意图，对所述第一鳍部结构204进行氧化处理；对所述第一鳍部结构204进行清洁处理。
所述氧化处理能够将所述第一鳍部结构204表面的反应副产物205氧化去除，从而减少反应副产物205在第一鳍部结构204表面去除不干净影响第一鳍部结构204性能的情况。
在本实施例中，对所述第一鳍部结构204进行清洁处理之后，对所述第一鳍部结构204进行氧化处理。
在本实施例中，对所述第一鳍部结构204进行氧化处理的工艺包括臭氧氧化工艺。所述臭氧氧化工艺能够有效地将所述反应副产物205氧化去除。
在本实施例中，对所述第一鳍部结构204进行清洁处理的工艺包括湿法清洗工艺；所述湿法清洗工艺的清洗液包括异丙醇。所述异丙醇的沸点较低，从而在加热状态下，所述异丙醇容易蒸发，从而所述湿法清洗工艺的清洗液不易残留在第一鳍部结构204之间，从而减少了由于清洗液残留在相邻第一鳍部结构204之间，使得相邻第一鳍部结构204发生合并的情况。
在另一实施例中，对所述第一鳍部结构进行氧化处理之后，对所述第一鳍部结构进行清洁处理。
请参考图9，图9为在图7基础上的结构示意图，对所述第一鳍部结构204进行氧化处理和清洁处理之后，在所述第一鳍部结构204侧壁表面和顶部表面形成隔离结构。
所述隔离结构包括：位于保护层203上的第一隔离层206以及位于第一隔离层206上的第二隔离层207。
所述第一隔离层206的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。所述第二隔离层207的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述第一隔离层206的材料包括氧化硅；所述第二隔离层207的材料包括氧化硅。所述氧化硅材料具有较小的介电常数，不易在器件结构间产生较大的寄生电容。
在本实施例中，形成第一隔离层206的工艺包括原子层沉积工艺；形成第二隔离层207的工艺包括化学气相沉积工艺。
至此，本发明的技术方案，通过对所述第一鳍部结构204进行氧化处理，所述氧化处理能够将所述第一鳍部结构204表面的反应副产物氧化去除，从而减少反应副产物在第一鳍部结构204表面去除不干净影响第一鳍部结构204性能的情况。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有若干第一初始鳍部结构；
去除部分第一初始鳍部结构，形成若干分立的第一鳍部结构，若干所述第一鳍部结构沿所述第一初始鳍部结构的延伸方向排列；
对所述第一鳍部结构进行氧化处理；
对所述第一鳍部结构进行清洁处理；
对所述第一鳍部结构进行氧化处理和清洁处理之后，在所述第一鳍部结构侧壁表面和顶部表面形成隔离结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述第一鳍部结构进行清洁处理之后，对所述第一鳍部结构进行氧化处理。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述第一鳍部结构进行氧化处理之后，对所述第一鳍部结构进行清洁处理。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述第一鳍部结构进行氧化处理的工艺包括臭氧氧化工艺。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述第一鳍部结构进行清洁处理的工艺包括湿法清洗工艺；所述湿法清洗工艺的清洗液包括异丙醇。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，去除部分第一初始鳍部结构之前，还包括：在第一初始鳍部结构表面形成保护层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氧化硅。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述保护层的工艺包括原位水汽生成工艺或原子层沉积工艺。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，去除部分第一初始鳍部结构的方法包括：在衬底上和第一初始鳍部结构上形成图形化的掩膜层，所述图形化的掩膜层暴露出部分第一初始鳍部结构表面；以所述图形化的掩膜层为掩膜刻蚀所述第一初始鳍部结构，形成所述第一鳍部结构。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，刻蚀所述第一初始鳍部结构的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的刻蚀气体包括碳氟气体。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第一鳍部结构的过程中，还包括，在第一鳍部结构表面和衬底表面形成反应副产物；所述反应副产物的材料包括含碳的聚合物。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述图形化的掩膜层的材料包括光刻胶。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离结构包括：位于保护层上的第一隔离层以及位于第一隔离层上的第二隔离层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一隔离层的材料包括氧化硅；所述第二隔离层的材料包括氧化硅。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，形成第一隔离层的工艺包括原子层沉积工艺；形成第二隔离层的工艺包括化学气相沉积工艺。
16.如权利要求6所述的半导体结构的形成方法，其特征在于，所述衬底上还具有若干第二鳍部结构，所述第二鳍部结构与所述第一初始鳍部结构平行；所述保护层还位于第二鳍部结构表面。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一初始鳍部结构顶部还具有硬掩膜层。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，相邻所述第一初始鳍部结构的间距范围为小于30纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110524550.3A CN115346874A (zh) | 2021-05-13 | 2021-05-13 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110524550.3A CN115346874A (zh) | 2021-05-13 | 2021-05-13 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115346874A true CN115346874A (zh) | 2022-11-15 |
Family
ID=83946870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110524550.3A Pending CN115346874A (zh) | 2021-05-13 | 2021-05-13 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115346874A (zh) |
-
2021
- 2021-05-13 CN CN202110524550.3A patent/CN115346874A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8283232B2 (en) | Enhanced etch stop capability during patterning of silicon nitride including layer stacks by providing a chemically formed oxide layer during semiconductor processing | |
| JP2008218867A (ja) | 半導体装置の製造方法 | |
| CN104517813A (zh) | 双重图形的形成方法 | |
| JP2007173840A (ja) | 半導体素子のデュアルゲート形成方法 | |
| US7638396B2 (en) | Methods for fabricating a semiconductor device | |
| US6833081B2 (en) | Method of metal etching post cleaning | |
| US8569173B2 (en) | Methods of protecting elevated polysilicon structures during etching processes | |
| JP2010021200A (ja) | 半導体装置の製造方法 | |
| JP2008060383A (ja) | 半導体装置の製造方法 | |
| CN115346874A (zh) | 半导体结构的形成方法 | |
| JP2004356575A (ja) | 半導体装置の製造方法 | |
| CN107706111B (zh) | 半导体器件的形成方法 | |
| CN113497142B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN110034187B (zh) | 半导体结构及其形成方法 | |
| CN107706153B (zh) | 半导体器件的形成方法 | |
| CN113690312A (zh) | 半导体结构及半导体结构的形成方法 | |
| KR20090104252A (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP2004356576A (ja) | 半導体装置およびその製造方法 | |
| JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
| US6573192B1 (en) | Dual thickness gate oxide fabrication method using plasma surface treatment | |
| JPWO2005013374A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7585736B2 (en) | Method of manufacturing semiconductor device with regard to film thickness of gate oxide film | |
| JP2007073840A (ja) | 半導体装置の製造方法 | |
| JP2005079316A (ja) | エッチング方法及び半導体装置の製造方法 | |
| US20140175566A1 (en) | Converting a high dielectric spacer to a low dielectric spacer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |