CN113496745A - 用于修复存储模块缺陷的装置和方法以及存储器系统 - Google Patents

用于修复存储模块缺陷的装置和方法以及存储器系统 Download PDF

Info

Publication number
CN113496745A
CN113496745A CN202010259917.9A CN202010259917A CN113496745A CN 113496745 A CN113496745 A CN 113496745A CN 202010259917 A CN202010259917 A CN 202010259917A CN 113496745 A CN113496745 A CN 113496745A
Authority
CN
China
Prior art keywords
data
address
repair
command
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010259917.9A
Other languages
English (en)
Other versions
CN113496745B (zh
Inventor
山岗
张勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Montage Technology Shanghai Co Ltd
Original Assignee
Montage Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Montage Technology Shanghai Co Ltd filed Critical Montage Technology Shanghai Co Ltd
Priority to CN202010259917.9A priority Critical patent/CN113496745B/zh
Priority to US16/914,457 priority patent/US11417414B2/en
Publication of CN113496745A publication Critical patent/CN113496745A/zh
Application granted granted Critical
Publication of CN113496745B publication Critical patent/CN113496745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种用于修复存储模块缺陷的装置包括：中央缓冲器，中央缓冲器包括用于记录指示存储模块中缺陷存储地址的缺陷地址信息的地址记录模块；中央缓冲器用于从存储器接口接收对存储模块中目标地址进行访问的访问命令，并根据比较结果确定是否生成用于对目标地址进行修复的修复访问命令；以及数据缓冲器，数据缓冲器包括用于记录修复数据的数据记录模块；数据缓冲器耦接在存储器接口与存储模块之间以缓冲在其间交互的数据，并且耦接到中央缓冲器以接收访问命令或修复访问命令；数据缓冲器用于根据修复访问命令将关联于访问命令的目标数据写入数据记录模块作为对应目标地址的修复数据，或者从数据记录模块中读出修复数据作为对应目标地址的目标数据。

Description

用于修复存储模块缺陷的装置和方法以及存储器系统
技术领域
本申请涉及存储器技术领域，更具体地，涉及一种用于修复存储模块缺陷的装置和方法以及存储器系统。
背景技术
现有的计算机系统中通常都采用易失性存储器作为主存储器，例如动态随机存取存储器(DRAM)等，其用于暂时存储中心处理器(CPU)中的运算数据。主存储器通常包括一个或多个存储阵列，并且每个存储阵列中都包括大量的阵列排布的存储单元。
在主存储器生产或使用过程中，某些个别的存储单元可能因为各种原因损坏。如果不对这些损坏的存储单元进行修复，那么整个主存储器就不能够使用了。现有的存储器修复技术通常只能够离线修复损坏的存储单元，并且需要相应的测试软件来辅助修复。特别是在主存储器使用过程中，现有的修复技术不能够进行在线修复，这会影响主存储器的运行。对于服务器和工作站等存储或运行重要数据的计算机系统，主存储器在使用过程中出错会带来严重后果。
因此，有必要提供一种改进的用于修复存储器缺陷的装置和方法。
发明内容
本申请的一个目的在于提供一种能够修复存储器缺陷的装置和方法。
根据本申请的一些方面，提供了一种用于修复存储模块缺陷的装置，所述装置包括：中央缓冲器，所述中央缓冲器包括地址记录模块，所述地址记录模块用于记录指示存储模块中缺陷存储地址的缺陷地址信息；其中，所述中央缓冲器用于从存储器接口接收对存储模块中目标地址进行访问的访问命令，并且根据所述目标地址与所述缺陷地址信息的比较结果确定是否生成用于对所述目标地址进行修复的修复访问命令；以及数据缓冲器，所述数据缓冲器包括数据记录模块，所述数据记录模块用于记录修复数据；所述数据缓冲器耦接在所述存储器接口与所述存储模块之间以缓冲在其间交互的数据，并且耦接到所述中央缓冲器以接收所述访问命令或所述修复访问命令；其中，所述数据缓冲器用于根据所述修复访问命令将关联于所述访问命令的目标数据写入所述数据记录模块作为对应目标地址的修复数据，或者从所述数据记录模块中读出修复数据作为对应目标地址的目标数据。
在一些实施例中，所述访问命令是写入命令，当所述写入命令包括的目标地址包括在所述缺陷地址信息中时，所述中央缓冲器生成修复访问命令，并且所述修复访问命令是修复写入命令；所述数据缓冲器用于响应所述修复写入命令而将目标数据写入所述数据记录模块。
在一些实施例中，所述访问命令是写入命令，当所述写入命令包括的目标地址不包括在所述缺陷地址信息中时，所述中央缓冲器不生成所述修复访问命令而将所述写入命令提供给所述数据缓冲器；所述数据缓冲器用于响应所述写入命令而将目标数据写入所述目标地址。
在一些实施例中，所述访问命令是写入命令，当所述写入命令包括的目标地址不包括在所述缺陷地址信息中时，所述中央缓冲器还用于检查所述地址记录模块是否存在未占用的地址记录空间，以及在确定所述地址记录模块存在未占用的地址记录空间时生成检测写入命令并将所述目标地址记录到所述地址记录模块中作为被检测地址，其中，所述检测写入命令用于指示对所述目标地址进行检测；所述数据缓冲器用于响应所述检测写入命令而将目标数据写入所述数据记录模块和所述目标地址。
在一些实施例中，所述中央缓冲器还用于在确定所述地址记录模块不存在未占用的地址记录空间时将所述写入命令提供给所述数据缓冲器；所述数据缓冲器用于响应所述写入命令而将目标数据写入所述目标地址。
在一些实施例中，所述访问命令是读取命令，当所述读取命令包括的目标地址包括在所述缺陷地址信息中时，所述中央缓冲器生成修复访问命令，并且所述修复访问命令是修复读取命令；所述数据缓冲器用于响应所述修复读取命令而从所述数据记录模块中读出所述修复数据作为所述目标地址的目标数据。
在一些实施例中，所述访问命令是读取命令，当所述读取命令包括的目标地址不包括在所述缺陷地址信息中时，所述中央缓冲器不生成所述修复访问命令而将所述读取命令提供给所述数据缓冲器，所述数据缓冲器用于响应所述读取命令从所述目标地址读取目标数据。
在一些实施例中，所述访问命令是读取命令，当所述读取命令包括的目标地址不包括在所述缺陷地址信息中时，所述中央缓冲器还用于检查所述目标地址是否属于被检测地址，以及在确定所述目标地址属于被检测地址时生成检测读取命令，其中，所述检测读取命令用于指示对所述目标地址进行检测；所述数据缓冲器还用于响应所述检测读取命令从所述数据记录模块读取修复数据并且从所述目标地址读取目标数据，并且向所述中央缓冲器发送所述目标数据与所述修复数据的比较结果；以及所述中央缓冲器还用于基于所述比较结果确定是否将所述被检测地址添加到所述缺陷地址信息中。
在一些实施例中，所述装置还包括错误报告通道，其用于耦接所述数据缓冲器与所述中央缓冲器，以用于所述数据缓冲器向所述中央缓冲器发送所述目标数据与所述修复数据的比较结果。
在一些实施例中，所述修复数据与对应的目标地址通过一个共用的记录序号相关联。
在一些实施例中，每个所述记录序号分别存储在所述地址记录模块与所述数据记录模块中。
在一些实施例中，所述地址记录模块与所述数据记录模块是寄存器，所述装置还包括非暂态存储介质，其耦接到所述中央缓冲器以接收并存储所述缺陷地址信息。
在本申请的另一方面，还提供了一种用于修复存储模块缺陷的方法，所述方法包括：经由中央缓冲器从存储器接口接收对存储模块中目标地址进行访问的访问命令，其中所述中央缓冲器包括地址记录模块，所述地址记录模块用于记录所述存储模块中缺陷存储地址的缺陷地址信息；经由所述中央缓冲器比较所述目标地址与所述缺陷地址信息，并根据比较结果确定是否生成用于对所述目标地址进行修复的修复访问命令；经由耦接到所述中央缓冲器的数据缓冲器接收所述访问命令或所述修复访问命令，其中所述数据缓冲器包括用于记录修复数据的数据记录模块，所述数据缓冲器耦接在所述存储器接口与所述存储模块之间以缓冲在其间交互的数据；以及经由所述数据缓冲器根据所述修复访问命令将关联于所述访问命令的目标数据写入所述数据记录模块作为对应目标地址的修复数据，或者从所述数据记录模块读出修复数据作为对应目标地址的目标数据。
以上为本申请的概述，可能有简化、概括和省略细节的情况，因此本领域的技术人员应该认识到，该部分仅是示例说明性的，而不旨在以任何方式限定本申请范围。本概述部分既非旨在确定所要求保护主题的关键特征或必要特征，也非旨在用作为确定所要求保护主题的范围的辅助手段。
附图说明
通过下面说明书和所附的权利要求书并与附图结合，将会更加充分地清楚理解本申请内容的上述和其他特征。可以理解，这些附图仅描绘了本申请内容的若干实施方式，因此不应认为是对本申请内容范围的限定。通过采用附图，本申请内容将会得到更加明确和详细地说明。
图1示出了根据本申请一个实施例的存储器系统；
图2A和图2B分别示出了数据缓冲器在响应写入命令和修复写入命令时的数据流；
图3A和图3B分别示出了数据缓冲器在响应读取命令和修复读取命令时的数据流；
图4A和图4B分别示出了数据缓冲器响应检测写入命令和检测读取命令时的数据流；
图5示出了图1所示的存储器系统中的中央缓冲器与部分数据缓冲器之间的信号通道；
图6示出了根据本申请一个实施例的用于修复存储模块缺陷的方法的流程图。
具体实施方式
在下面的详细描述中，参考了构成其一部分的附图。在附图中，类似的符号通常表示类似的组成部分，除非上下文另有说明。详细描述、附图和权利要求书中描述的说明性实施方式并非旨在限定。在不偏离本申请的主题的精神或范围的情况下，可以采用其他实施方式，并且可以做出其他变化。可以理解，可以对本申请中一般性描述的、在附图中图解说明的本申请内容的各个方面进行多种不同构成的配置、替换、组合，设计，而所有这些都明确地构成本申请内容的一部分。
图1示出了根据本申请一个实施例的存储器系统100。该存储器系统100具有修复存储模块缺陷的功能，并且能够兼容现有标准的存储器系统。在一些实施例中，存储器系统100可以是符合JEDEC双倍速率同步动态随机存取存储器(SDRAM)标准的存储器系统，这些存储器标准例如包括JEDEC DDR、DDR2、DDR3、DDR4、DDR5以及其他双倍速率存储器标准。此外，存储器系统100也可以是符合其他标准或协议的内部存储器，例如RAMBUS内部存储器，或者可以是符合未来存储器标准或协议的存储器。
如图1所示，该存储器系统100包括多个存储模块102(图中示例性地标示为DRAM)，其中每个存储模块102都包括阵列排布的多个存储单元。一些实施例中，存储模块可以包括易失性存储器(例如，动态随机存储器)、非易失性存储器(快闪存储器，例如NAND或NOR快闪存储器)或者这两者的组合。在另一些实施例中，存储模块还可以是采用不同的生产工艺制造的新型存储器，包括但不限于：磁阻式存储器、相变存储器、电阻式存储器、半浮栅存储器，或者任意类型的其他存储器结构。需要说明的是，在此所述的存储模块可以是一颗存储器颗粒，也可以包括两颗或更多颗存储器颗粒。在图1所示的存储器系统100中，多个存储模块102被排列为2组存储模块，并且每一组存储模块构成存储器系统100的一个存储器通道以存储数据。
存储器系统100还包括中央缓冲器104和数据缓冲器(DB)106。在一些实施例中，中央缓冲器104可以是寄存时钟驱动器。具体地，中央缓冲器104耦接到存储器接口108，并且经由存储器接口108接收包括目标地址和访问类型的访问命令。访问命令可以是对存储模块102中的一个或多个目标地址进行访问(例如读取或写入)的控制命令。其中，存储器接口108进一步耦接到主控制器150，以从其接收访问命令和/或待写入到存储器系统100中的目标数据，或向主控制器150发送从存储器系统100中读取出的目标数据。在一些实施例中，中央缓冲器104通过命令/地址(Command/Address，C/A)总线110接收访问命令。中央缓冲器104还通过存储模块控制总线116耦接到每个存储模块102，以控制这些存储模块102经由数据缓冲器106写入或读出数据。
数据缓冲器106耦接在存储模块102与存储器接口108之间以在其间交互数据。例如，经由数据缓冲器106，存储在存储模块102中的目标数据可以被读取出并发送给存储器接口108，或者经由数据缓冲器106从存储器接口108接收的目标数据可以被写入到存储模块中对应的存储单元。数据缓冲器106包括多个子模块(例如，在图1所示的实施例中为10个)，并且每个子模块耦接对应的两个存储模块102，包括多个并行设置的子模块的数据缓冲器106可以提高存储器系统100的数据访问带宽。可以理解，本申请并不限制数据缓冲器106子模块的数量。
在实际应用中，存储模块102可能因为生产问题或长时间使用问题而存在少量具有缺陷的存储单元，因而在一些访问操作过程中，写入到缺陷存储单元中的数据可能与之后从该缺陷存储单元中读取出的数据不一致，也即发生错误。可以理解，在访问缺陷存储单元的过程中，并非每次读取的数据都与写入的数据不一致，而是存在一定的统计学概率。相对而言，某个存储单元读取和写入数据不一致的次数越多，则该存储单元存在缺陷的概率也越大。
为了修复这些缺陷存储单元，避免因为存在少量缺陷单元就废弃掉存储器系统，图1所示的存储器系统100中集成了根据本申请实施例的用于修复的存储模块缺陷的装置。该修复装置能够识别缺陷存储地址，并且在识别之后将目标数据替代地暂存在数据缓冲器便于访问的另一存储空间，而非存储在目标存储地址指向的具有缺陷的存储单元(下文中，也称为“缺陷存储单元”)。这样，后续读取操作时，该另一存储空间存储的数据即可替代缺陷存储单元中存储的数据(不论该数据是与原目标数据一致还是不一致)，从而修复了存储模块的缺陷。
具体地，中央缓冲器104包括地址记录模块114，其用于记录缺陷地址信息，缺陷地址信息用于指示存储模块102中的缺陷存储单元的地址(下文中，也称为“缺陷存储地址”)。在一些实施例中，地址记录模块114可以包括多个地址记录单元，每个地址记录单元用于记录一个缺陷存储地址，并且每个地址记录单元都可以通过一个记录序号来进行标识。在一些实施例中，地址记录模块114可以利用寄存器实现，这与中央缓冲器102已有的寄存器结构相兼容。
可以看出，由于中央缓冲器104中的地址记录模块114中存储了缺陷地址信息，因此中央缓冲器104可以直接将其接收到的访问命令中包括的目标地址与缺陷地址信息进行比较。如果目标地址与缺陷地址信息中包括的某条缺陷存储地址一致，这就说明该目标地址可能在存储数据时发生问题或缺陷，因而需要修复数据或者避免使用该目标地址来存储数据。在这种情况下，中央缓冲器104可以生成指示对目标地址进行修复的修复访问命令，并且将该修复访问命令经由数据缓冲器控制总线(BCOM)112发送给数据缓冲器106。在一些实施例中，当访问命令中包括的目标地址不属于缺陷地址信息时，也即目标地址对应的存储单元没有缺陷，中央缓冲器104可以不生成修复访问命令，而是直接将其所接收的访问命令按照正常的处理方式转发给存储模块102以及数据缓冲器106。关于利用数据缓冲器控制总线112来发送修复访问命令的具体实现方式，将在下文中详细说明。
数据缓冲器106可以根据其所接收到的访问命令或修复访问命令来进行操作。具体地，除了用于缓冲数据的电路结构之外，数据缓冲器106的每个子模块还包括数据记录模块(图中未示出)，其用于记录修复数据，以替代存储模块102中对应存储地址中存储的可能错误的数据。数据缓冲器106可以根据修复访问命令来进行操作，例如在修复写入操作时将接收自存储器接口108的目标数据写入数据记录模块作为对应目标地址的修复数据，或者在修复读取操作时从数据记录模块中读出修复数据作为对应目标地址的目标数据。
在一些实施例中，访问命令和修复访问命令可以通过一个或多个标识来区分。在一些实施例中，这些标识可以包括一位数据的修复标识：当一访问命令携带值为“1”的修复标识时，其可以表示该访问命令为正常的访问命令；而当一访问命令携带值为“0”的修复标识时，其可以表示该命令为修复访问命令。此外，这些标识还可以包括一位数据的截取标识，截取标识的作用在于指示中央缓冲器104与数据缓冲器106是否需要截取目标数据以用于修复或其他目的。在一些实施例中，值为“0”的截取标识表示使能截取，也即需要将目标数据截取复制到数据记录模块中，而值为“1”的截取标识表示禁用截取。
图2A和图2B分别示出了数据缓冲器在响应写入命令和修复写入命令时的数据流。
如图2A和2B所示，数据缓冲器的每个子模块内部可以设置一个或多个截取控制开关S1-S3，其用于控制数据记录模块与数据缓冲路径DP之间的连接，以及数据缓冲路径DP本身的通断(具体参见图3A和3B的描述)。具体地，截取控制开关S3耦接在数据缓冲路径DP中，而截取控制开关S1和S2耦接在数据记录模块与数据缓冲路径DP之间，其中S1用于控制从数据缓冲路径DP向数据记录模块的单向数据流，而S2用于控制从数据记录模块向数据缓冲路径DP的单向数据流。在一些实施例中，截取控制开关S1和S2可以合并为一个双向开关以控制数据记录模块与数据缓冲路径DP之间的双向数据流。其中，数据缓冲路径DP是存储模块与存储器接口之间用于承载数据交互的数据通路。截取控制开关S1可以根据其控制端接收的截取标识的值来被控制断开或闭合。具体地，如图2A所示，当数据缓冲器接收到的命令为正常的写入命令时，其携带值为“1”的截取标识。响应于该写入命令，截取控制开关S1断开，从而数据经由数据缓冲路径DP由存储器接口发送到存储模块，并且被写入在存储模块中。如图2B所示，当数据缓冲器接收到的命令为修复写入命令时，其携带值为“0”的截取标识。响应于该修复写入命令，截取控制开关S1闭合，从而数据至少可以经由该截取控制开关S1写入到数据记录模块中，从而在后续访问操作中(例如读取操作中)作为修复数据以替代存储模块中对应地址中存储的数据。在一些实施例中，响应于修复写入命令，数据可以仅写入到数据记录模块中；替代地，数据也可以同时写入到数据记录模块和存储模块中。
图3A和图3B分别示出了数据缓冲器在响应读取命令和修复读取命令时的数据流。
如图3A所示，当数据缓冲器接收到的命令为正常的读取命令时，其携带值为“1”的截取标识。响应于该读取命令，截取控制开关S2断开，并且耦接在数据缓冲路径DP中的截取控制开关S3切换为使得数据缓冲路径DP导通。这样，存储模块中存储的数据可以经由数据缓冲路径DP读出，并且由数据缓冲器发送给存储器接口。如图3B所示，当数据缓冲器接收到的命令为修复读取命令时，其携带值为“0”的截取标识。响应于该修复读取命令，截取控制开关S2闭合，并且截取控制开关S3切换为使得数据缓冲路径DP断开。这样，存储模块中存储的数据不会被读出，而存储在数据记录模块中的修复数据会被读出以替代存储模块中对应地址中存储的数据。
另外，图3A和图3B还示出了比较器以及相关的数据流。这一部分的数据流以及控制逻辑涉及存储模块中缺陷存储地址的检测，这将在下文中详细说明。
可以看出，在图1所示的实施例中，通过利用地址记录模块114中记录的缺陷地址信息，中央缓冲器104就可以通过生成修复访问命令的形式来“修复”某个或某些缺陷存储。在一些实施例中，缺陷地址信息可以预先设置在地址记录模块114中，并且在存储器系统100被访问时实时调用。然而，这种预先设置的方式并不能够检测存储器系统100使用过程中新出现的错误，也即不能够“在线”检测缺陷存储地址并对其进行类似的修复。
为了解决上述问题，图1所示的存储器系统的修复装置还具有检查被访问的存储地址是否是缺陷存储地址的功能。具体地，对于接收到的每个访问命令，中央缓冲器104在经比较确定该访问命令访问的存储地址不是缺陷存储地址后，其会检查地址记录模块114是否存在未占用的地址记录空间，并且在确定存在未占用的地址记录空间后就将该目标地址记录到地址记录模块中114作为被检测地址。同时，中央缓冲器104还生成检测访问命令，以用于指示对该被检测地址进行检测。之后，中央缓冲器104将该检测访问命令发送给数据缓冲器106。取决于接收到的访问命令是写入命令还是读取命令，中央缓冲器104会生成对应的检测写入命令或检测读取命令。
图4A示出了数据缓冲器响应检测写入命令时的数据流。如图4A所示，当数据缓冲器接收到的命令为检测写入命令时，其携带值为“0”的截取标识。响应于该检测写入命令，耦接到数据记录模块的截取控制开关S1闭合，从而数据缓冲路径DP中传递的来自存储器接口的数据至少可以经由该截取控制开关S1写入到数据记录模块中，从而在后续访问操作中(例如读取操作中)作为修复数据。同时，响应于检测写入命令，数据还可以被写入到存储模块的被检测地址所对应的存储单元中。换言之，数据记录模块中记录了正确的修复数据，其可以作为参考以判断存储模块中存储的目标数据是否准确。
图4B示出了数据缓冲器响应检测读取命令时的数据流。如图4B所示，当数据缓冲器接收到的命令为检测读取命令时，其携带值为“0”的截取标识。响应于该检测读取命令，截取控制开关S3切换为使得数据缓冲路径DP中传递的从存储模块的被检测地址读出的目标数据被发送给比较器，并且使得数据缓冲路径DP断开。同时，之前写入并存储在数据记录模块中的修复数据可以被发送给比较器。这样，比较器可以将接收到的目标数据与修复数据进行比较，以判断这两者是否一致。如果一致，这说明检测访问命令所访问的目标地址不存在缺陷，不需要进行修复；相反，如果不一致，这说明检测访问命令所访问的目标地址存在缺陷，需要进行修复。相应地，比较器可以将目标数据与修复数据的比较结果发送给中央缓冲器。附加地，耦接到数据记录模块的截取控制开关S2闭合，从而允许数据记录模块中的修复数据被读出以替代存储模块中对应地址中存储的数据。
中央缓冲器在接收到错误报告后，即可确定当前访问的目标地址(也即被检测地址)存在缺陷。因此，中央缓冲器可以将该目标地址存储在地址记录模块中。这样，在后续访问中，中央缓冲器可以根据地址记录模块中的存储的该目标地址判断需要生成修复访问命令来进行修复，正如图2B和图3B所示的数据流所表示的，在此不再赘述。
正如图4B所示，比较器可以将目标数据与修复数据的比较结果发送给中央缓冲器。为了发送该比较结果，数据缓冲器106与中央缓冲器104之间除了数据缓冲器控制总线112作为信号通道之外，还设置了错误报告通道。图5示出了图1所示的存储器系统100中的中央缓冲器104与数据缓冲器106子模块之间的信号通道，而表1示出了这些信号通道中各个信号线的功能定义。在一些实施例中，每个数据缓冲器子模块可以具有分别连接到中央缓冲器的错误报告通道。在另一些实施例中，数据缓冲器子模块可以共用一个至中央缓冲器的错误报告通道。
表1数据缓冲器信号通道的信号线定义
Figure BDA0002438901430000091
Figure BDA0002438901430000101
如图5和表1所示，每个数据缓冲器与中央缓冲器通过多根信号线相互连接。其中，信号线BRST_n、BCS_n、BCK_t、BCK_c以及BCOM[2:0]构成了数据缓冲器控制总线。经由数据缓冲器控制总线，中央缓冲器可以向数据缓冲器发送各种控制信号以及处理后的访问命令，从而数据缓冲器能够根据这些访问命令来对存储模块中对应的存储单元进行访问。数据缓冲器控制总线的功能与现有标准(例如DDR4或DDR5的标准)中的相关定义相同或相似，在此不再赘述。
在一些实施例中，数据缓冲器的每个子模块还通过一个错误报告通道(如图1所示的错误报告通道118)耦接到中央缓冲器，以向其输出错误报告信号。可以理解，在一些实施例中，数据缓冲器与中央缓冲器之间也可以不具有错误报告通道，相应地，这样的存储器系统就不具有检测缺陷存储地址的功能。
仍参考图1所示，中央缓冲器104中集成的地址记录模块114用于记录缺陷地址信息，以及一些状态或控制标识。在一些实施例中，地址记录模块可以包括2个子模块，其中每个子模块用于一个存储器通道。表2示出了根据本申请一个实施例的地址记录模块中的地址记录格式。其中，“通道”至“芯片ID”这些域都用于存储缺陷地址信息，而域“截取标识”以及“修复标识”分别占用1位的位宽。在一些实施例中，地址记录还包括“错误计数”域，其用于记录对应的缺陷存储地址发生错误操作的次数。可以理解，错误计数的次数越多，该缺陷存储地址实质上存在缺陷的几率就越大，并且越需要在后续操作时避免使用。相应地，对于某个地址，可以在错误计数达到阈值后才将该地址对应的修复标识修改为需要修复。可以理解，在一些实施例中，也可以不设置错误计数，从而某个地址只要发生过一次错误就需要将对应的修复标识修改为需要进行修复。
可以理解，地址记录模块114中记录的每个缺陷存储地址都可以由一个记录序号来索引。在一些实施例中，地址记录模块114中可以最多记录16个缺陷存储地址，相应地，该记录序号可以由一个4位的数据表示。
表2地址记录模块中的地址记录格式
Figure BDA0002438901430000111
在一些实施例中，地址记录模块与数据记录模块都可以由寄存器实现，其仅在装置被供电时存储信息。因此，在一些实施例中，该装置还可以包括非暂态存储介质，例如快闪存储器，其耦接到中央缓冲器与数据缓冲器以接收并存储缺陷地址信息。这样，缺陷地址信息可以在需要时从非暂态存储介质中读出(例如装置刚上电时)，以初始化地址记录模块。
数据缓冲器中的数据记录模块用于存储修复数据。在一些实施例中，数据缓冲器的每个子模块内都可以集成1个数据记录模块，其用于记录该数据缓冲器子模块耦接的存储模块获取或可能需要修复的数据。可以理解，对于某个访问命令中包括的一个目标地址，在读取或写入目标数据时，每个数据缓冲器子模块同时都缓冲对应的数据(如果有的话)，因此，在收到例如修复访问命令时，每个数据缓冲器子模块中的数据记录模块也都会分别存储其所在的数据缓冲器子模块缓冲的数据，从而这些数据整体上构成对应于该访问命令中包括的目标地址的数据。因此，优选地，每个数据记录模块可以具有相同的记录容量，从而这些数据记录模块整体而言最大可以存储预定数量的数据作为修复数据。在一些实施例中，例如表3所示的数据记录模块的记录容量为16，其最多能够存储16个修复数据，因此每个修复数据分别被标记为0～15的记录序号。当数据缓冲器收到例如修复访问命令时，每个数据缓冲器子模块就会把对应的数据截取并存储在内部的数据记录模块中。
可以理解，通过记录序号，地址记录模块中记录的每个缺陷存储地址就可以与数据记录模块中记录的修复数据相关联。在收到修复写入命令时，数据缓冲器允许更新其内部的数据记录模块，并且根据数据缓冲器控制总线上发送的记录序号将数据更新到数据记录模块中相应的记录位置。当接收到修复读取命令时，数据缓冲器会根据数据缓冲器控制总线上发送的记录序号从数据记录模块的相应记录位置获得对应的修复数据，并且将该修复数据发送给存储器接口，进而由存储器接口发送给主控制器。
表3示出了数据记录模块中的数据记录格式。具体地，每个数据记录的宽度可以为8*BL(Burst Length，突发数据长度)位+4位，其中8*BL位用于记录修复数据，而修复标识表示对应记录序号的数据是否需要修复。错误计数用于记录当前记录序号的数据(以及其所关联的存储地址)发生错误的次数。在表3的示例中，错误计数由一个3位的数值表示，这意味着最多8次错误后，就必须将发生错误的地址对应的修复标识修改为需要进行修复。
表3数据记录模块中的数据记录格式
记录序号 修复数据 修复标识 错误计数
0 8*BL位 1位 3位
1 8*BL位 1位 3位
2 8*BL位 1位 3位
3 8*BL位 1位 3位
4 8*BL位 1位 3位
5 8*BL位 1位 3位
6 8*BL位 1位 3位
7 8*BL位 1位 3位
8 8*BL位 1位 3位
9 8*BL位 1位 3位
10 8*BL位 1位 3位
11 8*BL位 1位 3位
12 8*BL位 1位 3位
13 8*BL位 1位 3位
14 8*BL位 1位 3位
15 8*BL位 1位 3位
在检测访问操作过程中，数据缓冲器比较修复数据与存储模块返回的目标数据，如果两者一致则表明对应的目标地址(被检测地址)不存在错误，修复标识的值保持为1；相反，如果两者不一致则表明对应的目标地址是有问题的，可能需要修复。此时，数据缓冲器可以将对应目标地址的错误计数的值加1。当某个地址对应的错误计数超过预定阈值时，则将修复标识由1改为0，这表示该地址是缺陷存储地址。如果错误计数未达到预定阈值，则修复标识的值保持为1，则清空数据记录模块中修复数据域中的数据，等待下次对同一地址访问时记录数据。同样的，如果一个地址的修复标识为0，则表明数据被写到缺陷存储地址上了，必须保留数据记录模块中对应记录存储的修复数据，等待下次访问时替换存储模块中存储的数据。
为了兼容现有的数据缓冲器控制总线和访问命令的处理，在一些实施例中，修复访问命令、检测访问命令以可以通过BCOM总线来传输，仅仅需要利用一个或多个时钟周期来发送控制标识。
表4示出了通过数据缓冲器控制总线112发送的修复访问命令和检测访问命令的信号格式。表4所定义的信号格式可以与现有存储器标准中使用的访问命令的格式兼容。
表4修复访问命令与检测访问命令
Figure BDA0002438901430000131
Figure BDA0002438901430000141
可以看出，通过利用数据缓冲器控制总线上至多4个时钟周期，中央缓冲器就可以向数据缓冲器发送现有的访问命令(DAT0的BCOM[2]置为1来禁用修复或检测功能)，或者发送修复访问命令或检测访问命令(DAT0的BCOM[2]置为0来启用修复或检测功能，并且DAT1和DAT2发送截取标识、修复标识以及记录序号)。这种实现方式可以与现有的数据缓冲器控制方式实现很好地兼容。
图6示出了根据本申请一个实施例的用于修复存储模块缺陷的方法的流程图。图6所示的方法可以由图1所示的实施例来执行。
如图6所示，该方法始于步骤S602，中央缓冲器经由存储器接口从主控制器接收命令。接着，在步骤S604，中央缓冲器判断该命令是否为写入命令。如果是写入命令，那么在步骤S606，中央缓冲器根据其内部的地址记录模块存储的缺陷地址信息判断该命令中包括的目标地址是否是缺陷存储地址：如果是缺陷存储地址，则在步骤S608，中央缓冲器生成修复写入命令，并且将该修复写入命令发送给数据缓冲器；如果不是缺陷存储地址，则在步骤S610，中央缓冲器进一步判断地址记录模块是否有未使用的记录空间，如果没有未使用的记录空间，则在步骤S612中央缓冲器将写入命令发送给数据缓冲器，而如果有未使用的记录空间，则在步骤S614中央缓冲器将目标地址存储在地址记录模块中作为被检测地址，并且生成检测写入命令并发送给数据缓冲器。步骤S608、S612以及S614之后均执行步骤S616，数据缓冲器根据接收到的写入命令、修复写入命令或检测写入命令，按照图2A、图2B以及图4A所示的对应数据流执行对存储模块的写入操作。
回到步骤S604，如果中央缓冲器判断该命令不是写入命令，则在步骤S618，中央缓冲器进一步判断该命令是否为读取命令。如果是读取命令，则在步骤S620，中央缓冲器进一步检查地址记录模块并判断读取命令中包括的目标地址是否为缺陷存储地址或被检测地址：如果不是这两种地址，则在步骤S622，中央缓冲器直接将读取命令发送给数据缓冲器；如果是缺陷存储地址，则在步骤S624，中央缓冲器生成修复读取命令并发送给数据缓冲器；如果是被检测地址，则在步骤S626，中央缓冲器生成检测读取命令并发送给数据缓冲器。步骤S622、S624以及S626之后均执行步骤S616，数据缓冲器根据接收到的读取命令、修复读取命令或检测读取命令，按照图3A、图3B以及图4B所示的对应数据流执行对存储模块的读取操作。
如果步骤S604中央缓冲器判断接收到的命令也不是读取命令，而是其他访问命令，则在步骤S628，中央缓冲器将该命令发送给数据缓冲器，并且在步骤S630中由数据缓冲器执行该命令。这样，整个访问流程结束，中央缓冲器在步骤S632中等待下一命令。
可以理解，在一些实施例中，图6所示的流程中一部分步骤可以省略。例如，如果仅执行缺陷存储地址的检测，那么步骤S606、S608、S624可以省略；而如果仅执行缺陷存储地址的数据修复，那么步骤S610、S614、S626可以省略。本领域技术人员可以根据实际应用的需要进行调整。
本申请的实施例的存储器系统可以被用于不同的计算机系统中。
应当注意，尽管在上文详细描述中提及了用于修复存储模块缺陷的装置、方法以及存储器系统的若干模块或子模块、步骤或子步骤，但是这种划分仅仅是示例性的而非强制性的。实际上，根据本申请的实施例，上文描述的两个或更多模块的特征和功能可以在一个模块中具体化。反之，上文描述的一个模块的特征和功能可以进一步划分为由多个模块来具体化。
本技术领域的一般技术人员可以通过研究说明书、公开的内容及附图和所附的权利要求书，理解和实施对披露的实施方式的其他改变。在权利要求中，措词“包括”不排除其他的元素和步骤，并且措辞“一”、“一个”不排除复数。在本申请的实际应用中，一个零件可能执行权利要求中所引用的多个技术特征的功能。权利要求中的任何附图标记不应理解为对范围的限制。

Claims (21)

1.一种用于修复存储模块缺陷的装置，其特征在于，所述装置包括：
中央缓冲器，所述中央缓冲器包括地址记录模块，所述地址记录模块用于记录指示存储模块中缺陷存储地址的缺陷地址信息；其中，所述中央缓冲器用于从存储器接口接收对存储模块中目标地址进行访问的访问命令，并且根据所述目标地址与所述缺陷地址信息的比较结果确定是否生成用于对所述目标地址进行修复的修复访问命令；以及
数据缓冲器，所述数据缓冲器包括数据记录模块，所述数据记录模块用于记录修复数据；所述数据缓冲器耦接在所述存储器接口与所述存储模块之间以缓冲在其间交互的数据，并且耦接到所述中央缓冲器以接收所述访问命令或所述修复访问命令；其中，所述数据缓冲器用于根据所述修复访问命令将关联于所述访问命令的目标数据写入所述数据记录模块作为对应目标地址的修复数据，或者从所述数据记录模块中读出修复数据作为对应目标地址的目标数据。
2.根据权利要求1所述的装置，其特征在于，所述访问命令是写入命令，当所述写入命令包括的目标地址包括在所述缺陷地址信息中时，所述中央缓冲器生成修复访问命令，并且所述修复访问命令是修复写入命令；所述数据缓冲器用于响应所述修复写入命令而将目标数据写入所述数据记录模块。
3.根据权利要求2所述的装置，其特征在于，所述访问命令是写入命令，当所述写入命令包括的目标地址不包括在所述缺陷地址信息中时，所述中央缓冲器不生成所述修复访问命令而将所述写入命令提供给所述数据缓冲器；所述数据缓冲器用于响应所述写入命令而将目标数据写入所述目标地址。
4.根据权利要求2所述的装置，其特征在于，所述访问命令是写入命令，当所述写入命令包括的目标地址不包括在所述缺陷地址信息中时，所述中央缓冲器还用于检查所述地址记录模块是否存在未占用的地址记录空间，以及在确定所述地址记录模块存在未占用的地址记录空间时生成检测写入命令并将所述目标地址记录到所述地址记录模块中作为被检测地址，其中，所述检测写入命令用于指示对所述目标地址进行检测；
所述数据缓冲器用于响应所述检测写入命令而将目标数据写入所述数据记录模块和所述目标地址。
5.根据权利要求4所述的装置，其特征在于，所述中央缓冲器还用于在确定所述地址记录模块不存在未占用的地址记录空间时将所述写入命令提供给所述数据缓冲器；
所述数据缓冲器用于响应所述写入命令而将目标数据写入所述目标地址。
6.根据权利要求1所述的装置，其特征在于，所述访问命令是读取命令，当所述读取命令包括的目标地址包括在所述缺陷地址信息中时，所述中央缓冲器生成修复访问命令，并且所述修复访问命令是修复读取命令；所述数据缓冲器用于响应所述修复读取命令而从所述数据记录模块中读出所述修复数据作为所述目标地址的目标数据。
7.根据权利要求6所述的装置，其特征在于，所述访问命令是读取命令，当所述读取命令包括的目标地址不包括在所述缺陷地址信息中时，所述中央缓冲器不生成所述修复访问命令而将所述读取命令提供给所述数据缓冲器，所述数据缓冲器用于响应所述读取命令从所述目标地址读取目标数据。
8.根据权利要求6所述的装置，其特征在于，所述访问命令是读取命令，当所述读取命令包括的目标地址不包括在所述缺陷地址信息中时，所述中央缓冲器还用于检查所述目标地址是否属于被检测地址，以及在确定所述目标地址属于被检测地址时生成检测读取命令，其中，所述检测读取命令用于指示对所述目标地址进行检测；
所述数据缓冲器还用于响应所述检测读取命令从所述数据记录模块读取修复数据并且从所述目标地址读取目标数据，并且向所述中央缓冲器发送所述目标数据与所述修复数据的比较结果；以及
所述中央缓冲器还用于基于所述比较结果确定是否将所述被检测地址添加到所述缺陷地址信息中。
9.根据权利要求8所述的装置，其特征在于，所述装置还包括错误报告通道，其用于耦接所述数据缓冲器与所述中央缓冲器，以用于所述数据缓冲器向所述中央缓冲器发送所述目标数据与所述修复数据的比较结果。
10.根据权利要求1所述的装置，其特征在于，所述修复数据与对应的目标地址通过一个共用的记录序号相关联。
11.根据权利要求10所述的装置，其特征在于，每个所述记录序号分别存储在所述地址记录模块与所述数据记录模块中。
12.根据权利要求1所述的装置，其特征在于，所述地址记录模块与所述数据记录模块是寄存器，所述装置还包括非暂态存储介质，其耦接到所述中央缓冲器以接收并存储所述缺陷地址信息。
13.一种用于修复存储模块缺陷的方法，其特征在于，所述方法包括：
经由中央缓冲器从存储器接口接收对存储模块中目标地址进行访问的访问命令，其中所述中央缓冲器包括地址记录模块，所述地址记录模块用于记录所述存储模块中缺陷存储地址的缺陷地址信息；
经由所述中央缓冲器比较所述目标地址与所述缺陷地址信息，并根据比较结果确定是否生成用于对所述目标地址进行修复的修复访问命令；
经由耦接到所述中央缓冲器的数据缓冲器接收所述访问命令或所述修复访问命令，其中所述数据缓冲器包括用于记录修复数据的数据记录模块，所述数据缓冲器耦接在所述存储器接口与所述存储模块之间以缓冲在其间交互的数据；以及
经由所述数据缓冲器根据所述修复访问命令将关联于所述访问命令的目标数据写入所述数据记录模块作为对应目标地址的修复数据，或者从所述数据记录模块读出修复数据作为对应目标地址的目标数据。
14.根据权利要求13所述的方法，其特征在于，所述访问命令是写入命令，当所述写入命令包括的目标地址包括在所述缺陷地址信息中时，经由所述中央缓冲器生成修复访问命令，并且所述修复访问命令是修复写入命令，以及响应所述修复写入命令经由所述数据缓冲器将目标数据写入所述数据记录模块。
15.根据权利要求14所述的方法，其特征在于，所述访问命令是写入命令，当所述写入命令包括的目标地址不包括在所述缺陷地址信息中时，经由所述中央缓冲器将所述写入命令提供给所述数据缓冲器，以及响应所述写入命令经由所述数据缓冲器将目标数据写入所述目标地址。
16.根据权利要求14所述的方法，其特征在于，所述访问命令是写入命令，当所述写入命令包括的目标地址不包括在所述缺陷地址信息中时，所述方法还包括：
经由所述中央缓冲器检查所述地址记录模块是否存在未占用的地址记录空间；
在确定所述地址记录模块存在未占用的地址记录空间时，经由所述中央缓冲器生成检测写入命令并将所述目标地址记录到所述地址记录模块中作为被检测地址，其中，所述检测写入命令用于指示对所述目标地址进行检测；以及
响应所述检测写入命令，经由所述数据缓冲器将目标数据写入所述数据记录模块和所述目标地址。
17.根据权利要求16所述的方法，其特征在于，所述方法还包括：
在确定所述地址记录模块不存在未占用的地址记录空间时，经由所述中央缓冲器将所述写入命令提供给所述数据缓冲器；以及
响应所述写入命令，经由所述数据缓冲器将目标数据写入所述目标地址。
18.根据权利要求13所述的方法，其特征在于，所述访问命令是读取命令，当所述读取命令包括的目标地址包括在所述缺陷地址信息中时，经由所述中央缓冲器生成修复访问命令，其中所述修复访问命令是修复读取命令；以及响应所述修复读取命令，经由所述数据缓冲器从所述数据记录模块中读出所述修复数据作为所述目标地址的目标数据。
19.根据权利要求18所述的方法，其特征在于，所述访问命令是读取命令，所当所述读取命令包括的目标地址不包括在所述缺陷地址信息中时，经由所述中央缓冲器将所述读取命令提供给所述数据缓冲器，以及响应所述读取命令经由所述数据缓冲器从所述目标地址读取目标数据。
20.根据权利要求18所述的方法，其特征在于，所述访问命令是读取命令，当所述读取命令包括的目标地址不包括在所述缺陷地址信息中时，所述方法还包括：
经由所述中央缓冲器检查所述目标地址是否属于被检测地址；
在确定所述目标地址属于被检测地址时，经由所述中央缓冲器生成检测读取命令，其中所述检测读取命令用于指示对所述目标地址进行检测；
响应所述检测读取命令，经由所述数据缓冲器从所述数据记录模块读取修复数据并且从所述目标地址读取目标地址，并且向所述中央缓冲器发送所述目标数据与所述修复数据的比较结果；以及
经由所述中央缓冲器基于所述比较结果确定是否将所述被检测地址添加到所述缺陷地址信息中。
21.一种存储器系统，包括根据权利要求1-12中任一项所述的用于修复存储模块缺陷的装置。
CN202010259917.9A 2020-04-03 2020-04-03 用于修复存储模块缺陷的装置和方法以及存储器系统 Active CN113496745B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010259917.9A CN113496745B (zh) 2020-04-03 2020-04-03 用于修复存储模块缺陷的装置和方法以及存储器系统
US16/914,457 US11417414B2 (en) 2020-04-03 2020-06-28 Apparatus and method for repairing a defect of a memory module, and a memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010259917.9A CN113496745B (zh) 2020-04-03 2020-04-03 用于修复存储模块缺陷的装置和方法以及存储器系统

Publications (2)

Publication Number Publication Date
CN113496745A true CN113496745A (zh) 2021-10-12
CN113496745B CN113496745B (zh) 2024-03-08

Family

ID=77921820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010259917.9A Active CN113496745B (zh) 2020-04-03 2020-04-03 用于修复存储模块缺陷的装置和方法以及存储器系统

Country Status (2)

Country Link
US (1) US11417414B2 (zh)
CN (1) CN113496745B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210154277A (ko) * 2020-06-11 2021-12-21 삼성전자주식회사 메모리 모듈 및 그의 동작 방법

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020159310A1 (en) * 2001-02-27 2002-10-31 Park Sang Wook System of performing a repair analysis for a semiconductor memory device having a redundant architecture
US20020178412A1 (en) * 1998-07-01 2002-11-28 Noriyuki Matsui Memory testing method and apparatus, and computer-readable recording medium
US20080019198A1 (en) * 2006-07-24 2008-01-24 Kingston Technology Corp. Fully-Buffered Memory-Module with Redundant Memory Buffer in Serializing Advanced-Memory Buffer (AMB) for Repairing DRAM
CN101226774A (zh) * 2008-02-15 2008-07-23 祥硕科技股份有限公司 降低闪存装置使用拷贝回去指令时的数据错误的方法
CN102063940A (zh) * 2009-11-16 2011-05-18 索尼公司 非易失存储器和存储系统
US20120216086A1 (en) * 2011-02-23 2012-08-23 Advantest Corporation Test apparatus
JP2013008425A (ja) * 2011-06-27 2013-01-10 Denso Corp メモリ回路，メモリ装置及びメモリデータの誤り訂正方法
CN102915279A (zh) * 2011-08-03 2013-02-06 澜起科技（上海）有限公司 分布式缓存芯片组中的数据缓存器的地址分配方法
CN103295640A (zh) * 2012-02-27 2013-09-11 三星电子株式会社 能够挽救封装后出现的缺陷特性的半导体器件
JP2013250594A (ja) * 2012-05-30 2013-12-12 Renesas Electronics Corp 自己修復メモリ回路およびその修復方法
CN104503707A (zh) * 2014-12-24 2015-04-08 华为技术有限公司 读取数据的方法以及装置
CN105868125A (zh) * 2015-01-23 2016-08-17 澜起科技（上海）有限公司 缓冲存储器及用于控制内部存储器数据访问的装置和方法
US20180143873A1 (en) * 2013-05-24 2018-05-24 Rambus Inc. Memory repair method and apparatus based on error code tracking

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866588B2 (ja) * 2002-03-01 2007-01-10 エルピーダメモリ株式会社 半導体集積回路装置
DE10345550B3 (de) * 2003-09-30 2005-02-10 Infineon Technologies Ag Speicheranordnung mit mehreren RAM-Bausteinen
US8245105B2 (en) * 2008-07-01 2012-08-14 International Business Machines Corporation Cascade interconnect memory system with enhanced reliability

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020178412A1 (en) * 1998-07-01 2002-11-28 Noriyuki Matsui Memory testing method and apparatus, and computer-readable recording medium
US20020159310A1 (en) * 2001-02-27 2002-10-31 Park Sang Wook System of performing a repair analysis for a semiconductor memory device having a redundant architecture
US20080019198A1 (en) * 2006-07-24 2008-01-24 Kingston Technology Corp. Fully-Buffered Memory-Module with Redundant Memory Buffer in Serializing Advanced-Memory Buffer (AMB) for Repairing DRAM
CN101226774A (zh) * 2008-02-15 2008-07-23 祥硕科技股份有限公司 降低闪存装置使用拷贝回去指令时的数据错误的方法
CN102063940A (zh) * 2009-11-16 2011-05-18 索尼公司 非易失存储器和存储系统
US20120216086A1 (en) * 2011-02-23 2012-08-23 Advantest Corporation Test apparatus
JP2013008425A (ja) * 2011-06-27 2013-01-10 Denso Corp メモリ回路，メモリ装置及びメモリデータの誤り訂正方法
CN102915279A (zh) * 2011-08-03 2013-02-06 澜起科技（上海）有限公司 分布式缓存芯片组中的数据缓存器的地址分配方法
CN103295640A (zh) * 2012-02-27 2013-09-11 三星电子株式会社 能够挽救封装后出现的缺陷特性的半导体器件
JP2013250594A (ja) * 2012-05-30 2013-12-12 Renesas Electronics Corp 自己修復メモリ回路およびその修復方法
US20180143873A1 (en) * 2013-05-24 2018-05-24 Rambus Inc. Memory repair method and apparatus based on error code tracking
CN104503707A (zh) * 2014-12-24 2015-04-08 华为技术有限公司 读取数据的方法以及装置
CN105868125A (zh) * 2015-01-23 2016-08-17 澜起科技（上海）有限公司 缓冲存储器及用于控制内部存储器数据访问的装置和方法

Also Published As

Publication number Publication date
US11417414B2 (en) 2022-08-16
CN113496745B (zh) 2024-03-08
US20210313005A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
CN113496746B (zh) 用于检测存储模块缺陷的装置和方法以及存储器系统
US8739011B2 (en) Method and apparatus for detecting communication errors on a bus
US11581035B2 (en) Systems, devices, and methods for efficient usage of IO section breaks in memory devices
CN101477480B (zh) 内存控制方法、装置及内存读写系统
US11232849B2 (en) Memory device with a repair match mechanism and methods for operating the same
US20200258582A1 (en) Pre-Program Read to Counter Wordline Failures
CN112579342A (zh) 内存纠错方法、内存控制器及电子设备
CN112988491B (zh) 一种内存测试方法、装置及内存控制器
US10811116B2 (en) Semiconductor systems
CN113496745B (zh) 用于修复存储模块缺陷的装置和方法以及存储器系统
TWI511158B (zh) 記憶體模組上之記憶體備用技術
JP7145289B2 (ja) 動的読み取り閾値較正
US11893276B2 (en) Apparatuses and methods for data management in a memory device
US11042493B2 (en) Memory system
CN207337927U (zh) 一种在读操作时纠正存储阵列错误的动态随机存取存储器
CN111863059A (zh) 具有动态冗余功能的mram芯片
US11803501B2 (en) Routing assignments based on error correction capabilities
WO2023184617A1 (zh) 电源映射检测方法、装置、电子设备及介质
US20240095120A1 (en) Error detection, correction, and media management on a cxl type 3 device
WO2023137855A1 (zh) 存储芯片的测试方法及设备
US11544004B2 (en) Nonvolatile memory device and memory system including the same
US20220246230A1 (en) Memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant