CN207337927U - 一种在读操作时纠正存储阵列错误的动态随机存取存储器 - Google Patents
一种在读操作时纠正存储阵列错误的动态随机存取存储器 Download PDFInfo
- Publication number
- CN207337927U CN207337927U CN201720549120.6U CN201720549120U CN207337927U CN 207337927 U CN207337927 U CN 207337927U CN 201720549120 U CN201720549120 U CN 201720549120U CN 207337927 U CN207337927 U CN 207337927U
- Authority
- CN
- China
- Prior art keywords
- data
- write
- driving
- register
- corrected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Abstract
本实用新型涉及一种在读操作时纠正存储阵列错误的动态随机存取存储器，该动态随机存取存储器即DRAM含有存储阵列，该存储阵列包括数据阵列和ECC阵列，所述DRAM还包括一个寄存器，其中所述寄存器仅仅寄存有经该DRAM中的ECC解码和纠正模块纠正后的错误数据位以及其位置。本实用新型从源头上纠错，对现有电路的改动小，纠正存储阵列发生在读操作，不需要额外的命令控制，并且和存储器的规范兼容，控制灵活。
Description
技术领域
本实用新型涉及存储器领域，具体地涉及在读操作时纠正存储阵列错误的动态随机存取存储器DRAM，更具体地涉及一种在读操作时纠正DRAM中存储阵列的错误的DRAM。
背景技术
DRAM(Dynamic Random Access Memory)即动态随机存取存储器，其是一种易失性存储器。
对于DRAM来说，在数据存储的过程中数据常常会出现错误，因此需要错误检测和纠正技术来保证数据存储的正确性。ECC(Error Correction Code，纠错码)利用在一定长度数据位的基础上增加监督位来检测和纠正出错的数据。包含ECC功能的DRAM的常规读写过程如图1和图2所示。
图1示意性地描述了DRAM的数据写入过程，其中数据阵列用来存储数据，ECC阵列用来存储ECC位，即监督位。当N位数据从外部源写入存储器时，存储器会通过ECC编码模块用此N位数据产生M位监督位，N位数据和M位监督位会被暂时数据锁存，然后通过写驱动一起被写入相应的存储阵列，即N位数据存储于数据阵列中，M位监督位存储于ECC阵列中。其中，数据长度N大于0，并小于等于存储器进行一次读写操作的数据长度。监督位长度M大于0，其值由所选取的ECC算法所决定。应注意，数据阵列、ECC阵列以及ECC编码模块都位于存储器内部，存储器内部还包括在此未示出的其他部件。
图2示意性地描述了DRAM的数据读取过程。N位数据和M位监督位被从各自的存储阵列中读取，经灵敏放大器放大后被暂时数据锁存，然后送到ECC解码和纠正模块，ECC解码和纠正模块可以对错误进行检测和纠正，并输出纠正后的N位数据。
图3示出了带纠错的数据读取过程。图3中只示出了数据阵列中存在错误，但应理解，ECC阵列中同样也可存在错误。从数据阵列读出并经过灵敏放大器放大的数据也带着同样的错误信息，此错误信息在ECC解码和纠正模块被纠正，从而使得读出到存储器外部的系统的数据为无错误的数据。虽然此时读出到存储器外部的系统的数据的错误已经是被纠正后的数据，但在存储阵列中的相应数据依然是错误的数据。随着时间的推移，存储阵列中会出现更多的错误，如图4中所示，如果错误数据的数量超出了ECC可以检测和纠正的范围，那ECC解码和纠正模块就不能检测出错误，也不能纠正错误，读出到存储器外部的系统的数据就会是带着错误的数据。
因此，需要能够及时地纠正数据阵列和ECC阵列中的错误。
实用新型内容
根据本实用新型的第一方面，提供了一种在读操作时纠正存储阵列错误的动态随机存取存储器，该动态随机存取存储器即DRAM含有存储阵列，该存储阵列包括数据阵列和ECC阵列，所述DRAM还包括一个寄存器，其中所述寄存器仅仅寄存有经该DRAM中的ECC解码和纠正模块纠正后的错误数据位以及其位置。
根据本实用新型的动态随机存取存储器的一个优选实施方案，该寄存器包括数据寄存器和位置寄存器，并且其中经纠正的错误数据位被寄存在该数据寄存器中，经纠正的错误数据位的位置被寄存在该位置寄存器中。
根据本实用新型的动态随机存取存储器的一个优选实施方案，该数据寄存器包括一个或多个子寄存器，所述DRAM中具有多个写驱动，所述一个或多个子寄存器的数目为所述ECC解码和纠正模块能够纠正的错误的位数，所述一个或多个子寄存器中的每一个子寄存器分别连接至所述多个写驱动中的每一个写驱动，由所述位置寄存器根据经纠正的错误数据位的位置发出使能信号来开启相应的写驱动。
根据本实用新型的动态随机存取存储器的一个优选实施方案，所述写驱动为存储器已有的写驱动，其中：在进行读操作时，由所述位置寄存器根据经纠正的错误数据位的位置发出使能信号，以开启相应的写驱动并且控制将数据寄存器中的经纠正的错误数据位传导到写驱动；在进行写操作的时候，断开所述数据寄存器和写驱动的连接，使得待写入的数据由外部决定。
根据本实用新型的动态随机存取存储器的一个优选实施方案，所述写驱动为不同于存储器已有的写驱动的新的写驱动，其中：当进行写操作的时候，已有的写驱动去驱动外部数据写入数据阵列，新的写驱动关闭；当进行读操作的时候，已有的写驱动关闭，当存在经纠正的错误数据位时，由所述位置寄存器根据经纠正的错误数据位的位置发出使能信号，以开启相应的写驱动并且控制将数据寄存器中的经纠正的错误数据位传导到写驱动。
根据本实用新型的第二方面，提供了一种在读操作时纠正DRAM中存储阵列的错误的方法，其中所述存储阵列包括数据阵列和ECC阵列，所述方法包括：
从所述存储阵列中读取数据；
当该数据中含有错误数据位时，通过DRAM中的ECC解码和纠正模块对所述错误数据位进行纠正；
仅仅将经纠正的错误数据位以及其位置寄存在一个寄存器中；
该寄存器控制DRAM中的多个写驱动，以仅仅将经纠正的错误数据位写回到所述存储阵列。
根据本实用新型的方法的一个优选实施方案，该寄存器包括数据寄存器和位置寄存器，并且其中经纠正的错误数据位被寄存在该数据寄存器中，经纠正的错误数据位的位置被寄存在该位置寄存器中。
根据本实用新型的方法的一个优选实施方案，该数据寄存器包括一个或多个子寄存器，所述一个或多个子寄存器的数目为所述ECC解码和纠正模块能够纠正的错误的位数，所述一个或多个子寄存器中的每一个子寄存器分别连接至所述多个写驱动中的每一个写驱动，由所述位置寄存器根据经纠正的错误数据位的位置发出使能信号来开启相应的写驱动。
根据本实用新型的方法的一个优选实施方案，所述错误数据位存在于所述数据阵列中。
根据本实用新型的方法的一个优选实施方案，所述错误数据位存在于所述ECC阵列中。
根据本实用新型的方法的一个优选实施方案，写驱动为存储器已有的写驱动，其中：在进行读操作时，由所述位置寄存器根据经纠正的错误数据位的位置发出使能信号，以开启相应的写驱动并且控制将数据寄存器中的经纠正的错误数据位传导到写驱动；在进行写操作的时候，断开所述数据寄存器和写驱动的连接，使得待写入的数据由外部决定。
根据本实用新型的方法的一个优选实施方案，所述写驱动为不同于存储器已有的写驱动的新的写驱动，其中：当进行写操作的时候，已有的写驱动去驱动外部数据写入数据阵列，新的写驱动关闭；当进行读操作的时候，已有的写驱动关闭，当存在经纠正的错误数据位时，由所述位置寄存器根据经纠正的错误数据位的位置发出使能信号，以开启相应的写驱动并且控制将数据寄存器中的经纠正的错误数据位传导到写驱动。
本实用新型具有至少如下优点：
1.通过改变存储阵列的值去纠正错误，从源头上纠错。因为ECC的纠错范围与其所选用的算法有关，一旦错误数量超出纠错范围，ECC将不能进行纠错。从源头上纠错，能够提高ECC纠错的性能。
2.对现有电路的改动小，因为仅增加了用来寄存经纠正的错误数据位及其位置的寄存器及其对写驱动的控制，其它电路均利用传统存储器已有电路。
3.纠正存储阵列发生在读操作，不需要额外的命令控制，并且和存储器的规范兼容。不需要额外的时序控制，从而不影响存储器的性能。
4.控制灵活，因为仅仅在寄存器中写入了经纠正的错误数据位及其位置，而非写入整个错误数据，对寄存器的存储容量要求小，从而增加的功耗和面积很少。
附图说明
图1示意性地描述了DRAM的数据写入过程
图2示意性地描述了DRAM的数据读取过程。
图3示出了带纠错的数据读取过程。
图4示出了超出ECC纠错范围的带纠错的数据读取过程。
图5示出了根据本实用新型的一个实施方案的在带有仅仅用于寄存经纠正的错误数据位及其位置的寄存器的存储器中，带纠错的数据读取过程。
图6示出了根据本实用新型的一个实施方案，用于仅仅寄存经纠正的错误数据位及其位置的寄存器如何控制写驱动的示意性图示。
具体实施方式
下面结合附图进一步描述本实用新型的各个实施例。应理解，下面结合附图描述的实施方案仅是示例性的，旨在用于解释本实用新型，而不意在限制本实用新型。
根据本实用新型的一个实施方案，引入一个用来仅仅寄存经纠正的错误数据位及其位置的寄存器。外部系统给DRAM读命令指示将哪些地址的数据读出来，此时数据被读出，一旦ECC检测出所读的数据是带错误的数据，该带错误的数据就会被ECC纠正，正确的数据被送至外部系统，同时，仅仅将经纠正的错误数据位以及其位置寄存在该额外的寄存器里，该寄存器则利用DRAM中已有的写驱动将经纠正的错误数据位写入存储阵列中相应的位置，从而将数据阵列和ECC阵列中错误的数据也纠正过来，在源头上进行纠错。应注意，本文中的术语“读操作”指的是外部系统给DRAM读命令指示读出数据一直到数据被送至外部系统，而仅仅将经纠正的错误数据位和其位置寄存在寄存器中并且寄存器仅仅将经纠正的错误数据位写入存储阵列中相应的位置也发生在所述读操作过程期间。
图5示出了根据本实用新型的一个实施方案的在带有仅仅用于寄存经纠正的错误数据位及其位置的寄存器的存储器中，带纠错的数据读取过程。
如图5示出的，当发生如图3所示的读取过程时，在经过ECC解码和纠正后，正确的数据被读到存储器外部的系统。同时，仅仅将经纠正的错误数据位以及其位置寄存在一个寄存器中，即寄存在图5示出的仅仅用于寄存经纠正的错误数据位及其位置的寄存器中。然后，经纠正的错误数据位以及其位置去控制写驱动，经纠正的错误数据位的位置开启与其对应的写驱动，将经纠正的错误数据位写入到数据阵列，从而把数据阵列中错误的数据改写成正确的值。控制写驱动是在ECC解码和纠正模块将数据纠正并稳定后进行的。
应理解，图5只示出数据阵列的错误，但不限于只有数据阵列存在错误，ECC阵列的错误也可用此方法纠正。类似地，ECC阵列中的错误数据也可以通过该被纠正的数据及其位置的寄存器进行改写，其方法与上述关于阵列的操作类似，在此不再赘述。
图6示出了根据本实用新型的一个实施方案，用于仅仅寄存经纠正的错误数据位及其位置的寄存器如何控制写驱动的示意性图示。
如图6所示，当读取的数据经过ECC解码和纠正以后，经纠正的错误数据位寄存在数据寄存器里面，经纠正的错误数据位的位置寄存在位置寄存器中。该数据寄存器和该位置寄存器分别是所述用于仅仅寄存经纠正的错误数据位及其位置的寄存器的一部分。
在一个优选实施方案中，此数据寄存器可与DRAM中的多个写驱动一一对应地相连接(例如数据寄存器可以包括N个独立的子寄存器，每一个写驱动都对应一个单独的子寄存器，N是一次读操作时从所述存储阵列中读取的数据的数据长度，即读取的数据的位数，在图6中每一个数据表示一位数据，N个独立的子寄存器中每个子寄存器寄存有一位数据)。此时，经纠正的错误数据位被寄存在N个子寄存器中的相应子寄存器中，而位置寄存器中寄存的是错误数据位在该N位数据中的位置。应理解，在该实施方案中，也可以不设置或启用位置寄存器。此时，除了经纠正的错误数据位被寄存在数据寄存器中，所读取的N位数据中正确的数据位也被寄存在数据寄存器中，即N个子寄存器中的每一个都寄存有数据，此时只需将数据寄存器中的所有数据都写回DRAM的数据阵列中即可纠正存储阵列中的错误。
在另一个优选实施方案中，也可根据ECC解码和纠错模块所能纠正的数据错误的位数来设置数据寄存器中含有的独立子寄存器的数目，例如当ECC只能纠正一位数据错误的时候，图6中的数据寄存器可以只用一个单独的子寄存器，这个子寄存器和所有的写驱动都连接在一起，由位置寄存器来选取只开启相应的一个写驱动。位置寄存器中寄存的是错误数据位在读操作时读取的N位数据中的位置。该位置开启与错误数据位相对应的写驱动。数据寄存器中寄存的是经纠正的错误数据位。
例如：若在读取过程中检测出数据0出错，则经纠正的数据0被寄存在数据寄存器中，而数据0的位置信息也被寄存在位置寄存器中，并用来产生使能与数据0对应的写驱动，经纠正的数据0被写入数据阵列从而把数据阵列中的错误值改写成正确值。
这样对现有电路的改动小，因为仅增加了用来寄存经纠正的错误数据位及其位置的寄存器及其对写驱动的控制，其它电路均利用传统存储器已有电路。另外，由于纠正存储阵列发生在读操作，所以不需要额外的命令控制，并且和存储器的规范兼容，并且不需要额外的时序控制，从而不影响存储器的性能。此外，因为仅仅在寄存器中写入了经纠正的错误数据位及其位置，而非写入整个错误数据，对寄存器的存储容量要求小，从而增加的功耗和面积很少。
应理解，图6中示出的写驱动可以复用存储器已有的写驱动，因为在传统的读操作中是不需要使用写驱动的。在进行读操作时，图6中的使能信号(由所述位置寄存器根据经纠正的错误数据位的位置所发出的使能信号)除了要开启相应的写驱动使得其可以把经纠正的错误数据位写入存储阵列，还需要兼具能控制数据寄存器中的经纠正的错误数据位传导到写驱动的作用。在进行正常的写操作的时候，要断开图6中数据寄存器和写驱动的连接，使得待写入的数据由外部决定。
另外，也可以引入新的写驱动来构成图6中示出的写驱动。新引入的写驱动和存储器已有的写驱动一并存在。当进行正常的写操作的时候，原有的写驱动去驱动外部数据写入数据阵列，新引入的写驱动关闭；当进行正常的读操作的时候，原有的写驱动关闭，当存在经纠正的错误数据位，由经纠正错误数据位的位置信息开启相应的写驱动把经纠正的错误数据位写回相应的数据阵列中。
Claims (5)
1.一种在读操作时纠正存储阵列错误的动态随机存取存储器，该动态随机存取存储器即DRAM含有存储阵列，该存储阵列包括数据阵列和ECC阵列，其特征在于，
所述DRAM还包括一个寄存器，其中所述寄存器仅仅寄存有经该DRAM中的ECC解码和纠正模块纠正后的错误数据位以及其位置。
2.根据权利要求1所述的动态随机存取存储器，其特征在于，该寄存器包括数据寄存器和位置寄存器，并且其中经纠正的错误数据位被寄存在该数据寄存器中，经纠正的错误数据位的位置被寄存在该位置寄存器中。
3.根据权利要求2所述的动态随机存取存储器，其特征在于，该数据寄存器包括一个或多个子寄存器，所述DRAM中具有多个写驱动，所述一个或多个子寄存器的数目为所述ECC解码和纠正模块能够纠正的错误的位数，所述一个或多个子寄存器中的每一个子寄存器分别连接至所述多个写驱动中的每一个写驱动，由所述位置寄存器根据经纠正的错误数据位的位置发出使能信号来开启相应的写驱动。
4.根据权利要求3所述的动态随机存取存储器，其特征在于，所述写驱动为存储器已有的写驱动，其中：在进行读操作时，由所述位置寄存器根据经纠正的错误数据位的位置发出使能信号，以开启相应的写驱动并且控制将数据寄存器中的经纠正的错误数据位传导到写驱动；在进行写操作的时候，断开所述数据寄存器和写驱动的连接，使得待写入的数据由外部决定。
5.根据权利要求3所述的动态随机存取存储器，其特征在于，所述写驱动为不同于存储器已有的写驱动的新的写驱动，其中：当进行写操作的时候，已有的写驱动去驱动外部数据写入数据阵列，新的写驱动关闭；当进行读操作的时候，已有的写驱动关闭，当存在经纠正的错误数据位时，由所述位置寄存器根据经纠正的错误数据位的位置发出使能信号，以开启相应的写驱动并且控制将数据寄存器中的经纠正的错误数据位传导到写驱动。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720549120.6U CN207337927U (zh) | 2017-05-17 | 2017-05-17 | 一种在读操作时纠正存储阵列错误的动态随机存取存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720549120.6U CN207337927U (zh) | 2017-05-17 | 2017-05-17 | 一种在读操作时纠正存储阵列错误的动态随机存取存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207337927U true CN207337927U (zh) | 2018-05-08 |
Family
ID=62376321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720549120.6U Active CN207337927U (zh) | 2017-05-17 | 2017-05-17 | 一种在读操作时纠正存储阵列错误的动态随机存取存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207337927U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195329A (zh) * | 2017-05-17 | 2017-09-22 | 西安紫光国芯半导体有限公司 | 在读操作时纠正dram中存储阵列的错误的方法以及dram |
| CN111240884A (zh) * | 2019-12-25 | 2020-06-05 | 上海亮牛半导体科技有限公司 | Efuse的纠错方法 |
-
2017
- 2017-05-17 CN CN201720549120.6U patent/CN207337927U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195329A (zh) * | 2017-05-17 | 2017-09-22 | 西安紫光国芯半导体有限公司 | 在读操作时纠正dram中存储阵列的错误的方法以及dram |
| CN107195329B (zh) * | 2017-05-17 | 2024-04-02 | 西安紫光国芯半导体有限公司 | 在读操作时纠正dram中存储阵列的错误的方法以及dram |
| CN111240884A (zh) * | 2019-12-25 | 2020-06-05 | 上海亮牛半导体科技有限公司 | Efuse的纠错方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107195329A (zh) | 在读操作时纠正dram中存储阵列的错误的方法以及dram | |
| EP3520108B1 (en) | A method of reading data from a memory device using dynamic redundancy registers | |
| CN102339641B (zh) | 检错/纠错校验模块及该模块读写数据的方法 | |
| CN103811076B (zh) | 存储模块、具有其的存储系统及其读写方法 | |
| US7937641B2 (en) | Memory modules with error detection and correction | |
| US8327224B2 (en) | Data recovery in a solid state storage system | |
| US20090204871A1 (en) | Non-volatile memory with error detection | |
| JP6190462B2 (ja) | 半導体記憶装置 | |
| US11257563B2 (en) | Apparatus and method for testing a defect of a memory module and a memory system | |
| CN207337927U (zh) | 一种在读操作时纠正存储阵列错误的动态随机存取存储器 | |
| CN103744744B (zh) | 数据储存装置以及易失性存储器的数据校验方法 | |
| US20200394102A1 (en) | Semiconductor memory devices having enhanced error correction circuits therein | |
| CN107039086A (zh) | 具有兼容不同数据长度的纠错功能的存储器和纠错方法 | |
| CN106716374A (zh) | 短路检测及反转 | |
| US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
| CN102339647A (zh) | 一种检错/纠错校验模块的检测方法及装置 | |
| US20150194201A1 (en) | Real time correction of bit failure in resistive memory | |
| CN108922572A (zh) | 一种具有高稳定性和低静态功耗的sram存储单元电路 | |
| TW201303880A (zh) | 用於錯誤偵測及校正涵蓋之記憶體系統 | |
| CN100483550C (zh) | 在闪存装置中用于不同操作的专用冗余电路及其操作方法 | |
| US20180196711A1 (en) | Memory device | |
| CN114550804A (zh) | 使用软封装后修复(sPPR)技术的错误注入方法和采用其的存储器装置和存储器系统 | |
| CN113496745A (zh) | 用于修复存储模块缺陷的装置和方法以及存储器系统 | |
| US11494260B2 (en) | Memory with an error correction function and related memory system | |
| CN113345511A (zh) | 存储器件及其测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |