JP7145289B2 - 動的読み取り閾値較正 - Google Patents

動的読み取り閾値較正 Download PDF

Info

Publication number
JP7145289B2
JP7145289B2 JP2021103671A JP2021103671A JP7145289B2 JP 7145289 B2 JP7145289 B2 JP 7145289B2 JP 2021103671 A JP2021103671 A JP 2021103671A JP 2021103671 A JP2021103671 A JP 2021103671A JP 7145289 B2 JP7145289 B2 JP 7145289B2
Authority
JP
Japan
Prior art keywords
voltage
cells
group
read threshold
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021103671A
Other languages
English (en)
Other versions
JP2022066136A (ja
Inventor
アレクサンダー・バザラスキー
エラン・シャロン
アイダン・アルロッド
Original Assignee
ウェスタン デジタル テクノロジーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウェスタン デジタル テクノロジーズ インコーポレーテッド filed Critical ウェスタン デジタル テクノロジーズ インコーポレーテッド
Publication of JP2022066136A publication Critical patent/JP2022066136A/ja
Application granted granted Critical
Publication of JP7145289B2 publication Critical patent/JP7145289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Description

（関連出願の相互参照）
本出願は、参照により本明細書に組み込まれる、２０２０年１０月１６日に出願された米国仮特許出願第６３／０９２，７３１号の利益を主張する。
（発明の分野）
本開示の実施形態は、概して、不揮発性メモリセルに記憶されたデータの誤り訂正能力、特に、ワード線（ＷＬ）読み取り閾値の較正に関する。
関連技術の説明
電子デバイスのメモリ需要が増加するにつれ、メモリセルはますますコンパクトになり、標的セルを読み取る際の隣接セル内の電気信号による干渉を克服することが一層困難になる。その結果、ビット誤り率（ＢＥＲ）が増加し易い。
現行アプローチでは、隣接セルの影響を軽減するための多くの方法が存在する。例えば、ダイレベルにおけるアプローチは、ルックアヘッド及び動的ルックアヘッド読み取りを含み得る。別の実施例では、コントローラレベルにおける他のアプローチは、等化を含み得る。これらの方法は、標的ＷＬセルを読み取るときに隣接ワード線（ＷＬ）電圧内のセルの追加読み取りを行うことを含み、次いで、標的ＷＬの読み取り電圧が、隣接ＷＬ電圧に従って補正される。これらの軽減方法は、ＢＥＲの低減には限られた影響しか及ぼさない。ＢＥＲの低減に対してより有意な影響を及ぼす別の現行アプローチは、標的ＷＬからのセルデータに基づいて、標的ＷＬの読み取り閾値較正を含む。しかしながら、現行アプローチでは、読み取り閾値較正は、隣接ＷＬの状態に関係なく実行される。
隣接ＷＬが標的ＷＬのセルに及ぼす影響を軽減するために、読み取り閾値較正を改良するための方法及びシステムが必要とされている。
本開示は、概して、ダイ上で、メモリダイに接続されたコントローラ内で、又はその両方で実施され得る、標的ワード線（ＷＬ）のセルの読み取り閾値を較正するための方法及びシステムに関する。１つ以上の隣接ＷＬセルの電圧値が読み取られ、隣接セルの電圧値に基づいて、標的ＷＬのセルが分類される。読み取り閾値較正は、各群で実行される。次いで、較正閾値は、標的ＷＬの各別個の群のセルでの読み取り動作に使用される。
一実施形態では、データストレージデバイスが開示され、データストレージデバイスは、不揮発性メモリ（ＮＶＭ）と、ＮＶＭに結合され、メモリセル読み取り較正のための方法を実行するように構成されたコントローラと、を含む。本方法は、ＮＶＭの標的ワード線（ＷＬ）の複数のセルのうちの第１のセルを識別することと、第１のセルに物理的に隣接する、隣接ＷＬの第１の隣接セルの電圧を読み取ることと、電圧に基づいて、第１のセルの第１の読み取り閾値を較正することと、を含む。
別の実施形態では、１つ以上の不揮発性メモリ（ＮＶＭ）へのＩ／Ｏと、１つ以上のＮＶＭの１つ以上のメモリセルの動的読み取り閾値較正のための方法を実行するように構成されたプロセッサと、を含む、データストレージデバイス用のコントローラが開示される。実施形態では、本方法は、１つ以上のＮＶＭの第１のワード線（ＷＬ）から第１の電圧を読み取ることと、第１の電圧に基づいて、１つ以上のＮＶＭの第２のＷＬの第２のセル群を分類することと、第１の較正された読み取り閾値を用いて、第１の電圧に基づいて、第２のセル群を較正することと、を含む。
別の実施形態では、データを記憶するためのシステムが開示され、システムは、不揮発性メモリ手段と、プロセッサと、動的読み取り較正のための方法を実行するためのコンピュータ可読命令を備えるメモリと、を備える、コントローラ手段を含み、コントローラ手段は、不揮発性メモリ手段に結合される。実施形態では、本方法は、第１のワード線（ＷＬ）の第１のセル群から第１の電圧を測定することと、第１のＷＬに隣接する第２のＷＬの第２のセル群から第２の電圧を測定することと、第１の電圧に基づいて、第２の電圧を等化することと、第２の電圧における誤差を検出することと、第１の電圧に基づいて、第２の電圧の読み取り閾値を較正することと、を含む。
本開示の上記の特徴を詳細に理解することができるように、簡潔に上で要約した本開示のより具体的な説明は、実施形態を参照することによってなされ得、それらのいくつかが添付の図面に示されている。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示し、したがって、その範囲を限定するものと見なされるべきではなく、本開示が他の同等に有効な実施形態を認め得ることに留意すべきである。
開示される実施形態による、データストレージデバイスがホストデバイスのためのストレージデバイスとして機能し得るストレージシステムを示す概略ブロック図である。
開示される実施形態による、メモリセル及び隣接メモリセルの電圧状態を示すヒストグラムである。
開示される実施形態による動的読み取り閾値較正の方法を示すフロー図である。
開示される実施形態による、基本等化動作の失敗後に動的読み取り閾値較正を実行する方法を示すフロー図である。
理解を容易にするために、図面に共通する同一の要素を示すために、可能な限り、同一の参照番号を使用している。一実施形態で開示される要素は、特に断ることなく、他の実施形態に有益に利用され得ることが企図される。
以下では、本開示の実施形態を参照する。しかしながら、本開示は、具体的に説明される実施形態に限定されないことを理解されたい。その代わりに、以下の特徴及び要素の任意の組み合わせが、異なる実施形態に関連するか否かに関わらず、本開示を実施及び実践すると企図される。更に、本開示の実施形態は、他の可能な解決策に勝る、及び／又は先行技術に勝る利点を達成し得るが、特定の利点が所与の実施形態によって達成されるか否かは、本開示を限定するものではない。したがって、以下の態様、特徴、実施形態、及び利点は、単なる例示に過ぎず、請求項（複数可）に明示的に記載されている場合を除いて、添付の特許請求の範囲の要素又は限定と見なされない。同様に、「本開示」への言及は、本明細書に開示される任意の発明の主題の一般化として解釈されるものではなく、請求項（複数可）に明示的に記載されている場合を除いて、添付の特許請求の範囲の要素又は限定であると見なされるべきではない。
本開示は、概して、ダイ上で、メモリダイに接続されたコントローラ内で、又はその両方で実施され得る、標的ワード線（ＷＬ）のセルの読み取り閾値を較正するための方法及びシステムに関する。１つ以上の隣接ＷＬセルの電圧値が読み取られ、隣接セルの電圧値に基づいて、標的ＷＬのセルが分類される。読み取り閾値較正は、各群で実行される。次いで、較正閾値は、標的ＷＬの各別個の群のセルでの読み取り動作に使用される。
図１は、開示される実施形態による、データストレージデバイス１０６がホストデバイス１０４のためのストレージデバイスとして機能し得るストレージシステム１００を示す概略ブロック図である。例えば、ホストデバイス１０４は、データストレージデバイス１０６に含まれる不揮発性メモリ（ＮＶＭ）１１０を利用して、データを記憶及び取得し得る。ホストデバイス１０４は、ホストＤＲＡＭ１３８を備える。いくつかの実施例では、ストレージシステム１００は、ストレージアレイとして動作し得るデータストレージデバイス１０６などの複数のストレージデバイスを含み得る。例えば、ストレージシステム１００は、ホストデバイス１０４のための大量ストレージデバイスとして集合的に機能する安価／独立ディスクの冗長アレイ（ＲＡＩＤ）として構成された複数のデータストレージデバイス１０６を含み得る。
ホストデバイス１０４は、データストレージデバイス１０６などの１つ以上のストレージデバイスに及び／又はからデータを記憶及び／又は取得し得る。図１に示すように、ホストデバイス１０４は、インターフェース１１４を介してデータストレージデバイス１０６と通信し得る。ホストデバイス１０４は、コンピュータサーバ、ネットワーク接続ストレージ（ＮＡＳ）ユニット、デスクトップコンピュータ、ノートブック（すなわち、ラップトップ）コンピュータ、タブレットコンピュータ、セットトップボックス、いわゆる「スマート」フォンなどの電話機、いわゆる「スマート」パッド、テレビ、カメラ、ディスプレイデバイス、デジタルメディアプレーヤ、ビデオゲームコンソール、ビデオストリーミングデバイス、又はデータストレージデバイスからデータを送信又は受信することができる他のデバイスなど、広範なデバイスのうちのいずれも備え得る。
データストレージデバイス１０６は、コントローラ１０８、ＮＶＭ１１０、電源１１１、揮発性メモリ１１２、インターフェース１１４、及び書き込みバッファ１１６を含む。いくつかの実施例では、データストレージデバイス１０６は、明瞭化のために図１に示されていない追加の構成要素を含み得る。例えば、データストレージデバイス１０６は、データストレージデバイス１０６の構成要素が機械的に取り付けられ、データストレージデバイス１０６の構成要素を電気的に相互接続する導電性トレースを含む、プリント回路基板（ＰＣＢ）を含み得る。いくつかの実施例では、データストレージデバイス１０６の物理的寸法及びコネクタ構成は、１つ以上の標準的フォームファクタに適合し得る。いくつかの例示的な標準的フォームファクタとしては、３．５”データストレージデバイス（例えば、ＨＤＤ又はＳＳＤ）、２．５”データストレージデバイス、１．８”データストレージデバイス、周辺部品相互接続（ＰＣＩ）、ＰＣＩ拡張（ＰＣＩ－Ｘ）、ＰＣＩエクスプレス（ＰＣＩｅ）（例えば、ＰＣＩｅ×１、×４、×８、×１６、ＰＣＩｅミニカード、ミニＰＣＩなど）が挙げられるが、これらに限定されない。いくつかの実施例では、データストレージデバイス１０６は、ホストデバイス１０４のマザーボードに直接結合（例えば、直接半田付け）され得る。
データストレージデバイス１０６のインターフェース１１４は、ホストデバイス１０４とデータを交換するためのデータバス、及びホストデバイス１０４とコマンドを交換するための制御バスのうちの一方又は両方を含み得る。インターフェース１１４は、任意の好適なプロトコルに従って動作し得る。例えば、インターフェース１１４は、以下のプロトコルのうちの１つ以上：先進技術アタッチメント（ＡＴＡ）（例えば、シリアルＡＴＡ（ＳＡＴＡ）及びパラレルＡＴＡ（ＰＡＴＡ））、ファイバチャネルプロトコル（ＦＣＰ）、シリアル接続ＳＣＳＩ（ＳＡＳ）、ＰＣＩ、及びＰＣＩｅ、スモールコンピュータシステムインターフェース（ＳＣＳＩ）、不揮発性メモリエクスプレス（ＮＶＭｅ）、ＯｐｅｎＣＡＰＩ、ＧｅｎＺ、キャッシュ・コヒーレント・インターフェース・アクセラレータ（ＣＣＩＸ）、オープンチャネルＳＳＤ（ＯＣＳＳＤ）などに従って動作し得る。インターフェース１１４（例えば、データバス、制御バス、又はその両方）は、コントローラ１０８に電気的に接続され、この電気的接続は、ホストデバイス１０４とコントローラ１０８との間に電気的接続を提供し、ホストデバイス１０４とコントローラ１０８との間でデータを交換することを可能にする。いくつかの実施例では、インターフェース１１４の電気的接続はまた、データストレージデバイス１０６がホストデバイス１０４から電力を受け取り得る。例えば、図１に示すように、電源１１１は、インターフェース１１４を介してホストデバイス１０４から電力を受け取り得る。
ＮＶＭ１１０は、複数のメモリデバイス又はメモリユニットを含み得る。ＮＶＭ１１０は、データを記憶及び／又は取得するように構成され得る。例えば、ＮＶＭ１１０のメモリユニットは、データと、データを記憶するようにメモリユニットに命令するメッセージと、をコントローラ１０８から受信し得る。同様に、ＮＶＭ１１０のメモリユニットは、データを取得するようにメモリユニットに命令するメッセージをコントローラ１０８から受信し得る。いくつかの実施例では、メモリユニットの各々は、ダイと称され得る。いくつかの実施例では、単一の物理チップは、複数のダイ（すなわち、複数のメモリユニット）を含み得る。いくつかの実施例では、各メモリユニットは、比較的大量のデータ（例えば、１２８ＭＢ、２５６ＭＢ、５１２ＭＢ、１ＧＢ、２ＧＢ、４ＧＢ、８ＧＢ、１６ＧＢ、３２ＧＢ、６４ＧＢ、１２８ＧＢ、２５６ＧＢ、５１２ＧＢ、１ＴＢなど）を記憶するように構成され得る。
いくつかの実施例では、ＮＶＭ１１０の各メモリユニットは、フラッシュメモリデバイス、相変化メモリ（ＰＣＭ）デバイス、抵抗ランダムアクセスメモリ（ＲｅＲＡＭ）デバイス、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイス、強誘電性ランダムアクセスメモリ（Ｆ－ＲＡＭ）、ホログラフィックメモリデバイス、及び任意の他の種類の不揮発性メモリデバイスなどの、任意の種類の不揮発性メモリデバイスを含み得る。
ＮＶＭ１１０は、複数のフラッシュメモリデバイス又はメモリユニットを備え得る。ＮＶＭフラッシュメモリデバイスは、ＮＡＮＤ又はＮＯＲベースのフラッシュメモリデバイスを含み得、各フラッシュメモリセルのトランジスタの浮遊ゲートに含まれる電荷に基づいてデータを記憶し得る。ＮＶＭフラッシュメモリデバイスでは、フラッシュメモリデバイスは、複数のダイに分割され得、複数のダイの各ダイは複数のブロックを含み、これらは更に複数のページに分割され得る。特定のメモリデバイス内の複数のブロックの各ブロックは、複数のＮＶＭセルを含み得る。ＮＶＭセルの行は、複数のページの各ページを定義するためにワード線を使用して電気的に接続され得る。複数のページの各々におけるそれぞれのセルは、それぞれのビット線に電気的に接続され得る。更に、ＮＶＭフラッシュメモリデバイスは、２Ｄ又は３Ｄデバイスであってもよく、単一レベルセル（ＳＬＣ）、マルチレベルセル（ＭＬＣ）、トリプルレベルセル（ＴＬＣ）、又はクアッドレベルセル（ＱＬＣ）であってもよい。コントローラ１０８は、ページレベルで、ＮＶＭフラッシュメモリデバイスにデータを書き込み、かつＮＶＭフラッシュメモリデバイスからデータを読み取り得、ブロックレベルで、ＮＶＭフラッシュメモリデバイスからデータを消去し得る。
データストレージデバイス１０６は、データストレージデバイス１０６の１つ以上の構成要素に電力を提供し得る電源１１１を含む。標準モードで動作するとき、電源１１１は、ホストデバイス１０４などの外部デバイスによって提供される電力を使用して、１つ以上の構成要素に電力を提供し得る。例えば、電源１１１は、インターフェース１１４を介してホストデバイス１０４から受け取った電力を使用して、１つ以上の構成要素に電力を提供し得る。いくつかの実施例では、電源１１１は、外部デバイスから電力を受け取ることを停止する場合などのシャットダウンモードで動作するときに、１つ以上の構成要素に電力を供給するように構成された１つ以上の電力貯蔵構成要素を含み得る。このように、電源１１１は、積載電源として機能し得る。１つ以上の電力貯蔵構成要素のいくつかの例としては、コンデンサ、超コンデンサ、バッテリなどが挙げられるが、これらに限定されない。いくつかの実施例では、１つ以上の電力貯蔵構成要素によって貯蔵され得る電力の量は、１つ以上の電力貯蔵構成要素のコスト及び／又はサイズ（例えば、面積／体積）の関数であり得る。換言すれば、１つ以上の電力貯蔵構成要素によって貯蔵される電力の量が増加するにつれて、１つ以上の電力貯蔵構成要素のコスト及び／又はサイズも増加する。
データストレージデバイス１０６は、情報を記憶するためにコントローラ１０８によって使用され得る揮発性メモリ１１２を更に含む。揮発性メモリ１１２は、１つ以上の揮発性メモリデバイスを含み得る。いくつかの実施例では、コントローラ１０８は、揮発性メモリ１１２をキャッシュとして使用し得る。例えば、コントローラ１０８は、キャッシュされた情報が不揮発性メモリ１１０に書き込まれるまで、揮発性メモリ１１２にキャッシュ情報を記憶し得る。図１に示すように、揮発性メモリ１１２は、電源１１１から受け取った電力を消費し得る。揮発性メモリ１１２の例としては、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、及び同期ダイナミックＲＡＭ（ＳＤＲＡＭ（例えば、ＤＤＲ１、ＤＤＲ２、ＤＤＲ３、ＤＤＲ３Ｌ、ＬＰＤＤＲ３、ＤＤＲ４、ＬＰＤＤＲ４など））が挙げられるが、これらに限定されない。
データストレージデバイス１０６は、データストレージデバイス１０６の１つ以上の動作を管理し得るコントローラ１０８を含む。例えば、コントローラ１０８は、ＮＶＭ１１０からのデータの読み取り及び／又はＮＶＭ１１０へのデータの書き込みを管理し得る。いくつかの実施形態では、データストレージデバイス１０６がホストデバイス１０４から書き込みコマンドを受信すると、コントローラ１０８は、データ記憶コマンドを開始して、データをＮＶＭ１１０に記憶し、データ記憶コマンドの進捗を監視し得る。コントローラ１０８は、ストレージシステム１００の少なくとも１つの動作特性を判定し、少なくとも１つの動作特性をＮＶＭ１１０に記憶し得る。いくつかの実施形態では、データストレージデバイス１０６がホストデバイス１０４から書き込みコマンドを受信すると、コントローラ１０８は、データをＮＶＭ１１０に送信する前に、内部メモリ又は書き込みバッファ１１６内の書き込みコマンドに関連付けられたデータを一時的に記憶する。
図２は、開示される実施形態による、メモリセル及び隣接メモリセルの電圧状態を示すヒストグラム２００である。メモリセル及び隣接メモリセルは、図１のＮＶＭ１１０などの不揮発性メモリのメモリセルであってもよい。ヒストグラム２００は、標的ワード線の全てのメモリセルの電圧状態を示す第１の曲線２０２、低読み取りで得られた隣接ワード線に従う標的ワード線の電圧状態を示す第２の曲線２０４、及び高読み取りで得られた隣接ワード線に従う標的ワード線の電圧状態を示す第３の曲線２０６を示す。低読み取りは、低電圧で隣接ワード線を読み取ることを指し、高読み取りは、高電圧で隣接ワード線を読み取ることを指し、低電圧は、電圧状態分布の第１の半分を指し、高電圧は、電圧状態分布の第２の半分を指し得る。電圧状態分布の第１の半分の電圧は、電圧状態分布の第２の半分の電圧よりも実質的に低い。
第１の曲線２０２、第２の曲線２０４、及び第３の曲線２０６は１５個の信号を示すため、ヒストグラム２００は、メモリセル当たり４ビットを含むＱＬＣメモリセルを示しており、１５個の信号は、１５のプログラム可能な電圧状態を指す。ＱＬＣメモリセルは、追加の電圧状態、「消去済み（Ｅｒ）」を有し、「Ｅｒ」電圧状態は負のｘ軸上に位置する。ＱＬＣメモリセルの状態の数は、以下の式：２ｎ＝電圧状態の数、を使用して計算され得る。式中、「ｎ」は、メモリセル当たりのビット数を指す。ＱＬＣメモリが例示されているが、本明細書に記載される実施形態は、ＳＬＣ、ＭＬＣ、ＴＬＣなどのマルチレベルセルメモリの他のバージョンにも適用可能であり得ることが企図されるということを理解されたい。
更に、第１の曲線２０２、第２の曲線２０４、及び第３の曲線２０６によって表される各信号の交点は、標的ワード線の電圧状態の様々な読み取り閾値を示す局所最小値を反映する。例えば、第１の電圧状態及び第２の電圧状態に関して、電圧状態が第１の曲線２０２の正のｘ方向に順に増加していく場合、第１の電圧状態と第２の電圧状態との交点が第１の点２０８によって示され、これが第２の電圧状態の読み取り閾値である。同じ分析が、第２の曲線２０４及び第３の曲線２０６に適用され、読み取り閾値の範囲を判定し得る。標的ワード線（ＷＬ）について、複数の電圧状態の各々の読み取り閾値は、読み取り閾値が判定される場所に依存し得る。例えば、第２の点２１０は、第２の曲線２０４に従う第２の電圧状態の読み取り閾値を示し、第３の点２１２は、第３の曲線２０６に従う第２の電圧状態の読み取り閾値を示す。
標的ワード線などのワード線のメモリセルにプログラミングするとき、隣接ワード線上に標的ワード線をプログラミングする電気干渉が、ビット反転を引き起こし、ビット誤り率（ＢＥＲ）を高くすることによって、隣接ワード線に影響を及ぼし得る。更に、データストレージデバイスの寿命期間中、メモリセルの読み取り閾値は、摩滅、プログラム、及び消去サイクルなどによってシフトし得る。隣接ワード線の電圧状態に関する情報を把握することによって、ＢＥＲは、効果的に低減され得る。隣接ワード線の電圧状態に関する情報を判定するそのような方法は、ルックアヘッド（ＬＡ）及び動的ルックアヘッド（ＤＬＡ）であってもよい。ＬＡ法及びＤＬＡ法は、図１のデータストレージデバイス１０６などのデータストレージデバイスのダイレベル又はコントローラレベルで利用される等化スキームであってもよい。
ＬＡ法は、標的ワード線の電圧を読み取ることと、隣接ワード線の電圧を読み取ることと、を含む。標的ワード線及び隣接ワード線の読み取り後、標的ワード線の電圧が、隣接ワード線の電圧に基づいて判定され、それにより、標的ワード線の予想読み取り閾値は、標的ワード線の実際の読み取り閾値と一致するように較正される。同様に、ＤＬＡ法は、標的ワード線及び隣接ワード線の両方の電圧を読み取ることを含む。ＶＲＥＡＤＫ電圧が隣接ワード線に印加される場合、ＶＲＥＡＤＫ電圧は、標的ワード線の電圧よりも高くすることができる。ＬＡ法及びＤＬＡ法の両方において、標的ワード線の電圧は、隣接ワード線の電圧に調整され、隣接ワード線の電圧は高電圧値又は低電圧値のいずれかであり、この高電圧値又は低電圧値が、標的ワード線の実際の読み取り閾値を判定するために使用される。
隣接ワード線の電圧に従って、セル群毎に読み取り閾値を別々に較正することによって、誤り訂正能力及び読み取り閾値較正が改善され得る。例えば、以下の表１は、いくつかの実施例を示し、第１の実施例は基準スキームであり、以下の実施例は、異なる等化スキームを利用する。
Figure 0007145289000001
表１において、「ｂ」はビット数を指すため、「１ｂ」は１ビットを指し、「２ｂ」は２ビットを指す。「１ｂ」は、１ビットの隣接ワード線に基づいて標的電圧の電圧を補正することを指す。同様に、「２ｂ」は、２ビットの隣接ワード線に基づいて標的電圧の電圧を補正することを指す。更に、「ＷＬｎ＋１」は、次の隣接ワード線であり、「ＷＬｎ－１」は、前の隣接ワード線である。セル誤り率（ＣＥＲ）は、提案されるスキーム下で誤りがあるセルの割合である。平均シグマは、平均値からの標準偏差であり、平均シグマ値が小さいほど、より良好な訂正能力をもたらす。更に、マージンは、基準値からの平均シグマの差に基づく誤差マージンである。一般的に、ＣＥＲ及び平均シグマの値が低いほど、基準値からの改善が大きく、大きいマージンは小さいマージンよりも大きな改善を例示する。表１に示すように、１ｂ（ＷＬｎ＋１）＋１ｂ（ＷＬｎ－１）ＤＬＡスキームは、基準スキーム、１ｂ（ＷＬｎ＋１）ＤＬＡスキーム、及び２ｂ（ＷＬｎ＋１）ＤＬＡスキームと比較して、約１．７４％の最低ＣＥＲ、約８２．８ｍＶの最低平均シグマ、及び約４６５ｍｖの最高マージンをもたらす。
誤り訂正能力を増加させ、標的ワード線のより正確な読み取り閾値較正を生成するために、隣接ワード線の電圧を考慮することによって、動的読み取り閾値較正が利用され得る。動的読み取り閾値較正は、同一又は類似の隣接セルを共有する標的ワード線セルのいくつかの群を識別することと、標的ワード線セルの識別された群の各々に対して個々の読み取り閾値較正を実行することと、較正された読み取り閾値を用いて、標的ワード線セルの識別された群の各々から読み取ることと、を含む。
群の数は、ＬＡ法又はＤＬＡ法に使用されるビット数によって分類され得る。ＬＡ法又はＤＬＡ法以外の他の等化方式が、本明細書に記載される実施形態に適用可能であることが企図される。群の数は、以下の式：群の数＝２×、を用いて計算され得、式中、「ｘ」は、ビット数を指し、群の数がニ分割されて、隣接ワード線の高電圧値に対する群の数、及び低電圧値に対する隣接ワード線の群の数を判定する。例えば、隣接ワード線上に１ビットを使用するとき、群の数は２１又は２であり、第１の群は隣接ワード線の高電圧値に関連付けられ、第２の群は隣接ワード線の低電圧値に関連付けられる。
読み取り閾値較正を実行するとき、読み取り閾値較正は、互いに異なる群に対して並列に行われ得る。そうでなければ、読み取り閾値較正は、互いに別個ではない群に対して順次行われ得る。次いで、較正された読み取り閾値を使用して、標的ワード線のセル群の各々を読み取る。標的ワード線の各セル群に対する読み取りは、並列に又は個別に完了され得る。代替的に、読み取りは、関連する較正読み取り閾値が利用されるように、関連する群に対応するセルのみをフィルタリングするマスクを含む群毎に行われ得る。以下に示す表２は、基準例と、動的読み取り閾値較正アプローチの各種実施形態のいくつかの実施例と、を含む。
Figure 0007145289000002
表１と同様に、ＣＥＲ及び平均シグマの値が低いほど、基準値からの改善が大きく、大きいマージンは小さいマージンよりも大きな改善を例示する。表２を参照すると、ＷＬ（＋１）＋ＷＬ（－１）は、次の隣接ワード線のビット数及び前の隣接ワード線のビット数を示す。例えば、「２＋８群」は、次の隣接ワード線の１ビット（すなわち、２１）、及び前の隣接ワード線の３ビット（すなわち、２３）を指す。表２と表１の結果を比較すると、改善は表１の等化スキームよりも大きく、１ｂ（ＷＬｎ＋１）＋１ｂ（ＷＬｎ－１）ＤＬＡスキームをより深い深さで適用している。上述のように、群の正しい識別は、読み取り閾値較正の改善をもたらし得る。
例えば、ＷＬ（＋１）＋ＷＬ（－１）スキームは、隣接ワード線の電圧状態に従って、隣接ビット又は隣接セルを分類する。本明細書の説明では、「ビット」という用語及び「セル」という用語は、例示の目的のために互換可能に使用され得る。隣接ワード線のうちの少なくとも一方は次のワード線であり、隣接ワード線のうちの他方は、前のワード線である。更に、次の隣接ワード線に印加される電圧は、標的ワード線に印加される電圧とは異なっていてもよい。前の隣接ワード線に印加される電圧は、次の隣接ワード線に印加される電圧と同じであってもよく、又は次の隣接ワード線に印加される電圧及び標的ワード線に印加される電圧の両方とは異なってもよい。
図３は、開示される実施形態による、動的読み取り閾値較正の方法３００を示すフロー図である。ブロック３０２において、動的読み取り閾値較正動作が開始される。ブロック３０２において、図１のＮＶＭ１１０などのＮＶＭの標的ワード線の複数のセルの第１のセル及び第２のセルが識別され得る。ブロック３０４において、隣接ワード線読み取りが行われ、読み取りは、隣接ワード線の第１の隣接セル、第２の隣接セル、及び第３の隣接セルの電圧を読み取ることを含み、第１の隣接セルは、第１のセルに物理的に隣接し、第２の隣接セルは、第２のセルに物理的に隣接する。隣接ワード線読み取りは、次の隣接ワード線及び前の隣接ワード線を読み取ることを含む。
ブロック３０６において、標的ワード線のセルは、隣接ワード線セル値に応じて別個の群に分割され、隣接ワード線セル値は、隣接ワード線の電圧値である。別個の群は、セル群の電圧に基づいて、表２に例示される群であり得る。例えば、第１のワード線からの第１のセル群は、第１の電圧を有し得る。第２のワード線のセル群は、第１の電圧に基づいて第２のセル群として分類され得、第２のセル群は、第１のセル群とは異なる電圧を有する。更に、第１のワード線は、次の隣接ワード線であってもよく、第２のワード線は、前の隣接ワード線であってもよい、又はその逆であってもよい。
ブロック３０８において、読み取り閾値較正動作が、群毎に別々に実行される。別の実施形態では、読み取り閾値較正動作は、群に対して並列に実行され得る。読み取り閾値較正動作中、標的ワード線の複数の電圧が読み取られる。読み取り閾値較正動作は、図２に記載され、表２に例示される動的読み取り閾値較正スキームを利用し得る。第１のセル又は第１のセル群の第１の読み取り閾値は、隣接する第１のセルの第１の電圧に基づいて較正される。同様に、第２のセル又は第２のセル群の第２の読み取り閾値は、隣接する第２のセルの第２の電圧に基づいて較正される。第１の読み取り閾値は、第２の読み取り閾値とは異なっていてもよい。
ブロック３１０において、ブロック３０８で判定された較正読み取り閾値は、別個の群の各々のセルを読み取るために使用される。例えば、第１のセルの標的電圧が読み取られ得る。コントローラは、読み取り誤りが識別された場合に、第１のセルの較正された読み取り閾値を利用して、電圧読み取りと較正された読み取り閾値電圧との間の差に基づいて標的電圧を補正し得る。読み取り誤りは、誤り訂正コード（ＥＣＣ）を復号することによって識別され得、第１のセルの読み取りは、第１のセルにおいてＶＲＥＡＤＫ電圧を印加することよって実行され得る。ＶＲＥＡＤＫ電圧は、標的ワード線のデータのみが読み取られるように、隣接ワード線をシャットダウンし得る。
いくつかの実施例では、隣接ワード線上の１つ以上のセル群は、同じ較正された読み取り閾値を有し得る。例えば、第１のワード線の第１のセル群及び第２のワード線の第２のセル群は、同じ較正された読み取り閾値を有し得、較正された読み取り閾値は、第１の較正された読み取り閾値である。同様に、第１のワード線の第３のセル群及び第２のワード線の第４のセル群は、同じ較正された読み取り閾値を有し得、較正された読み取り閾値は、第２の較正された読み取り閾値であり、第４のセル群は、第３のセル群の電圧に基づいて較正される。
第２のワード線のデータに対する読み取りコマンドを受信すると、第１の較正された読み取り閾値が第２のセル群に適用され、第２の較正された読み取り閾値が第４のセル群に適用され、これらの較正された読み取り閾値は、ほぼ同時に適用され、第２のセル群及び第４のセル群の読み取りは並列である。
図４は、開示される実施形態による、基本等化動作の失敗後に動的読み取り閾値較正を実行する方法４００を示すフロー図である。方法３００の態様が、方法４００において利用され得る。ブロック４０２において、通常の復号不良が検出される。ブロック４０４において、基本等化動作が実行され、基本等化動作は、図２及び表１に記載されるＬＡ法又はＤＬＡ法とすることができる。ブロック４０６において、コントローラは、ＥＣＣ復号を実行する。ブロック４０６においてＥＣＣ復号が成功した場合、方法４００はブロック４０８で完了する。
しかしながら、ブロック４０６においてＥＣＣ復号が失敗した場合、ブロック４１０において、動的読み取り閾値等化動作が実行され、動的読み取り閾値等化動作は、記載される方法３００であってもよい。更に、動的読み取り閾値等化動作は、図２の表２に記載される実施例であってもよい。図３の例を参照すると、動的読み取り閾値等化動作が実行されるとき、コントローラは、第１のセル群及び第２のセル群でＬＡ又はＤＬＡ読み取りを実行し得、第１のセル群は、第１のワード線からであり、第２のセル群は、第２のワード線からである。第１のワード線は、次の隣接ワード線であってもよく、第２のワード線は、前の隣接ワード線であってもよい、又はその逆であってもよい。ＬＡ又はＤＬＡ読み取りは、第１のセル群及び第３のセル群から第１の電圧及び第２の電圧を読み取ることと、第１の電圧及び第２の電圧に基づいて第２のセル群から第３の電圧を読み取ることと、を含み得る。コントローラは、復号不良が第３の電圧における誤差であると判定する。ブロック４１２において、ＥＣＣが復号され、第２のセル群の読み取り閾値は、第３の電圧に基づいて較正される。
動的読み取り閾値等化動作を実行することによって、データストレージデバイス内のデータの訂正能力を改善され得、それにより、異なるストレス条件下でのデータストレージデバイスの信頼性が改善され得る。
一実施形態では、データストレージデバイスが開示され、データストレージデバイスは、不揮発性メモリ（ＮＶＭ）と、ＮＶＭに結合され、メモリセル読み取り較正のための方法を実行するように構成されたコントローラと、を含む。本方法は、ＮＶＭの標的ワード線（ＷＬ）の複数のセルのうちの第１のセルを識別することと、第１のセルに物理的に隣接する、隣接ＷＬの第１の隣接セルの電圧を読み取ることと、電圧に基づいて第１のセルの第１の読み取り閾値を較正することと、を含む。
本方法は、複数のセルの第２のセルを識別することと、第２のセルに物理的に隣接する、隣接ＷＬの第２の隣接セルの第２の電圧を読み取ることと、第２の電圧に基づいて第２のセルの第２の読み取り閾値を較正することと、を更に含む。第２の読み取り閾値は、第１の読み取り閾値とは異なる。本方法は、第１の読み取り閾値に基づき第１のセルの読み取り動作を、及び第２の読み取り閾値に基づき第２のセルの読み取り動作を実行することを更に含む。本方法は、第１のセルから標的電圧を読み取ることと、電圧に基づいて標的電圧を補正することと、を更に含む。方法は、誤り訂正コード（ＥＣＣ）を使用して、標的電圧における読み取り誤りを識別することと、第１のセルにおいてＶＲＥＡＤＫ電圧を印加することと、を更に含む。
別の実施形態では、１つ以上の不揮発性メモリ（ＮＶＭ）へのＩ／Ｏと、１つ以上のＮＶＭの１つ以上のメモリセルの動的読み取り閾値較正のための方法を実行するように構成されたプロセッサと、を含む、データストレージデバイス用のコントローラが開示される。実施形態では、本方法は、１つ以上のＮＶＭの第１のワード線（ＷＬ）から第１の電圧を読み取ることと、第１の電圧に基づいて、１つ以上のＮＶＭの第２のＷＬの第２のセル群を分類することと、第１の較正された読み取り閾値を用いて第１の電圧に基づく第２のセル群を較正することと、を含む。
本方法は、第１のＷＬの第３のセル群から第２の電圧を読み取ることと、第２のＷＬの第４のセル群を分類することと、第２の較正された読み取り閾値を用いて、第２の電圧に基づく第４のセル群を較正することと、を更に含む。第２の群及び第４の群を較正することは、第２のＷＬのデータに対する読み取りコマンドを受信することと、第１の較正された読み取り閾値及び第２の較正された読み取り閾値をそれぞれ、第２のセル群及び第４のセル群に適用することと、を更に含む。本方法は、第１の較正された読み取り閾値及び第２の較正された読み取り閾値をほぼ同時に適用することと、第２のセル群及び第４のセル群から並列に読み取ることと、を更に含む。本方法は、通常の復号不良を検出することと、第１のセル群及び第２のセル群でルックアヘッド読み取りを実行することと、を更に含む。ルックアヘッドは、第１のセル群及び第３のセル群から第１の電圧及び第２の電圧を読み取ることと、第１の電圧及び第２の電圧に基づいて、第２のセル群から第３の電圧を読み取ることと、を含む。本方法は、第３の電圧における誤差を識別することを更に含む。
別の実施形態では、データを記憶するためのシステムが開示され、システムは、不揮発性メモリ手段と、プロセッサと、動的読み取り較正のための方法を実行するためのコンピュータ可読命令を備えるメモリと、を備える、コントローラ手段を備え、コントローラ手段は、不揮発性メモリ手段に結合される。実施形態では、本方法は、第１のワード線（ＷＬ）の第１のセル群から第１の電圧を測定することと、第１のＷＬに隣接する第２のＷＬの第２のセル群から第２の電圧を測定することと、第１の電圧に基づいて第２の電圧を等化することと、第２の電圧における誤差を検出することと、第１の電圧に基づいて第２の電圧の読み取り閾値を較正することと、を含む。
本方法は、第１のＷＬの第３のセル群から第３の電圧を測定することと、第２のＷＬの第４のセル群から第４の電圧を測定することと、を更に含む。本方法は、第３の電圧に基づいて第４の電圧の第２の読み取り閾値を較正することを更に含む。本方法は、第２のセル群及び第４のセル群に対してホストから読み取り要求を受信することと、較正された読み取り閾値及び第２の較正された読み取り閾値を使用して、第２及び第４のセル群から複数の電圧を読み取ることと、を更に含む。本方法は、第３のＷＬの第５のセル群の第５の電圧を測定することを更に含み、第３のＷＬは、第２のＷＬに隣接する。本方法は、第５の電圧に基づいて第２の電圧の第３の読み取り閾値を較正することを更に含む。
上記は本開示の実施形態を目的とするが、本開示の他の及び更なる実施形態が、その基本的範囲から逸脱することなく考案され得、その範囲は、以下の特許請求の範囲によって決定される。

Claims (17)

  1. データストレージデバイスであって、
    不揮発性メモリ（ＮＶＭ）と、
    前記ＮＶＭに結合され、メモリセル読み取り較正のための方法を実行するように構成されたコントローラと、
    を備え、前記方法が、
    前記ＮＶＭの標的ワード線（ＷＬ）の複数のセルのうちの第１のセルを識別することと、
    前記第１のセルに物理的に隣接する、隣接ＷＬの第１の隣接セルの電圧を読み取ることと、
    前記電圧に基づいて前記第１のセルの第１の読み取り閾値を較正することと、
    前記第１のセルから標的電圧を読み取ることと、
    前記電圧に基づいて、前記標的電圧を補正することと、を含む、データストレージデバイス。
  2. 前記方法が、
    前記複数のセルのうちの第２のセルを識別することと、
    前記第２のセルに物理的に隣接する、前記隣接ＷＬの第２の隣接セルの第２の電圧を読み取ることと、
    前記第２の電圧に基づいて、前記第２のセルの第２の読み取り閾値を較正することと、を更に含む、請求項１に記載のデータストレージデバイス。
  3. 前記第２の読み取り閾値が、前記第１の読み取り閾値とは異なる、請求項２に記載のデータストレージデバイス。
  4. 前記方法が、前記第１の読み取り閾値に基づいて、前記第１のセルの読み取り動作を、及び前記第２の読み取り閾値に基づいて、前記第２のセルの読み取り動作を実行することを更に含む、請求項３に記載のデータストレージデバイス。
  5. 前記方法が、
    誤り訂正コード（ＥＣＣ）を使用して、前記標的電圧における読み取り誤りを識別することを更に含む、請求項１に記載のデータストレージデバイス。
  6. 前記第１のセルにＲＥＡＤ電圧を印加することを更に含む、請求項５に記載のデータストレージデバイス。
  7. データストレージデバイス用のコントローラであって、
    １つ以上の不揮発性メモリ（ＮＶＭ）へのＩ／Ｏと、
    前記１つ以上のＮＶＭの１つ以上のメモリセルの動的読み取り閾値較正のための方法を実行するように構成されたプロセッサと、
    を備え、前記方法が、
    前記１つ以上のＮＶＭの第１のワード線（ＷＬ）から第１のセル群の第１の電圧を読み取ることと、
    前記第１の電圧に基づいて、前記１つ以上のＮＶＭの第２のＷＬの第２のセル群を分類することと、
    前記第１の電圧に基づいて較正された第１の較正された読み取り閾値を用いて、前記第２のセル群を較正することと、
    前記第１のＷＬの第３のセル群から第２の電圧を読み取ることと、
    前記第２のＷＬの第４のセル群を分類することと、
    第２の較正された読み取り閾値を用いて、前記第２の電圧に基づいて、前記第４のセル群を較正することと、
    前記第１の較正された読み取り閾値及び第２の較正された読み取り閾値をほぼ同時に適用することと、前記第２のセル群及び第４のセル群から並列に読み取ることと、を含む、コントローラ。
  8. データストレージデバイス用のコントローラであって、
    １つ以上の不揮発性メモリ（ＮＶＭ）へのＩ／Ｏと、
    前記１つ以上のＮＶＭの１つ以上のメモリセルの動的読み取り閾値較正のための方法を実行するように構成されたプロセッサと、
    を備え、前記方法が、
    前記１つ以上のＮＶＭの第１のワード線（ＷＬ）から第１のセル群の第１の電圧を読み取ることと、
    前記第１の電圧に基づいて、前記１つ以上のＮＶＭの第２のＷＬの第２のセル群を分類することと、
    前記第１の電圧に基づいて較正された第１の較正された読み取り閾値を用いて、前記第２のセル群を較正することと、
    前記第１のＷＬの第３のセル群から第２の電圧を読み取ることと、
    前記第２のＷＬの第４のセル群を分類することと、
    第２の較正された読み取り閾値を用いて、前記第２の電圧に基づいて、前記第４のセル群を較正することと、
    通常の復号不良を検出することと、
    前記第１のセル群及び前記第２のセル群でルックアヘッド読み取りを実行することと、を含んでおり、
    前記ルックアヘッドが、
    前記第１のセル群及び第３のセル群から前記第１の電圧及び第２の電圧を読み取ることと、
    前記第１の電圧及び第２の電圧に基づいて、前記第２のセル群から第３の電圧を読み取ることと、を含む、コントローラ。
  9. 前記第２のセル群及び前記第４のセル群を較正することが、
    前記第２のＷＬのデータに対する読み取りコマンドを受信することと、
    前記第１の較正された読み取り閾値及び第２の較正された読み取り閾値をそれぞれ、前記第２のセル群及び前記第４のセル群に適用することと、を更に含む、請求項７または８のコントローラ。
  10. 前記方法が、
    通常の復号不良を検出することと、
    前記第１のセル群及び前記第２のセル群でルックアヘッド読み取りを実行することと、を更に含む、請求項７に記載のコントローラ。
  11. 前記方法が、前記第３の電圧における誤差を識別することを更に含む、請求項８に記載のコントローラ。
  12. データを記憶するためのシステムであって、
    不揮発性メモリ手段と、
    プロセッサと、動的読み取り較正のための方法を実行するためのコンピュータ可読命令を含むメモリと、を備える、コントローラ手段であって、前記不揮発性メモリ手段に結合されている、前記コントローラ手段と、を備え、前記方法が、
    第１のワード線（ＷＬ）の第１のセル群から第１の電圧を測定することと、
    前記第１のＷＬに隣接する第２のＷＬの第２のセル群から第２の電圧を測定し、前記第１の電圧に基づいて、前記第２の電圧を等化することと、
    前記第２の電圧における誤差を検出することと、
    前記第１の電圧に基づいて、前記第２の電圧の読み取り閾値を較正することと、を含む、システム。
  13. 前記方法が、
    前記第１のＷＬの第３のセル群から第３の電圧を測定することと、
    前記第２のＷＬの第４のセル群から第４の電圧を測定することと、を更に含む、請求項１２に記載のシステム。
  14. 前記方法が、
    前記第３の電圧に基づいて、前記第４の電圧の第２の読み取り閾値を較正することを更に含む、請求項１３に記載のシステム。
  15. 前記方法が、
    前記第２のセル群及び第４のセル群に対して、ホストから読み取り要求を受信することと、
    前記較正された読み取り閾値及び第２の較正された読み取り閾値を使用して、前記第２及び第４のセル群から複数の電圧を読み取ることと、を更に含む、請求項１４に記載のシステム。
  16. 前記方法が、
    第３のＷＬの第５のセル群の第５の電圧を測定することを更に含み、前記第３のＷＬが、前記第２のＷＬに隣接する、請求項１５に記載のシステム。
  17. 前記方法が、
    前記第５の電圧に基づいて前記第２の電圧の第３の読み取り閾値を較正することを更に含む、請求項１６に記載のシステム。
JP2021103671A 2020-10-16 2021-06-22 動的読み取り閾値較正 Active JP7145289B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063092731P 2020-10-16 2020-10-16
US63/092,731 2020-10-16
US17/211,602 US11557350B2 (en) 2020-10-16 2021-03-24 Dynamic read threshold calibration
US17/211,602 2021-03-24

Publications (2)

Publication Number Publication Date
JP2022066136A JP2022066136A (ja) 2022-04-28
JP7145289B2 true JP7145289B2 (ja) 2022-09-30

Family

ID=81185582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021103671A Active JP7145289B2 (ja) 2020-10-16 2021-06-22 動的読み取り閾値較正

Country Status (3)

Country Link
US (1) US11557350B2 (ja)
JP (1) JP7145289B2 (ja)
KR (1) KR20220050746A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230214299A1 (en) * 2021-12-31 2023-07-06 Micron Technology, Inc. Read calibration by sector of memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007323731A (ja) 2006-05-31 2007-12-13 Toshiba Corp 半導体記憶装置
JP2009064440A (ja) 2007-09-06 2009-03-26 Samsung Electronics Co Ltd マルチ−ビットデータを格納するメモリシステム及びその読み出し方法
US20100149868A1 (en) 2008-12-12 2010-06-17 Samsung Electronics Co., Ltd. Access method of non-volatile memory device
JP2010541119A (ja) 2007-09-25 2010-12-24 サンディスク アイエル リミテッド フラッシュメモリのクロスカップリング事後補正

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573395B1 (en) * 2018-11-30 2020-02-25 Sandisk Technologies Llc Source voltage modulated reads in non-volatile memories
US10726929B1 (en) * 2019-01-25 2020-07-28 Sandisk Technologies Llc Programming process which compensates for data state of adjacent memory cell in a memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007323731A (ja) 2006-05-31 2007-12-13 Toshiba Corp 半導体記憶装置
JP2009064440A (ja) 2007-09-06 2009-03-26 Samsung Electronics Co Ltd マルチ−ビットデータを格納するメモリシステム及びその読み出し方法
JP2010541119A (ja) 2007-09-25 2010-12-24 サンディスク アイエル リミテッド フラッシュメモリのクロスカップリング事後補正
US20100149868A1 (en) 2008-12-12 2010-06-17 Samsung Electronics Co., Ltd. Access method of non-volatile memory device

Also Published As

Publication number Publication date
US20220122674A1 (en) 2022-04-21
US11557350B2 (en) 2023-01-17
KR20220050746A (ko) 2022-04-25
JP2022066136A (ja) 2022-04-28

Similar Documents

Publication Publication Date Title
US10290353B2 (en) Error mitigation for 3D NAND flash memory
CN110970074B (zh) 存储器系统及其操作方法
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
CN109960466B (zh) 存储器系统及其操作方法
US11513736B2 (en) Revised host command generation for unaligned access
JP7145289B2 (ja) 動的読み取り閾値較正
KR20220033975A (ko) CbA 기술을 사용한 재배치 흐름
US11537510B2 (en) Storage devices having minimum write sizes of data
US11687405B2 (en) Centralized SRAM error location detection and recovery mechanism
US11727984B2 (en) Detection of page discrepancy during read threshold calibration
US11662941B2 (en) System and method for mitigating effect of erase cells on adjacent cells
US20210397505A1 (en) Stressed Epwr To Reduce Product Level DPPM/UBER
US11651821B2 (en) Adaptive program verify scheme for performance improvement
US11294598B2 (en) Storage devices having minimum write sizes of data
KR102559537B1 (ko) 메모리 컨트롤러, 이를 포함하는 데이터 저장 장치 및 스토리지 시스템
US20230409237A1 (en) Data Storage Device With Weak Bits Handling
US11531499B2 (en) Data storage that controls decode performance by changing program PLC
US20240112706A1 (en) Data Storage with Improved Cache Read
US11544004B2 (en) Nonvolatile memory device and memory system including the same
US11853607B2 (en) Optimizing flash memory utilization for NVMe KV pair storage
US20230305756A1 (en) Virtual Block Pools For Protecting Device Health
US20240143337A1 (en) Data Storage With Optimized Boot Files Loading
US11537292B2 (en) Methods and apparatus for enhancing uber rate for storage devices
US20220365719A1 (en) Storing Log And User Data In SSD With Independent Plane Operations
CN116072171A (zh) 通过具有短反馈回路的随机阈值移动的读取电平跟踪

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210622

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210706

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20211027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220916

R150 Certificate of patent or registration of utility model

Ref document number: 7145289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150