CN113437076B - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN113437076B
CN113437076B CN202010875364.XA CN202010875364A CN113437076B CN 113437076 B CN113437076 B CN 113437076B CN 202010875364 A CN202010875364 A CN 202010875364A CN 113437076 B CN113437076 B CN 113437076B
Authority
CN
China
Prior art keywords
channel
electrode
semiconductor
channel portion
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010875364.XA
Other languages
English (en)
Other versions
CN113437076A (zh
Inventor
韩业飞
蔡伟立
吉村尚弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN113437076A publication Critical patent/CN113437076A/zh
Application granted granted Critical
Publication of CN113437076B publication Critical patent/CN113437076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

实施方式提供一种能够实现电特性的提高的半导体存储装置。实施方式的半导体存储装置具有：半导体柱，具有沟道且沿第一方向延伸，并在第二方向上隔着绝缘部而配置有多个；以及第一布线及第二布线，沿着第二方向配置于半导体柱的两侧。具有配置于沟道与第一布线之间的第一电极、配置于沟道与第二布线之间的第二电极、以及阻挡绝缘膜。沟道中的所述第一电极侧的沟道部与所述第二电极侧的沟道部经由连接沟道部而呈环状地相互连接。假定包含第一布线、第一电极、半导体柱、第二电极以及第二布线的截面，若规定截面中的第一沟道部的沿着第二方向的两端部的第一中点和截面中的第二沟道部的沿着第二方向的两端部的第二中点，则连结第一中点与第二中点的中心线相对于第二方向以任意的角度倾斜。

Description

半导体存储装置
相关申请
本申请享受以日本专利申请2020－051387号(申请日：2020年3月23日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体存储装置。
背景技术
提出了一种具有绝缘膜与字线交替地层叠而成的层叠体、以及贯通该层叠体的半导体柱的半导体存储装置。已知有在半导体柱的两侧分别隔着隧道绝缘膜而配置有浮置栅极电极的对置单元结构的半导体存储装置。在该对置单元结构的半导体存储装置中，已知有将对置的单元彼此的沟道连接的构造。在这样的半导体存储装置中，随着单元尺寸的微细化的发展，存在在对置单元间单元间电容增大、在对置的单元间干扰变大的问题。
发明内容
本发明要解决的课题在于，提供一种能够降低对置的单元间的单元间电容、并降低对置的单元间的干扰的半导体存储装置。
实施方式的半导体存储装置具有半导体柱、第一布线及第二布线、第一电极及第二电极、以及阻挡绝缘膜。所述半导体柱具有沟道并沿第一方向延伸，在与所述第一方向交叉的第二方向上隔开规定的间隔，隔着绝缘部而配置有多个。所述第一布线以及第二布线沿相对于所述第一方向交叉的第二方向延伸，沿该第二方向分别配置于所述半导体柱的两侧。所述第一电极配置于所述半导体柱的沟道与所述第一布线之间。所述第二电极配置于所述半导体柱的沟道与所述第二布线之间。具有配置于所述第一电极与所述第一布线之间的第一绝缘膜、以及配置于所述第二电极与所述第二布线之间的第二绝缘膜。在所述沟道中具有所述第一电极侧的沟道部与所述第二电极侧的沟道部。所述第一电极侧的沟道部与所述第二电极侧的沟道部经由配置于所述半导体柱的周围的连接沟道部而以包围所述半导体柱的周围的环状连接。在假定与所述第一方向交叉且包含所述第一布线、所述第一电极、所述半导体柱、所述第二电极、以及所述第二布线的截面的情况下，若规定所述截面中的所述第一沟道部的沿着所述第二方向的两端部与所述两端部的第一中点，并规定所述截面中的所述第二沟道部的沿着所述第二方向的两端部与所述两端部的第二中点，则连结所述第一中点与所述第二中点的中心线相对于所述第二方向以任意的角度倾斜。
附图说明
图1是表示第一实施方式的半导体存储装置的整体构成的立体图。
图2是沿着图1所示的层叠体的F2－F2线的剖面图。
图3是表示图2所示的单元构造体的形状、半导体柱的形状、沟道的形状的概要以及与它们的倾斜角度的关系的剖面图。
图4是沿着图2所示的层叠体的F4－F4线的剖面图。
图5是沿着图2所示的层叠体的F5－F5线的剖面图。
图6是表示第二实施方式的半导体存储装置的一部分的剖面图。
图7是表示第三实施方式的半导体存储装置的一部分的剖面图。
图8是表示第四实施方式的半导体存储装置的一部分的剖面图。
附图标记说明
1…半导体存储装置，41…第一绝缘膜、第二绝缘膜，41A…第一阻挡绝缘膜，41B…第二阻挡绝缘膜，60…半导体柱，61…沟道，61A…第一沟道部，61B…第二沟道部，63C、63D…连接沟道部，61e…两端部，63…第三绝缘膜(隧道绝缘膜)，a1、a2、a4…方向，θ1、θ2、θ4…倾斜角度，b…中心线，FGA…浮置栅极电极(第一电极)，FGB…浮置栅极电极(第二电极)，MCA…存储单元构造体，MCB…存储单元构造体，WL…字线，WLA…第一字线(第一布线)，WLB…第二字线(第二布线)。
具体实施方式
以下，参照附图对实施方式的半导体存储装置进行说明。在以下的说明中，对具有相同或者类似的功能的构成标注相同的附图标记。而且，有时省略这些构成的重复说明。在本说明书中，所谓“连接”并不限定于物理连接的情况，也包含电连接的情况。在本说明书中，所谓“相邻”并不限定于相互邻接的情况，也包含在成为对象的两个要素之间存在其它要素的情况。在本说明书中，所谓“XX设于YY上”并不限定于XX与YY相接的情况，也包含在XX与YY之间夹设另一部件的情况。在本说明书中，所谓“环状”并不限定于圆环状，也包含矩形状的环状。在本说明书中，“圆弧状”是指，在宏观地观察的情况下与圆弧类似的形状的广义，“弓形”是指，在宏观地观察的情况下与弓形类似的形状的广义，在它们的形状的中途或者端部也可以包含曲率不同的部分、呈直线状延伸的部分。在本说明书中，所谓“平行”以及“正交”，也分别包含“大致平行”以及“大致正交”的情况。
此外，首先，对+X方向、－X方向、+Y方向、－Y方向、+Z方向以及－Z方向进行定义。+X方向、－X方向、+Y方向以及－Y方向是沿着后述的硅基板10的表面的方向。+X方向是后述的位线BL延伸的方向。－X方向是与+X方向相反的方向。在不区分+X方向与－X方向的情况下，仅称作“X方向”。+Y方向以及－Y方向是与X方向交叉(例如，正交)的方向。+Y方向是后述的字线WL延伸的方向。－Y方向是与+Y方向相反的方向。在不区分+Y方向与－Y方向的情况下，仅称作“Y方向”。+Z方向以及－Z方向是与X方向以及Y方向交叉(例如，正交)方向，且是硅基板10的厚度方向。+Z方向是从硅基板10朝向后述的层叠体30的方向。－Z方向是与+Z方向相反的方向。在不区分+Z方向与－Z方向的情况下，仅称作“Z方向”。在本说明书中，有时将“+Z方向”称作“上”、将“－Z方向”称作“下”。但是，这些表述是为了方便，并非规定重力方向。+Z方向是“第一方向”的一个例子。+Y方向是“第二方向”的一个例子。+X方向是“第三方向”的一个例子。
(第一实施方式)
＜1.半导体存储装置的整体构成＞
首先，对第一实施方式的半导体存储装置1的整体构成进行说明。半导体存储装置1是非易失性的半导体存储装置，例如为NAND型闪存。
图1是表示半导体存储装置1的构成的立体图。半导体存储装置1例如包括硅基板10、下部构造体20、层叠体30、多个半导体柱(柱状体)60、绝缘分隔部70(参照图2)、上部构造体80、以及多个接触件90。另外，虽然在图1中将半导体柱60示意地表示为四棱柱状，但本实施方式的半导体柱60如后面基于图2详细说明的那样，形成为沿包含XY方向的截面在倾斜方向上延伸的大致长圆形状。
硅基板10是成为半导体存储装置1的基底的基板。硅基板10的至少一部分形成为沿着X方向以及Y方向的板状。硅基板10例如由包含硅(Si)的半导体材料形成。硅基板10是“基板”的一个例子。
下部构造体20设于硅基板10上。下部构造体20例如包括下绝缘膜21、多条源极线SL、以及上绝缘膜23。下绝缘膜21设于硅基板10上。多条源极线SL设于下绝缘膜21上。多条源极线SL在X方向(第二方向)上彼此相邻，并且分别沿Y方向(第三方向)延伸。源极线SL例如包括设于下绝缘膜21上的导电层22a、设于导电层22a上的布线层22b、以及设于布线层22b上的导电层22c。上绝缘膜23设于多条源极线SL的上方。在源极线SL与上绝缘膜23之间以及下绝缘膜21与上绝缘膜23之间设有未图示的绝缘部件。
层叠体30设于下部构造体20上。层叠体30例如包括多个功能层31和多个绝缘膜(层间绝缘膜)32(参照图3)。多个功能层31与多个层间绝缘膜32(参照图4、图5)在Z方向(第一方向)上一层一层地交替层叠。多个功能层31包括多个第一功能层31A、一个以上的第二功能层31B、以及一个以上的第三功能层31C。
多个第一功能层31A例如分别包括多条字线WL、多个浮置栅极电极FG、以及多个阻挡绝缘膜(第一绝缘膜、第二绝缘膜)41。多条字线WL是设于半导体柱60的侧方的布线。一个第一功能层31A中所含的多条字线WL在X方向(第二方向)上彼此相邻，并且分别沿Y方向(第三方向)延伸。字线WL在向后述的浮置栅极电极FG注入电子的情况、从浮置栅极电极FG拔出注入到浮置栅极电极FG的电子的情况下等，通过未图示的驱动电路而被施加电压，对与该字线WL连接的浮置栅极电极FG施加规定的电压。
多个浮置栅极电极FG分别是设于半导体柱60的侧方的绝缘膜或者电极膜。浮置栅极电极FG是具有累积电荷的能力的膜。浮置栅极电极FG在被字线WL施加了电压的情况下，使电子的累积状态变化。各浮置栅极电极FG设于该浮置栅极电极FG所对应的字线WL与该浮置栅极电极FG所对应的半导体柱60之间。在本说明书，“对应”例如是指，通过相互组合而构成一个存储单元的要素。
多个阻挡绝缘膜(第一绝缘膜、第二绝缘膜)41分别设于所述阻挡绝缘膜41所对应的字线WL与所述阻挡绝缘膜41所对应的浮置栅极电极FG之间。另外，关于与这些第一功能层31A相关的构成，后面进行详细说明。
第二功能层31B设于多个第一功能层31A的下方。第二功能层31B例如包括多个源极侧选择栅极线SGS、多个源极侧选择栅极电极FGS、以及多个阻挡绝缘膜42。多个源极侧选择栅极线SGS在X方向上彼此相邻，并且分别沿Y方向延伸。多个源极侧选择栅极电极FGS分别设于该源极侧选择栅极电极FGS所对应的源极侧选择栅极线SGS与该源极侧选择栅极电极FGS所对应的半导体柱60之间。多个阻挡绝缘膜42分别设于该阻挡绝缘膜42所对应的源极侧选择栅极线SGS与该阻挡绝缘膜42所对应的源极侧选择栅极电极FGS之间。源极侧选择栅极线SGS在使半导体柱60与源极线SL之间导通的情况下，通过未图示的驱动电路而被施加电压，对与该源极侧选择栅极线SGS连接的源极侧选择栅极电极FGS施加规定的电压。
第三功能层31C设于多个第一功能层31A的上方。第三功能层31C例如包括多个漏极侧选择栅极线SGD、多个漏极侧选择栅极电极FGD、以及多个阻挡绝缘膜43。多个漏极侧选择栅极线SGD在X方向上彼此相邻，并且分别沿Y方向延伸。多个漏极侧选择栅极电极FGD分别设于该漏极侧选择栅极电极FGD所对应的字线WL与该漏极侧选择栅极电极FGD所对应的半导体柱60之间。多个阻挡绝缘膜43分别设于该阻挡绝缘膜43所对应的漏极侧选择栅极线SGD与该阻挡绝缘膜43所对应的漏极侧选择栅极电极FGD之间。漏极侧选择栅极线SGD在使半导体柱60与源极线SL之间导通的情况下，通过未图示的驱动电路而被施加电压，对与该漏极侧选择栅极线SGD连接的漏极侧选择栅极电极FGD施加规定的电压。
多个半导体柱60设于多条源极线SL上，并分别沿Z方向(第一方向)延伸。多个半导体柱60在Y方向(第二方向)以及X方向(第三方向)上相互分离地设置。例如，在从Z方向观察多个半导体柱60的情况下，排列成沿着X方向以及Y方向的矩阵状。各半导体柱60的下端贯通下部构造体20的上绝缘膜23而与源极线SL连接。另外，关于半导体柱60的构成以及绝缘分隔部70的构成后面进行详细说明。
上部构造体80设于层叠体30上。上部构造体80例如包括多个位线BL、源极侧选择栅极线SGS用的布线(未图示)、字线WL用的布线82、以及漏极侧选择栅极线SGD用的布线83。
多个接触件90分别沿Z方向(第一方向)延伸。多个接触件90例如包括半导体柱60用的多个接触件91、源极侧选择栅极线SGS用的多个接触件(未图示)、字线WL用的多个接触件93、以及漏极侧选择栅极线SGD用的多个接触件94。
接触件91设于半导体柱60上。多个位线BL在Y方向(第二方向)上彼此相邻，并分别沿X方向(第三方向)延伸。在将沿X方向排列的多个半导体柱60中的设于最－X方向侧的半导体柱60设为第一个的情况下，第奇数个半导体柱60经由接触件91而与共用的位线BL连接。第偶数个半导体柱60经由接触件91而与另一共用的位线BL连接。即，沿X方向排列的多个半导体柱60中的彼此相邻的半导体柱60不与相同的位线BL连接。
在源极侧选择栅极线SGS的+Y方向的端部上设有多个未图示的接触件。在这些未图示的接触件上设有未图示的布线，并沿Y方向延伸。这些未图示的布线经由未图示的接触件而与源极侧选择栅极线SGS连接。
多个接触件93设于字线WL的Y方向的端部上。布线82设于接触件93上，并沿Y方向延伸。布线82经由接触件93而与字线WL连接。
多个接触件94设于漏极侧选择栅极线SGD的+Y方向的端部上。布线83设于接触件94上，并沿Y方向延伸。布线83经由接触件94而与漏极侧选择栅极线SGD连接。
＜2.层叠体的构造＞
接下来，对层叠体30的构造进行详细说明。图2是沿着图1所示的层叠体30的F2－F2线的剖面图。图4是沿着图2所示的层叠体30的F4－F4线的剖面图，图5是沿着图2所示的层叠体30的F5－F5线的剖面图。
层叠体30具有能够在各半导体柱60的周围存储信息的存储结构。分别设于多个半导体柱60的周围的存储结构具有彼此相同的结构。因此，以下着眼于两个半导体柱60(第一半导体柱60A以及第二半导体柱60B)，以这些半导体柱60A、60B的周围的结构为中心进行说明。
＜2.1字线＞
首先，对字线WL进行说明。如图2所示，多条字线WL包括相对于各半导体柱60位于－X方向侧的第一字线WLA、以及位于+X方向侧的第二字线WLB。第一字线WLA以及第二字线WLB在X方向上彼此相邻，并且分别沿Y方向延伸。第一字线WLA与第二字线WLB例如在Y方向上被向彼此相反的方向引出，并被相互独立地控制。第一字线WLA是“第一布线”的一个例子。第二字线WLB是“第二布线”的一个例子。
字线WL例如由钨形成。在字线WL的表面也可以设有抑制字线WL的材料的扩散的未图示的阻挡金属膜。阻挡金属膜例如由氮化钛(TiN)形成。另外，在阻挡金属膜的表面也可以形成有阻挡膜。阻挡膜例如由AlO形成。
＜2.2浮置栅极电极＞
接下来，对浮置栅极电极FG进行说明。如图2所示，多个浮置栅极电极FG包括相对于各半导体柱60的端部位于－X方向侧的第一浮置栅极电极(第一电极)FGA、以及位于+X方向侧的第二浮置栅极电极FGB(第二电极)。第一浮置栅极电极FGA设于第一字线WLA与半导体柱60的－X方向侧的端部之间(进一步来说，是第一字线WLA与半导体柱60的后述的第一沟道部61A之间)。另一方面，第二浮置栅极电极FGB设于第二字线WLB与半导体柱60的+X方向侧的端部之间(进一步来说，是第二字线WLB与半导体柱60的后述的第二沟道部61B之间)。第一浮置栅极电极FGA是“第一电荷累积部”的一个例子。第二浮置栅极电极FGB是“第二电荷累积部”的一个例子。
浮置栅极电极FG例如由多晶硅形成。第一浮置栅极电极FGA在被第一字线WLA施加了电压的情况下，使电子的累积状态变化。第二浮置栅极电极FGB在被第二字线WLB施加了电压的情况下，使电子的累积状态变化。
如图2所示，第一浮置栅极电极FGA例如具有第一部分(第一弯曲部)51a与第二部分(第二弯曲部)51b。第一部分51a在Y方向上位于比第一浮置栅极电极FGA的中央部靠+Y方向侧的位置。第一部分51a比后述的第一沟道部61A的+Y方向侧的端部更向+Y方向侧突出。另一方面，第二部分51b在Y方向上位于比第一浮置栅极电极FGA的中央部靠－Y方向侧的位置。第二部分51b比后述的第一沟道部61A的－Y方向侧的端部更向－Y方向侧突出。另外，如第一沟道部61A那样，剖视呈圆弧状突出的形状只不过是本方式的一个例子。第一沟道部61A也可以在与后述的第一隧道绝缘膜63A相接的部分形成为剖视直线状。
在本实施方式中第一浮置栅极电极FGA例如形成为中心角约为180°的圆弧状。在本实施方式中，第一部分51a形成为，随着从Y方向上的第一浮置栅极电极FGA的中央部向+Y方向前进而接近后述的第一绝缘部71的圆弧状。第一部分51a包括位于比第一沟道部61A的+X方向侧的端部靠+X方向侧的部分。第一部分51a具有在X方向上与第一绝缘部71相邻的第一端e1。“与第一绝缘部相邻”是指，在第一部分51a中最靠近第一绝缘部71。该定义对于第一浮置栅极电极FGA的第二部分51b以及第二浮置栅极电极FGB也相同。
另一方面，第二部分51b形成为，随着从Y方向上的第一浮置栅极电极FGA的中央部向－Y方向前进而接近第一绝缘部71的圆弧状。第二部分51b包括位于比第一沟道部61A的－Y方向侧的端部靠－Y方向侧的部分。第二部分51b具有在X方向上与第一绝缘部71相邻的第二端e2。另外，第一部分51a与第二部分51b可以彼此直接相连，也可以在第一部分51a与第二部分51b之间设有沿Y方向延伸的直线部。
同样，第二浮置栅极电极FGB例如具有第一部分(第一弯曲部)52a和第二部分(第二弯曲部)52b。第一部分52a在Y方向上位于比第二浮置栅极电极FGB的中央部靠+Y方向侧的位置。第一部分52a比第二沟道部61B的+Y方向的端部更向+Y方向侧突出。另一方面，第二部分52b在Y方向上位于比第一浮置栅极电极FGA的中央部靠－Y方向侧(第二侧)的位置。第二部分52b比第二沟道部61B的－Y方向侧的端部更向－Y方向侧突出。另外，如第一沟道部61B那样，呈剖视圆弧状突出的形状只不过是本方式的一个例子。第二沟道部61B也可以在与后述的第二隧道绝缘膜63B相接的部分形成为剖视直线状。
在本实施方式中，第二浮置栅极电极FGB例如形成为中心角约为180°的圆弧状。在本实施方式中，第一部分52a形成为，随着从Y方向上的第二浮置栅极电极FGB的中央部向+Y方向前进而接近后述的第一绝缘部71的圆弧状。第一部分52a包括位于比第二沟道部61B的－X方向侧的端部靠+Y方向侧的部分。第一部分52a具有在X方向上与第一绝缘部71(后述的绝缘部71A)相邻的第一端e3。
另一方面，第二部分52b形成为，随着从Y方向上的第二浮置栅极电极FGB的中央部向－Y方向前进而接近第一绝缘部71的圆弧状。第二部分52b包括位于比第二沟道部61B的－Y方向侧的端部靠－Y方向侧的部分。第二部分52b具有在X方向上与第一绝缘部71(后述的绝缘部71B)相邻的第二端e4。另外，第一部分52a与第二部分52b可以彼此直接相连，也可以在第一部分52a与第二部分52b之间设有沿Y方向延伸的直线部。
＜2.3阻挡绝缘膜＞
接下来，对阻挡绝缘膜41进行说明。如图2所示，多个阻挡绝缘膜41包括相对于各柱60位于－X方向侧的第一绝缘膜(第一阻挡绝缘膜)41A、以及位于+X方向侧的第二绝缘膜(第二阻挡绝缘膜)41B。第一绝缘膜41A设于第一字线WLA与第一浮置栅极电极FGA之间。第二绝缘膜41B设于第二字线WLB与第二浮置栅极电极FGB之间。在本实施方式中，第一绝缘膜41A的Y方向两端部在X方向上设于第一浮置栅极电极FGA与第一绝缘部71之间。第二绝缘膜41B的Y方向两端部在X方向上设于第二浮置栅极电极FGB与第一绝缘部71之间。阻挡绝缘膜41例如由SiN与SiON、或者SiO/SiON的层叠膜、SiO/SiN的层叠膜等形成。
第一绝缘膜41A以及第二绝缘膜41B例如分别由三个绝缘膜45、46、47形成。
绝缘膜45在三个绝缘膜45、46、47之中，位于最靠近浮置栅极电极FG的位置。绝缘膜45例如覆盖浮置栅极电极FG的侧面、上表面以及下表面(参照图4)。绝缘膜45也覆盖浮置栅极电极FG的第一部分51a、第二部分51b的+X侧(参照图2)。绝缘膜45例如由硅氮化物(SiN)以及氧化铪(HfO)等High－k材料形成。但是，绝缘膜45也可以由包含钌(Ru)、铝(Аl)、钛(Ti)、锆(Zr)，或者硅(Si)的材料形成。绝缘膜45是“第一绝缘膜”的一个例子。
绝缘膜46的大部分相对于绝缘膜45设于与浮置栅极电极FG相反的一侧。绝缘膜46例如使绝缘膜45介于其间而覆盖浮置栅极电极FG的侧面、上表面以及下表面(参照图4)。绝缘膜46的其他部分覆盖将浮置栅极电极FG的第一部分51a覆盖的绝缘膜45的+X侧(参照图2)。但是，绝缘膜46也可以代替上述构成而仅覆盖浮置栅极电极FG的侧面，并且沿着绝缘膜(层间绝缘膜)32与字线WL的边界而设置。绝缘膜46例如由硅氧化物形成。绝缘膜46是“第一绝缘膜”的另一个例子。
绝缘膜47的大部分相对于绝缘膜45、46设于与浮置栅极电极FG相反的一侧。绝缘膜47例如沿着绝缘膜(层间绝缘膜)32与字线WL的边界而设置，使绝缘膜45、46介于其间而覆盖浮置栅极电极FG的侧面(参照图4)。绝缘膜47的剩余的部分沿着字线WL与后述的绝缘部71之间而形成(参照图2)。但是，绝缘膜47也可以代替上述构成而与绝缘膜45、46同样地覆盖浮置栅极电极FG的侧面、上表面以及下表面。绝缘膜47只要由介电常数高的材料形成即可，例如由包含铝(Аl)、铪(Hf)、锆(Zr)的氧化膜的High－k膜形成。另外，绝缘膜47也可以由硅氮化物形成。
＜2.4半导体柱＞
接下来，对半导体柱60进行说明。如图2所示，半导体柱60设于第一字线WLA与第二字线WLB之间。如图2、图3所示，半导体柱60沿相对于X方向与Y方向交叉的a1方向延伸。半导体柱60例如包括沟道61、核心绝缘部62、以及隧道绝缘膜(第三绝缘膜)63。在本实施方式中，在第一字线WLA的+X侧沿Y方向以规定的间隔形成有凹部WLAD。以填埋该凹部WLAD的方式形成有绝缘膜45、46、47、浮置栅极电极FGA以及第一隧道绝缘膜(第三绝缘膜第一部)63A。而且，以位于第一隧道绝缘膜63A的内侧的方式形成有第一沟道部61A与半导体柱60的－X侧的核心绝缘端部62A。
与这些相对，在图2所示的截面中，在第二字线WLB的－X侧沿Y方向以规定的间隔形成有凹部WLBD。以填埋该凹部WLBD的方式形成有绝缘膜45、46、47、浮置栅极电极FGB以及第二隧道绝缘膜(第三绝缘膜第二部)63B。而且，以位于第二隧道绝缘膜63B的内侧的方式形成有第二沟道部61B与半导体柱60的+X侧的核心绝缘端部62B。
在本实施方式中，沿着第一字线WLA而形成的多个凹部WLAD的形成间隔与沿着第二字线WLB而形成的多个凹部WLBD的形成间隔相等。另外，沿着第一字线WLA而形成的两个凹部WLAD间的中央位置、以及相对于该中央位置沿+X方向侧且第二字线WLB而形成的凹部WLBD的中央位置以在X方向上排列的方式配置。因而，如图2的截面所示，沿着第一字线WLA而形成的多个凹部WLAD与沿着第二字线WLB而形成的凹部WLBD在Y方向上以交替的方式配置为交错状。
在半导体柱60中，核心绝缘部62与包围其周围的沟道61的区域形成为沿相对于图2所示的X方向具有倾斜角度θ的倾斜方向(方向a1)呈直线状延伸的大致长圆形状。包围长圆形状的核心绝缘部62的沟道61在图2所示的截面上，包括形成于凹部WLAD内的第一沟道部61A、以及形成于凹部WLBD内的第二沟道部61B。第一沟道部61A的Y方向两端部中的+Y侧的端部通过在凹部WLAD与凹部WLBD之间沿a1方向延伸的连接沟道部61C而与第二沟道部61B的+Y侧的端部相连。第一沟道部61A的Y方向两端部中的－Y侧的端部通过在凹部WLAD与凹部WLBD之间沿a1方向延伸的连接沟道部61D而与第二沟道部61B的－Y侧的端部相连。
具备配置于沟道61的－X方向端的第三绝缘膜63(第三绝缘膜第一部63A)、浮置栅极电极FGA、绝缘膜45、46、47、以及字线WLA等而形成后述的第一单元构造体MCA。具备配置于沟道61的+X方向端的第三绝缘膜63(第三绝缘膜第二部63B)、浮置栅极电极FGB、绝缘膜45、46、47、以及字线WLB等而形成后述的第二单元构造体MCB。
沟道61以遍及半导体柱60的Z方向的全长(整个高度)的方式沿Z方向延伸。沟道61的下端贯通下部构造体20的上绝缘膜23并与源极线SL连接。另一方面，沟道61的上端经由接触件91而与位线BL连接。沟道61由非晶体硅(а－Si)那样的半导体材料形成。但是，沟道61例如也可以由在一部分中掺杂有杂质的多晶硅形成。沟道61中所含的杂质例如选自由碳、磷、硼、锗组成的组中的任一种。沟道61例如在向浮置栅极电极FG注入电子的情况下、从浮置栅极电极FG拔出注入到浮置栅极电极FG的电子的情况下等，在源极线SL与位线BL之间流过电流。
在本实施方式中，如图2所示，沟道61在第一字线WLA与第二字线WLB之间形成为沿a1方向延伸的长圆形且环状。在沟道61中，第一沟道部61A以及第二沟道部61B在X方向上彼此在倾斜方向上相邻，并且分别沿Z方向延伸。
核心绝缘部62在X方向以及Y方向上设于比沟道61靠半导体柱60的中心侧的位置。例如，核心绝缘部62设于沟道61的内周面上。核心绝缘部62以遍及半导体柱60的Z方向的全长(整个高度)的方式沿Z方向延伸。核心绝缘部62例如由氧化硅(SiO)形成。
隧道绝缘膜(第三绝缘膜)63包括在半导体柱60中位于－X方向侧的第一隧道绝缘膜63A、以及在半导体柱60中位于+X方向侧的第二隧道绝缘膜63B。第一隧道绝缘膜63A至少沿着第一沟道部61A的－X方向的侧面而设置。第一隧道绝缘膜63A设于第一浮置栅极电极FGA与第一沟道部61A之间。第二隧道绝缘膜63B至少沿着第二沟道部61B的+X方向的侧面而设置。第二隧道绝缘膜63B设于第二浮置栅极电极FGB与第二沟道部61B之间。
在本实施方式中，第一隧道绝缘膜63A形成为包围第一沟道部61A的－X方向的侧面、－Y方向的侧面以及+Y方向的侧面的半圆形状。第一隧道绝缘膜63A例如以遍及半导体柱60的Z方向的全长(整个高度)的方式沿Z方向延伸。第二隧道绝缘膜63B形成为包围第二沟道部61B的+X方向的侧面、－Y方向的侧面以及+Y方向的侧面的半圆形状。第二隧道绝缘膜63B例如以遍及半导体柱60的Z方向的全长(整个高度)的方式沿Z方向延伸。
通过图2所示的构成，通过与第一半导体柱60A对应的第一以及第二浮置栅极电极FGA、FGB、第一绝缘膜41A及第二绝缘膜41B、以及第一隧道绝缘膜63A及第二隧道绝缘膜63B，在第一半导体柱60A的周围形成有能够保持电荷的第一单元构造体MCA。同样，通过与第二半导体柱60B对应的第一以及第二浮置栅极电极FGA、FGB、第一绝缘膜41A及第二绝缘膜41B、以及第一隧道绝缘膜63A及第二隧道绝缘膜63B，在第二半导体柱60B的周围形成有能够保持电荷的第二单元构造体MCB。第二单元构造体MCB与第一单元构造体MCA在－Y方向上相邻。
在第一单元构造体MCA中，将形成于图2的－X侧的圆弧状的第一沟道部61A中的Y方向两端侧规定为第一沟道部61A的两端部61e，并将这些两端部61e、61e的中点(中间点)假定为第一中点61f。在第一单元构造体MCA中，将形成于图2的+X侧的圆弧状的第二沟道部61B中的Y方向两端侧规定为第二沟道部61B的两端部61g，并将这些两端部61g、61g的中点(中间点)假定为第二中点61i。若像以上那样进行假定，则图2所示的构造能够说明为连结所述第一中点61f与所述第二中点62i的中心线b相对于所述Y方向以任意的倾斜角度θ1(在图2中为约45°)倾斜的构造。即，沟道61沿相对于Y方向以倾斜角度θ1交叉的方向a1延伸。该中心线b相对于Y方向的倾斜角度θ1优选为30～89゜的范围，更优选为30～85゜的范围。倾斜角度例如为30゜、60°等，也能够采用其他角度。
换言之，与Z方向(第一方向)交叉且包含第一字线(第一布线)WLA、浮置栅极电极FGA(第一电极)、半导体柱60、浮置栅极电极FGB(第二电极)以及第二字线(第二布线)WLB的截面为图2。在图2中，规定了第一沟道部61A的沿着Y方向(第二方向)的两端部61e、61e，并将这些两端部61e、61e的中间位置规定为第一中点61f。在图2中，规定了第二沟道部61B的沿着Y方向(第二方向)两端部61g、61g，并将这些两端部61g、61g的中间位置规定为第二中点61i。而且，连结第一中点61f与第二中点61i的中心线b1相对于Y方向(第二方向)以上述的倾斜角度倾斜。
在一个观点中，与第二半导体柱60B对应的浮置栅极电极FGA、FGB分别是“第三电荷累积部”以及“第四电荷累积部”的一个例子。与第二半导体柱60B对应的隧道绝缘膜63A、63B分别是“第三隧道绝缘膜”以及“第四隧道绝缘膜”的一个例子。
＜2.5绝缘分隔部＞
接下来，对绝缘分隔部70进行说明。如图2所示，绝缘分隔部70设于层叠体30，并将第一字线WLA与第二字线WLB分隔。
＜2.5.1第一绝缘部＞
对第一绝缘部71进行说明。如图2、图3所示，第一绝缘部71在Y方向上设于多个半导体柱60之间，在多个半导体柱60之间沿Y方向延伸。第一绝缘部71在X方向上设于第一字线WLA与第二字线WLB之间，并将第一字线WLA与第二字线WLB分隔。另外，第一绝缘部71在X方向上设于第一浮置栅极电极FGA与第二浮置栅极电极FGB之间，并将第一浮置栅极电极FGA与第二浮置栅极电极FGB分隔。分隔第一浮置栅极电极FGA与第二浮置栅极电极FGB的第一绝缘部71在图2所示的剖视时形成为大致平行四边形。第一绝缘部71的沿着X方向的厚度在图3中标注附图标记d来表示。
详细来说，第一绝缘部71例如在图2所示的截面中分别具有平行四边形的第一部分71a、第二部分71b、以及第三部分71c。如图2所示，第一部分71a在－X侧的第一单元构造体MCA的－Y侧的第二阻挡绝缘膜46的一部分与+X侧的第一单元构造体MCA的－Y侧的第二阻挡绝缘膜46之间沿着方向a1而设置。第二部分71b在－X侧的第二单元构造体MCB的+Y侧的第二阻挡绝缘膜46的一部分与+X侧的第二单元构造体MCB的+Y侧的第二阻挡绝缘膜46的一部分之间沿着方向a1而设置。第三部分71c在第一部分71a与第二部分71b之间沿Y方向延伸，并将第一部分71a与第二部分71b连接。第一绝缘部71与半导体柱60协作地使第一浮置栅极电极FGA与第二浮置栅极电极FGB之间电绝缘。第一绝缘部71以沿着Z方向而遍及柱60的Z方向的全长(整个高度)的方式延伸。
如图2所示，在Y方向上，半导体柱60与第一绝缘部71交替地设置。换言之，第一绝缘部71在Y方向上分开地设于半导体柱60的两侧。
第一绝缘部71与半导体柱60协作地使第一字线WLA与第二字线WLB之间电绝缘。在本实施方式中，第一绝缘部71在第一单元构造体MCA的隧道绝缘膜63与第二单元构造体MCB的隧道绝缘膜63之间沿Y方向呈直线状延伸，并与第一单元构造体MCA的连接沟道部61D和第二单元构造体MCB的连接沟道部61C分别相接。第一绝缘部71例如由氧化硅(SiO2)那样的绝缘材料形成。
＜优点＞
如图2、图3的截面所示，本实施方式的半导体存储装置1具备沿方向a1延伸的半导体柱60。本实施方式的半导体存储装置1具备存储单元构造体MCA、MCB，该存储单元构造体MCA、MCB使沿方向a1倾斜地对置的浮置栅极电极FG彼此隔着沟道61而相对。而且，本实施方式的半导体存储装置1不是夹着绝缘部71而使沿X方向相对的浮置栅极电极彼此隔着沟道而相对的构造。在夹着绝缘部71而使沿X方向相对的浮置栅极电极彼此隔着沟道而相对的存储单元结构中，在被微细化的半导体存储装置中，在对置的单元间生成寄生电容。对置单元间干扰对对置单元间的寄生电容依赖性较大。因此，使沿方向a1倾斜地相对的浮置栅极电极FG彼此隔着沟道61而相对的存储单元构造体MCA、MCB的对置单元间的干扰变少。若对置单元间的干扰变多，则产生写入时的阈值波动的问题。由此，在本实施方式的构造中，具有能够消除写入时的阈值的波动、并能够进行稳定的写入动作的特征。
具备沿方向a1延伸的沟道61的本实施方式的半导体存储装置1与具备沿X方向延伸的沟道的半导体存储装置相比，更能够降低沟道的电容。另外，在图2所示的构造中，由于是能够在沟道61的端部集中电场的构造，因此能够加快写入时的反应。因此，本实施方式的半导体存储装置1能够降低写入电压，并能够降低消耗电力。
(第二实施方式)
接下来，对第二实施方式进行说明。如图6的截面所示，第二实施方式的半导体柱60的延伸方向a2相对于Y方向的倾斜角度与第一实施方式的图2的截面所示的半导体柱60的延伸方向a1的倾斜角度不同。另外，除以下说明以外的构成与第一实施方式相同。
图6是表示第二实施方式的半导体存储装置1的一部分的剖面图。在第二实施方式中的第一单元构造体MCA中，将形成于图6的－X侧的圆弧状的第一沟道部61A中的Y方向两端侧规定为第一沟道部61A的两端部61e，并将这些两端部61e、61e的中点(中间点)假定为第一中点61f。在第一单元构造体MCA中，将形成于图6的+X侧的圆弧状的第二沟道部61B中的Y方向两端侧规定为第二沟道部61B的两端部61g，并将这些两端部61g、61g的中点(中间点)假定为第二中点61i。若像以上那样进行假定，则图6所示的构造能够说明为连结所述第一中点61f与所述第二中点62i的中心线b相对于Y方向以倾斜角度θ2倾斜的构造。中心线b相对于Y方向的倾斜角度θ2被设定为比第一实施方式中采用的45°大。
如图6的截面所示，第二实施方式的半导体存储装置具备沿方向a2延伸的半导体柱60。在夹着绝缘部71而将沿X方向对置的浮置栅极电极彼此通过沟道连接的存储单元结构中，在被微细化的半导体存储装置中，在对置的单元间生成寄生电容。对置单元间干扰对对置单元间的寄生电容依赖性较大。因此，将沿方向a2倾斜地对置的浮置栅极电极FG彼此通过沟道61分别连接的存储单元构造体MCA、MCB的对置单元间的干扰变少。若对置单元间的干扰变多，则产生写入时的阈值波动问题。由此，在本实施方式的构造中，具有能够消除写入时的阈值的波动、并能够进行稳定的写入动作的特征。
具备沿方向a2延伸的沟道61的本实施方式的半导体存储装置1与具备沿X方向延伸的沟道的半导体存储装置相比，更能够降低沟道的电容。另外，在图6所示的构造中，由于是能够在沟道61的端部集中电场的构造，因此能够加快写入时的反应。因此，本第二实施方式的半导体存储装置1能够降低写入电压，并能够降低消耗电力。
(第三实施方式)
接下来，对第三实施方式进行说明。如图7的截面所示，第三实施方式的半导体柱60的延伸方向与第一实施方式的图2的截面所示的半导体柱60的延伸方向相同。在第三实施方式中，具有在第一字线WLA与绝缘部71之间设有第二绝缘部72、在第二字线WLB与绝缘部71之间设有第二绝缘部72的特征。另外，除设有第二绝缘部72以外的构成与第一实施方式相同。
图7是表示第三实施方式的半导体存储装置1的一部分的剖面图。在第三实施方式中的第一单元构造体MCA中，在Y方向上隔开规定的间隔而交替地配置有第一单元构造体MCA与第二单元构造体MCB。在第一单元构造体MCA与第二单元构造体MCB之间、且第一字线WLA与绝缘部71之间形成有第二绝缘部72。更详细地说，在第一单元构造体MCA与第二单元构造体MCB之间，在以沿着绝缘部71的方式形成的绝缘膜47与第一字线WLA之间形成有第二绝缘部72。第二绝缘部72的X方向的膜厚设为比三个绝缘膜45～47的合计膜厚大。第二绝缘部72由硅氧化物(SiO2)等构成，由比硅氮化物的相对介电常数低的材料构成。
在图7所示的构造的半导体存储装置1中，认为在从字线WL写入浮置栅极电极FG的情况下，来自字线WL的电场集中在浮置栅极电极FG的Y方向两端侧的第一部分51a与第二部分51b。这里，在构造被微细化的半导体存储装置1中，当由于向浮置栅极电极FG的Y方向两端侧的电场集中而流过漏电流时，基于漏电流的单元结构的特性受限(日文：律束)比例变大。根据情况，在不需要的位置发生电荷移动，写入特性容易饱和。与此相对，若为图7所示的构造，则在浮置栅极电极FG的Y方向两端侧的第一部分51a以及第二部分51b与字线WL之间配置有由相对介电常数低的材料构成的第二绝缘部72。因此，能够抑制浮置栅极电极FG的Y方向两端侧的漏电流。由此，在图7所示的构造中，能够提供写入特性优异的半导体存储装置1。
(第四实施方式)
接下来，对第四实施方式进行说明。如图8的截面所示，第四实施方式半导体柱60的延伸方向相对于Y方向的倾斜角度与第一实施方式的图2的截面所示的半导体柱60的延伸方向的倾斜角度不同。另外，除以下说明以外的构成与第一实施方式相同。
图8是表示第四实施方式的半导体存储装置1的一部分的剖面图。在第四实施方式中的第一单元构造体MCA中，将形成于图8的－X侧的圆弧状的第一沟道部61A中的Y方向两端侧规定为第一沟道部61A的两端部61e，并将这些两端部61e、61e的中点(中间点)假定为第一中点61f。在第一单元构造体MCA中，将形成于图8的+X侧的圆弧状的第二沟道部61B中的Y方向两端侧规定为第二沟道部61B的两端部61g，并将这些两端部61g、61g的中点(中间点)假定为第二中点61i。若像以上那样假定，则图8所示的构造能够说明为连结所述第一中点61f与所述第二中点62i的中心线b相对于Y方向以倾斜角度θ3倾斜的构造。中心线b相对于Y方向的倾斜角度θ3比第一实施方式中采用的45°小，例如在图8的构造中，被设定为约20°。
另外，在沿Y方向配置于第一字线WLA与第二字线WLB之间的单元构造体中，不使在X方向上对置的第一沟道部61A与第二沟道部61B隔着连接沟道部61C、61D而相对。在图8所示的构造中，不是在X方向上对置配置的第二沟道部61B与第一沟道部61A相对，而是隔着在－Y方向上相邻的一个第二沟道部61B的连接沟道部61C、61D而与第一沟道部61A相对。即，在沿着X方向(第三方向)的绝缘部71的厚度方向两侧设有单元构造体。但是，包含第一浮置栅极电极FGA(第一电极)的单元构造体的沟道61不与在X方向上最接近的包含第二浮置栅极电极FGB(第二电极)的单元构造体的沟道61连接。而且，包含第一浮置栅极电极FGA(第一电极)的单元构造体的沟道61隔着沿着Y方向(第二方向)相邻的一个(－Y侧的)包含第二浮置栅极电极FGB(第二电极)的单元构造体的沟道61而相对。
如图8的截面所示，第四实施方式的半导体存储装置具备具有沿方向a3延伸的沟道61的半导体柱60。在使夹着绝缘部71而沿X方向对置的浮置栅极电极彼此隔着沟道而相对的存储单元结构中，在被微细化的半导体存储装置中，在对置的单元间生成寄生电容。对置单元间干扰对对置单元间的寄生电容依赖性较大。因此，使沿着a3方向倾斜地对置的浮置栅极电极FG彼此隔着沟道60相对的存储单元构造体MCA、MCB的对置单元间的干扰变少。若对置单元间的干扰变多，则产生写入时的阈值波动问题。由此，在本实施方式的构造中，具有能够消除写入时的阈值的波动、并能够进行稳定的写入动作的特征。
若为图8所示的构造，则相对于第一沟道部61A，不是与在X方向上对置配置的第二沟道部61B相连，而是与在－Y方向上远离一个的其他第二沟道部61B相连。通过该构造，认为在从字线WL向浮置栅极电极FG写入的情况下，来自字线WL的电场集中在浮置栅极电极FG的Y方向两端侧的第一部分51a与第二部分51b。这里，在构造被微细化的半导体存储装置1中，若由于向浮置栅极电极FG的Y方向两端侧的电场集中而流过漏电流，则基于漏电流的单元结构的特性受限比例变大。根据情况，在不需要的位置发生电荷移动，写入特性容易饱和。在担心该漏电流的情况下，优选将配置了图7所示的第二绝缘部72的构造应用于图8的构造来抑制漏电流。
以上，对多个实施方式以及变形例进行了说明，但实施方式并不限定于上述例。例如，上述的两个以上的实施形以及变形例也可以相互组合而实现。
以上对本发明的多个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形例包含在发明的范围或主旨中，同样地包含在权利要求书所记载的发明及其等效的范围中。

Claims (3)

1.一种半导体存储装置，具有：半导体柱，具有沟道且沿第一方向延伸，在与所述第一方向交叉的第二方向上隔开规定的间隔，隔着绝缘部而配置有多个；第一布线以及第二布线，沿相对于所述第一方向交叉的第二方向延伸，沿所述第二方向而分别配置于所述半导体柱的两侧；第一电极，配置于所述半导体柱的沟道与所述第一布线之间；第二电极，配置于所述半导体柱的沟道与所述第二布线之间；第一绝缘膜，配置于所述第一电极与所述第一布线之间；以及第二绝缘膜，配置于所述第二电极与所述第二布线之间，在所述沟道中，具有所述第一电极侧的沟道部与所述第二电极侧的沟道部，所述第一电极侧的沟道部与所述第二电极侧的沟道部经由配置于所述半导体柱的周围的连接沟道部而以包围所述半导体柱的周围的环状连接，在假定与所述第一方向交叉且包含所述第一布线、所述第一电极、所述半导体柱、所述第二电极以及所述第二布线的截面的情况下，若规定所述截面中的第一沟道部的沿着所述第二方向的两端部与所述两端部的第一中点、并规定所述截面中的第二沟道部的沿着所述第二方向的两端部与所述两端部的第二中点，则连结所述第一中点与所述第二中点的中心线相对于所述第二方向以任意的角度倾斜，所述半导体柱与所述绝缘部沿着所述第二方向交替地配置，包含所述第一布线、所述第一电极及所述半导体柱的存储单元构造体、以及包含所述第二布线、所述第二电极及所述半导体柱的存储单元构造体沿着所述第二方向以规定的间隔配置有多个，在沿着与所述第一方向及所述第二方向交叉的第三方向的设于所述绝缘部的厚度方向两侧的单元构造体中，包含所述第一电极的单元构造体的沟道部不是与最接近的包含所述第二电极的单元构造体的沟道部连接，而是与沿着所述第二方向相邻的一个包含所述第二电极的单元构造体的沟道部连接，两侧的所述单元构造体对置配置。
2.如权利要求1所述的半导体存储装置，所述角度被设定为30゜～89゜。
3.如权利要求1所述的半导体存储装置，在所述第一电极侧的沟道部与所述第一电极之间以及所述第二电极侧的沟道部与所述第二电极之间分别配置有第三绝缘膜。
CN202010875364.XA 2020-03-23 2020-08-27 半导体存储装置 Active CN113437076B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020051387A JP2021150592A (ja) 2020-03-23 2020-03-23 半導体記憶装置
JP2020-051387 2020-03-23

Publications (2)

Publication Number Publication Date
CN113437076A CN113437076A (zh) 2021-09-24
CN113437076B true CN113437076B (zh) 2023-12-05

Family

ID=77748873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010875364.XA Active CN113437076B (zh) 2020-03-23 2020-08-27 半导体存储装置

Country Status (4)

Country Link
US (1) US11594543B2 (zh)
JP (1) JP2021150592A (zh)
CN (1) CN113437076B (zh)
TW (1) TWI746104B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367734B2 (en) * 2020-02-04 2022-06-21 Globalfoundries U.S. Inc. Charge trap memory devices
KR20220062954A (ko) * 2020-11-09 2022-05-17 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291277A (ja) * 1993-04-02 1994-10-18 Nec Corp 半導体メモリ装置とその製造方法
JPH06291290A (ja) * 1993-02-02 1994-10-18 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
CN110176457A (zh) * 2018-02-20 2019-08-27 东芝存储器株式会社 存储装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613620B2 (en) * 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4226205B2 (ja) * 2000-08-11 2009-02-18 富士雄 舛岡 半導体記憶装置の製造方法
JP3963664B2 (ja) * 2001-06-22 2007-08-22 富士雄 舛岡 半導体記憶装置及びその製造方法
US6933556B2 (en) * 2001-06-22 2005-08-23 Fujio Masuoka Semiconductor memory with gate at least partially located in recess defined in vertically oriented semiconductor layer
KR101088061B1 (ko) * 2005-10-24 2011-11-30 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법
JP5404149B2 (ja) * 2009-04-16 2014-01-29 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5995435B2 (ja) * 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP2015032651A (ja) * 2013-08-01 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102190647B1 (ko) * 2014-02-24 2020-12-14 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9425207B2 (en) 2014-07-03 2016-08-23 Kabushiki Kaisha Toshiba Memory device with different memory film diameters in the same laminate level
JP2016054271A (ja) 2014-09-04 2016-04-14 株式会社東芝 半導体記憶装置
US10068914B2 (en) 2015-04-17 2018-09-04 Macronix International Co., Ltd. Semiconductor structure and manufacturing method of the same
US20170062456A1 (en) 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device
KR102498247B1 (ko) * 2015-12-21 2023-02-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN110268523A (zh) * 2017-02-04 2019-09-20 三维单晶公司 3d半导体装置及结构
IT201700019392A1 (it) 2017-02-21 2018-08-21 Sabrina Barbato Dispositivo di memoria 3d
US10566348B1 (en) * 2018-11-05 2020-02-18 Macronix International Co., Ltd. Tilted hemi-cylindrical 3D NAND array having bottom reference conductor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291290A (ja) * 1993-02-02 1994-10-18 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
JPH06291277A (ja) * 1993-04-02 1994-10-18 Nec Corp 半導体メモリ装置とその製造方法
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
CN110176457A (zh) * 2018-02-20 2019-08-27 东芝存储器株式会社 存储装置

Also Published As

Publication number Publication date
US11594543B2 (en) 2023-02-28
CN113437076A (zh) 2021-09-24
JP2021150592A (ja) 2021-09-27
TWI746104B (zh) 2021-11-11
TW202137503A (zh) 2021-10-01
US20210296338A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
CN111668226B (zh) 半导体存储装置
US11462542B2 (en) Semiconductor storage device
CN113506805B (zh) 半导体存储装置
CN113437076B (zh) 半导体存储装置
US10748920B2 (en) Semiconductor memory device
CN112420710B (zh) 半导体存储装置
US20160268296A1 (en) Semiconductor memory device and method for manufacturing same
CN112510047A (zh) 半导体存储装置
US20190296033A1 (en) Semiconductor memory device
US20220085060A1 (en) Semiconductor storage device
TWI755031B (zh) 半導體記憶裝置
CN115132744A (zh) 半导体存储装置
KR101178003B1 (ko) 반도체 기억 장치
US20230276630A1 (en) Semiconductor device
US20230298634A1 (en) Semiconductor memory device and method for manufacturing semiconductor memory device
US20230292520A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20220293617A1 (en) Semiconductor storage device
US20220310647A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant