CN113411524A - 应用于图像传感器的低功耗列并行单斜式模数转换器 - Google Patents

Abstract

本发明涉及CMOS集成电路领域，为在保证单斜ADC噪声低、面积小、结构简单的前提下，显著降低单斜ADC的功耗。为此，本发明，应用于图像传感器的低功耗列并行单斜式模数转换器，包括斜坡发生器、比较器、计数器和频率选择模块，斜坡发生器的输出Vin_ramp和输入信号Vin_pixel分别接入比较器的输入端，比较器输出信号接入计数器和控制开关，当比较器输出为高电平时，计数器接入时钟，计数器计数，反之计数器不计数；同时，根据比较器输出的结果判断接入计数器的为高频时钟或者信号select_pulse，其中信号select_pulse接入计数器的第m位，高频时钟接入计数器的第0位。本发明主要应用于并行单斜式模数转换器的设计制造场合。

Description

应用于图像传感器的低功耗列并行单斜式模数转换器

技术领域

本发明涉及CMOS集成电路领域，尤其图像传感器中的低功耗模数转换器领域。具体涉及应用于图像传感器的低功耗列并行单斜式模数转换器。

背景技术

模数转换器(Analog-to-Digital Converter,ADC)作为互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)图像传感器的重要组成部分，其性能的优劣往往直接决定了图像传感器的成像质量，目前，ADC主要有三种集成方法，分别为芯片级ADC、列并行ADC和像素级ADC。

由于CMOS工艺的不断提高，MOS管尺寸越来越小，电源电压相应降低，集成程度也越来越高。从而更多的功能模块将会被集成到芯片内部，使芯片具有更复杂的功能。相对的，在这个复杂的系统中，功耗的控制和优化的难度也会越来越高。所以超低功耗成为了如今CMOS图像传感器的迫切要求和主要挑战。

对于要应用于低噪声场景下的单斜ADC，一般采用相关多次采样计数来降低噪声，采样次数越多，噪声的抑制能力越强，能够提升成像质量，但同时对应的的功耗也会增加。由此可见，成像质量和噪声也存在着不可避免的矛盾，降低单斜式模数转换器的功耗也成为了一个越来越重要的问题。

对于现有技术的单斜ADC，结构示意图如图1所示，由比较器、计数器、斜坡发生器三部分组成。工作原理如图2所示，通过比较斜坡发生器和像素输入信号，当斜坡信号大于像素输入信号时，比较器输出为高电平，反之为低电平，计数器在比较器输出为高电平期间计数，通过对两次计数阶段得到的码值做差得到数字量即为ADC量化的结果。图2所示的需要计数的时间分别为t1、t2，然而这段时间对于计数器的功耗来说造成了很大的浪费，而计数器功耗也是单斜ADC功耗的重要组成部分，因此减少计数器不必要的计数时间成为了低功耗ADC的关键突破口。

发明内容

为克服现有技术的不足，本发明即针对单斜ADC功耗高的缺点，提出了一种输入电平预判断配合双模式选择计数的方法。在保证单斜ADC噪声低、面积小、结构简单的前提下，显著降低单斜ADC的功耗。为此，本发明采取的技术方案是，应用于图像传感器的低功耗列并行单斜式模数转换器，包括斜坡发生器、比较器、计数器和频率选择模块，斜坡发生器的输出Vin_ramp和输入信号Vin_pixel分别接入比较器的输入端，比较器输出信号接入计数器和控制开关，当比较器输出为高电平时，计数器接入时钟，计数器计数，反之计数器不计数；同时，根据比较器输出的结果判断接入计数器的为高频时钟或者信号select_pulse，其中信号select_pulse接入计数器的第m位，高频时钟接入计数器的第0位。

工作时序：将斜坡分成若干段，并在每一段斜坡之前分别增加S1’、S2’、S3’、S4’阶段做预判断，确定输入模数转换器的信号是否将该斜坡时间段内出现，即判断比较器在对应斜坡阶段是否翻转；其中S1’、S2’、S3’、S4’为预判断阶段；S1、S2、S3、S4阶段为分段斜坡阶段；其中S1’、S2’、S3’、S4’期间的电平分别与对应斜坡阶段的低电平VL1、VL2、VL3、VL4相等；首先进入S1’阶段进行第一段小斜坡的对应的预判断，Vin_pixel与VL1作比较当Vin_pixel<VL1时，意味着Vin_pixel不在(VL1,VH1)这个区间，即计数器不会在S1阶段翻转；反之当Vin_pixel>VL1时，意味着Vin_pixel处在(VL1,VH1)这个区间，即比较器输出将在S1阶段翻转；在S2’和S2以及之后阶段以此类推；

同时，计数器有高频时钟或者信号select_pulse可以选择性接入，根据前述预判断结果确定计数器的计数模式，通过所述预判断的结果来确定计数器的计数方式，若通过预判断，比较器将在对应分段斜坡时间内翻转，则第0位接入高频时钟；若比较器不会在对应分段斜坡时间内翻转，则第m位接入信号select_pulse，在斜坡的最顶端即t1阶段，首先将计数器第m位接入信号select_pulse，在t3阶段将高频时钟接入计数器第0位。

本发明的特点及有益效果是：

本发明提出的单斜ADC通过对斜坡的形状进行调整，加入简单的逻辑即可对像素输入信号进行预判断，根据预判断结果选择计数器的计数模式，只有部分时间正常计数，其余时间不计数，大大降低了计数器的功耗。

附图说明：

图1单斜模数转换器的结构示意图。

图2现有技术下单斜模数转换器的原理。

图3双模式计数低功耗模数转换器的结构简图。

图4双模式计数低功耗模数转换器的原理。

图5最佳方案下的斜坡形状。

图6计数器模式选择模块电路结构。

图7双模式选择计数器电路结构。

具体实施方式

本发明所述的一种应用于图像传感器领域的低功耗单斜ADC及其工作方式，其连接方式如图1所示，由斜坡发生器、比较器、计数器和频率选择模块组成。斜坡发生器的输出Vin_ramp和输入信号Vin_pixel分别接入比较器的输入端。比较器输出信号接入计数器和控制开关，当比较器输出为高电平时，计数器接入时钟，计数器计数，反之计数器不计数；同时，根据比较器输出的结果判断接入计数器的为高频时钟或者信号select_pulse，其中信号select_pulse接入计数器的第m位，高频时钟接入计数器的第0位。

基本原理和工作时序如图2所示：与传统斜坡相比，本设计将斜坡分成若干段，并在每一段斜坡之前分别增加S1’、S2’、S3’、S4’阶段做预判断，确定输入ADC的信号是否将该斜坡时间段内出现，即判断比较器在对应斜坡阶段是否翻转。其中S1’、S2’、S3’、S4’为预判断阶段；S1、S2、S3、S4阶段为分段斜坡阶段。其中S1’、S2’、S3’、S4’期间的电平分别与对应斜坡阶段的低电平VL1、VL2、VL3、VL4相等。首先进入S1’阶段进行第一段小斜坡的对应的预判断。Vin_pixel与VL1作比较当Vin_pixel<VL1时，意味着Vin_pixel不在(VL1,VH1)这个区间，即计数器不会在S1阶段翻转；反之当Vin_pixel>VL1时，意味着Vin_pixel处在(VL1,VH1)这个区间，即比较器输出将在S1阶段翻转；在S2’和S2以及之后阶段同理。

同时，计数器有高频时钟或者信号select_pulse可以选择性接入。根据前述预判断结果确定计数器的计数模式。通过上述预判断的结果来确定计数器的计数方式，若通过预判断，比较器将在对应分段斜坡时间内翻转，则第0位接入高频时钟；若比较器不会在对应分段斜坡时间内翻转，则第m位接入信号select_pulse。通过这种方式可以节约来自计数器的大多数功耗。根据图2中Comp_out的输出可知，在斜坡的最顶端即t1阶段，首先将计数器第m位接入信号select_pulse。在t3阶段将高频时钟接入计数器第0位。

工作过程如下：首先由斜坡发生器产生斜坡Vramp，与像素输入信号Vin_pixel进行比较，当Vin_ramp>Vin_pixel时，比较器输出为高电平；反之为低电平。如图1所示，通过识别比较器输出的t2阶段，来转换t1、t3阶段计数器的计数模式。在t2出现前，即t1阶段，将信号select_pulse接入计数器的第m位；在t2出现之后，即t3阶段，将高频时钟接入到计数器的第0位。只要保证图2中S1、S2、S3阶段的时间对应的计数器码值为2^m，就能保证t1、t3阶段的计数结果可以衔接。

由上述技术方案可知，计数器、比较器采用ADC典型结构即可，斜坡发生器采用电流舵DAC或电容型DAC等。S1、S2、S3、S4阶段对应的计数器计数时间都为2^m。由上述技术方案可知，斜坡分段步长会影响计数器的功耗，步长越短，对计数器功耗降低的效果就越明显，然而步长越小，引入的预判断阶段就更多，量化时间就会增加。最佳方案将斜坡分成八段如图7所示，可以实现功耗和量化周期的折衷。

由上述方案可知，在图2中t1阶段将信号select_pulse接入计数器的第m位，每接入一个脉冲，计数器结果增2^m。在t3阶段进行高频时钟计数，将时钟接入计数器的第0位。因此需要识别出t3阶段的开始时刻。图3即为图1中的计数器模式选择模块。如图3所示，在这里采用一个D触发器和一个与门来识别比较器输出comp_out的第二个上升沿。图3中输出的hf_start作为图4中开关S1、S2、S3的控制信号。其中，S3接入hf_start，S1、S2接入hf_start的反相信号。

频率选择过程如下：首先对图3中D触发器进行复位，D触发器作为一个一位计数器，比较器输出第二个上升沿到来后反相输出Qb为高电平，与比较器输出做与操作即可识别出比较器输出的第二个上升沿及之后图2所示t3阶段，将图4中S1、S2打开，S₃关断；t1阶段相反，将S₃打开，S1、S2关断。对于图4计数器，在t1阶段，S₃打开，S1、S2关断时计数器第m位接入信号select_pulse，前m-1位保持0，当select_pulse信号增加一个脉冲m～n位加一；在t3阶段，S1、S2打开，S₃关断第0位接入频率为f₁的计数时钟。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种应用于图像传感器的低功耗列并行单斜式模数转换器，其特征是，包括斜坡发生器、比较器、计数器和频率选择模块，斜坡发生器的输出Vin_ramp和输入信号Vin_pixel分别接入比较器的输入端，比较器输出信号接入计数器和控制开关，当比较器输出为高电平时，计数器接入时钟，计数器计数，反之计数器不计数；同时，根据比较器输出的结果判断接入计数器的为高频时钟或者信号select_pulse，其中信号select_pulse接入计数器的第m位，高频时钟接入计数器的第0位。

2.如权利要求1所述的应用于图像传感器的低功耗列并行单斜式模数转换器，其特征是，工作时序：将斜坡分成若干段，并在每一段斜坡之前分别增加S1’、S2’、S3’、S4’阶段做预判断，确定输入模数转换器的信号是否将该斜坡时间段内出现，即判断比较器在对应斜坡阶段是否翻转；其中S1’、S2’、S3’、S4’为预判断阶段；S1、S2、S3、S4阶段为分段斜坡阶段；其中S1’、S2’、S3’、S4’期间的电平分别与对应斜坡阶段的低电平VL1、VL2、VL3、VL4相等；首先进入S1’阶段进行第一段小斜坡的对应的预判断，Vin_pixel与VL1作比较当Vin_pixel<VL1时，意味着Vin_pixel不在(VL1,VH1)这个区间，即计数器不会在S1阶段翻转；反之当Vin_pixel>VL1时，意味着Vin_pixel处在(VL1,VH1)这个区间，即比较器输出将在S1阶段翻转；在S2’和S2以及之后阶段以此类推；

同时，计数器有高频时钟或者信号select_pulse可以选择性接入，根据前述预判断结果确定计数器的计数模式，通过所述预判断的结果来确定计数器的计数方式，若通过预判断，比较器将在对应分段斜坡时间内翻转，则第0位接入高频时钟；若比较器不会在对应分段斜坡时间内翻转，则第m位接入信号select_pulse，在斜坡的最顶端即t1阶段，首先将计数器第m位接入信号select_pulse，在t3阶段将高频时钟接入计数器第0位。

Images