CN116886092B - 可配置计数器、斜坡发生器、模数转换器及图像传感器 - Google Patents

可配置计数器、斜坡发生器、模数转换器及图像传感器 Download PDF

Info

Publication number
CN116886092B
CN116886092B CN202311148314.1A CN202311148314A CN116886092B CN 116886092 B CN116886092 B CN 116886092B CN 202311148314 A CN202311148314 A CN 202311148314A CN 116886092 B CN116886092 B CN 116886092B
Authority
CN
China
Prior art keywords
signal
slope
counting
input end
configurable counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311148314.1A
Other languages
English (en)
Other versions
CN116886092A (zh
Inventor
林文龙
侯金剑
邓志吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SmartSens Technology Shanghai Co Ltd
Original Assignee
SmartSens Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SmartSens Technology Shanghai Co Ltd filed Critical SmartSens Technology Shanghai Co Ltd
Priority to CN202311148314.1A priority Critical patent/CN116886092B/zh
Publication of CN116886092A publication Critical patent/CN116886092A/zh
Application granted granted Critical
Publication of CN116886092B publication Critical patent/CN116886092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种可配置计数器、斜坡发生器、模数转换器及图像传感器，包括：比较模块，用于确定模数转换器的量化码值所需的区间数；模式切换装置生成旁路控制信号及计数赋值信号以确定计数模式；计数模块确定浮动计数位宽及最小计数位宽；可配置计数器基于浮动计数位宽与最小计数位宽调节斜坡斜率，对量化码值进行分段量化。本发明的可配置计数器、斜坡发生器、模数转换器及图像传感器，通过将线性的斜坡调整为分段式斜率的斜坡，在强光环境下调整斜坡电压的斜率，提高量化速度的同时减小了功耗，同时结构简单，不会造成芯片面积的大幅增加，具有广泛的适用性。

Description

可配置计数器、斜坡发生器、模数转换器及图像传感器
技术领域
本发明涉及集成电路设计与应用技术领域，特别是涉及可配置计数器、斜坡发生器、模数转换器及图像传感器。
背景技术
CMOS(全称为Complementary Metal-Oxide-Semiconductor，即互补式金属氧化物半导体)图像传感器中常用的列级ADC(Analog-to-Digital Converter，即模数转换器)通常包括：单斜坡ADC(Single-Slope ADC，简称SS ADC)、逐次逼近型ADC(Successive-Approximation ADC，简称SAR ADC)和循环式ADC(Cyclic ADC)，其中，SS ADC的电路简单，每列只需要一个比较器和计数器，并且所有列共用斜坡信号，列一致性比较好。因此SS ADC是CMOS图像传感器中应用最广泛的列级ADC。
传统的SS ADC具有一个明显的缺点，即量化速度慢，对于一个分辨率为n位的SSADC，完成一次量化至少需要2n个时钟周期，因此其帧频较低，这限制了CMOS图像传感器向高分辨率或大像素阵列的拓展。为了提高SS ADC的量化速度，需要在传统结构的基础上加以改进，现有的技术主要有：
1) 多斜坡ADC：即在整个量化范围内均匀产生k个斜坡，每个斜坡的量化范围为1/k，可以缩短量化时间，但是多个斜坡会大大增加芯片的面积和功耗。
2) 两步单斜坡ADC：把量化过程分为粗量化和细量化，并将粗量化时的斜坡电压存储在电容上，用于进一步的细量化，但每一列需要增加电容，增大了斜坡信号的负载，同时MOS开关的电荷注入会引入较大误差。
3) 采用多参考电压的两步单斜坡ADC：粗量化阶段通过多个参考电压确定输入电压的范围，再通过参考电压与斜坡信号作差，将输入电压在选定的范围内进行细量化。但这种结构需要斜坡发生器产生多个参考电压，同时，需要在多个参考电压内进行选择，然后与斜坡信号进行作差后作为差分信号输入比较器，电路结构非常复杂，并且多个参考电压及斜坡信号之间会存在偏差。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种可配置计数器、斜坡发生器、模数转换器及图像传感器，用于解决现有技术中图像传感器很难实现提高SS ADC量化速度的同时降低功耗的问题。
为实现上述目的及其他相关目的，本发明提供一种可配置计数器，所述可配置计数器至少包括：
L个比较模块，用于将设定的翻转点与计数值进行比较，并确定模数转换器的量化码值所需的区间数，其中，L为大于等于1的自然数；
一个模式切换装置，所述模式切换装置的输入端均与L个比较模块的输出端连接、并接入初始位宽参数bitw<(x+1):1>及斜坡激励信号，生成旁路控制信号load<m:1>及计数赋值信号以确定计数模式，其中，x与m均为大于1的自然数；
N个计数模块，其中，m个计数模块基于接入的旁路控制信号load<m:1>选择性地进行旁路操作以确定浮动计数位宽；(N-m)个计数模块基于接入的计数赋值信号以确定最小计数位宽，其中，N为大于1的自然数，且m＜N；
其中，所述可配置计数器基于浮动计数位宽与最小计数位宽调节斜坡斜率，对量化码值进行分段量化。
可选地，x与m的关系满足：2( x+1)＞m。
可选地，基于初始位宽参数bitw<(x+1):1>及斜坡激励信号对旁路控制信号load<m:1>的初始状态值进行生效，并对所述可配置计数器的初始位宽进行配置，其中，所述可配置计数器的所能达到的位宽介于(N-m)到N之间，当所述可配置计数器的位宽为(N-m)时，旁路控制信号load<m:1>中每一位的状态值均为数字“1”；当所述可配置计数器的位宽为N时，旁路控制信号load<m:1>中每一位的状态值均与计数赋值信号相同，其中，N等于模数转换器的位数。
可选地，N个计数模块采用级联的方式进行连接，所述计数模块包括一个可写入触发器及一个控制单元，其中：
所述可写入触发器的置位端及复位端均与所述控制单元的输出端连接，所述可写入触发器的数字端与反向输出端连接；m个计数模块中控制单元的输入端接入旁路控制信号load<m:1>的对应位的信号及斜坡初始值信号，(N-m)个计数模块中控制单元的输入端均接入计数赋值信号及斜坡初始值信号，其中，当m个计数模块中部分或全部进行旁路操作时，将旁路控制信号load<m:1>中对应位的状态值进行赋“1”操作；当m个计数模块不进行旁路操作时，将旁路控制信号load<m:1>中对应位的状态值设置为与计数赋值信号相同；
在每一偶数级计数模块与前一奇数级计数模块之间通过一个或非门及一个非门进行级联，其中，或非门的第一输入端和前一奇数级计数模块中可写入触发器的时钟端连接，或非门的第二输入端和前一奇数级计数模块中可写入触发器的反向输出端连接，非门的输入端和或非门的输出端连接，偶数级计数模块中可写入触发器的时钟端和非门的输出端连接；
在每一偶数级计数模块与后一奇数级计数模块之间通过一个与非门进行级联，其中，与非门的第一输入端和偶数级计数模块中可写入触发器的时钟端所连接的非门的输入端连接，与非门的第二输入端和偶数级计数模块中可写入触发器的正向输出端连接，后一奇数级计数模块中可写入触发器的时钟端和与非门的输出端连接。
可选地，所述控制单元包括：第一与非门、第二与非门及第一非门，其中：
m个计数模块中第一与非门的输入端接入旁路控制信号load<m:1>的对应位的信号及斜坡初始值信号；第一非门的输入端接入斜坡初始值信号；第二与非门的输入端接入旁路控制信号load<m:1>的对应位的信号及第一非门的输出信号；
(N-m)个计数模块中第一与非门的输入端接入计数赋值信号及斜坡初始值信号；第一非门的输入端接入斜坡初始值信号；第二与非门的输入端接入计数赋值信号及第一非门的输出信号。
可选地，可写入触发器的时钟端的触发方式包括上升沿触发与下降沿触发。
可选地，所述量化码值的数量等于2N；区间数等于(L+1)，其中，各区间的斜率从低到高以2的幂次方为倍数进行设置。
为实现上述目的及其他相关目的，本发明提供一种斜坡发生器，所述斜坡发生器包括：所述可配置计数器、温度计码转换装置、二进制码转换装置及信号发生模块，其中：
所述温度计码转换装置的输入端与所述可配置计数器的输出端连接，基于最小计数位宽生成第一数字信号；
所述二进制码转换装置的输入端与所述可配置计数器的输出端连接，基于浮动计数位宽生成第二数字信号；
所述信号发生模块的输入端与所述温度计码转换装置的输出端及所述二进制码转换装置的输出端连接，基于所述第一数字信号及所述第二数字信号生成对应的斜坡电压信号。
可选地，所述信号发生模块包括：参考电流产生电路、电流源单元及补偿单元，其中：所述电流源单元的输入端与所述温度计码转换装置的输出端及所述二进制码转换装置的输出端连接；所述参考电流产生电路与所述电流源单元的输入端连接，用于给所述电流源单元提供参考电流；所述补偿单元与所述电流源单元的输出端连接，用于均衡电流源单元的电源纹波抑制比。
为实现上述目的及其他相关目的，本发明提供一种模数转换器，所述模数转换器包括：至少一列模数转换单元，所述模数转换单元包括：比较器、统计装置及所述斜坡发生器，其中，所述比较器的同相输入端与所述斜坡发生器的输出端连接；所述统计装置的输入端与所述比较器的输出端连接。
为实现上述目的及其他相关目的，本发明提供一种图像传感器，所述图像传感器包括：像素电路、数字逻辑电路及所述模数转换器，其中：所述像素电路与所述比较器的反相输入端连接；所述数字逻辑电路用于配置翻转点、斜坡激励信号及斜坡初始值信号。
如上所述，本发明的可配置计数器、斜坡发生器、模数转换器及图像传感器，具有以下有益效果：
本发明的可配置计数器、斜坡发生器、模数转换器及图像传感器，通过将线性的斜坡调整为分段式斜率的斜坡，在强光环境下调整斜坡电压的斜率，提高量化速度的同时减小了功耗，同时结构简单，不会造成芯片面积的大幅增加，具有广泛的适用性。
附图说明
图1显示为本发明一示例性的CMOS图像传感器的电路结构示意图。
图2显示为本发明一示例性的SS ADC的电路结构示意图。
图3显示为本发明一示例性的SS ADC的工作原理示意图。
图4显示为本发明一示例性的图像传感器中噪声与信号关系的示意图。
图5显示为本发明的可配置计数器中比较模块与模式切换装置的电路结构示意图。
图6显示为本发明的可配置计数器中计数模块的第一示意图。
图7显示为本发明的可配置计数器中计数模块的第二示意图。
图8显示为本发明的可配置计数器进行旁路操作的时序示意图。
图9显示为本发明的可配置计数器进行分段量化的第一时序示意图。
图10显示为本发明的可配置计数器进行分段量化的第二时序示意图。
图11显示为本发明的斜坡发生器的电路结构示意图。
附图标记说明
1-斜坡发生器；10-可配置计数器；101-比较模块；102-模式切换装置；103-计数模块；1031-控制单元；20-温度计码转换装置；30-二进制码转换装置；40-信号发生模块；401-电流源单元；402-参考电流产生电路；403-补偿单元。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
图1展示了一种CMOS图像传感器电路，包括：像素阵列、读出电路、功能逻辑单元、控制电路及状态寄存器，其中，像素阵列用于完成光电转换，将光子转换为电子；读出电路用于读取经像素阵列转换而来的电信号；功能逻辑单元用于调节读出电路的信号读出及传递方式；状态寄存器用于暂时存放读出电路的状态；控制电路通过采集读出电路的状态对像素阵列进行反馈调节。
图2展示了图1中读出电路常用的SS ADC的电路结构，其中，斜坡发生器产生一个斜坡信号，斜坡信号通过电容采样到每一列比较器的同相输入端，比较器的反相输入端采样每一列的像素信号(包括信号Vin1、信号Vin2等)，其中，斜坡信号会遍历整个量化电压范围，并与像素信号进行比较，同时计数器开始计数，当斜坡信号＞像素信号时，比较器发生翻转，计数器停止工作，此时的计数结果就是像素信号量化之后的数字码值，其中，斜坡信号与像素信号的比较关系如图3所示，Vramp表征为斜坡信号，Vin表征为像素信号(包括信号Vin1、信号Vin2等)，计数器值表征为比较器发生翻转时、计数器停止工作时的计数结果。
需要说明的是，图像传感器中的噪声来源主要有两个，一个是光子的散粒噪声，它等于像素中电子数量的平方根；另一个是量化噪声，量化噪声跟ADC的分辨率有关，ADC的分辨率越高，则量化噪声就越低。因此图像传感器中噪声与像素信号的关系如图4所示，在暗光环境时，散粒噪声较小，量化噪声起主导作用；在强光环境时，散粒噪声逐渐占主导作用，量化噪声的影响逐渐变小，而强光环境对ADC分辨率的需求降低了，因此可以考虑在光照变强时切换ADC的分辨率来提高量化速度的同时降低功耗。
但是现有的图像传感器所采用的ADC(通常采用SS ADC)的量化速度不高，对于一个分辨率为n位的ADC，完成一次量化至少需要2n个时钟周期，导致图像传感器的帧频很低，这会限制图像传感器向高分辨率或大像素阵列的发展。
因此，本发明提供了一种可配置计数器、斜坡发生器、模数转换器及图像传感器，具体实施如下：
如图5、图6及图7所示，本实施例提供了一种可配置计数器10，所述可配置计数器包括：
如图5所示，L个比较模块101，用于将设定的翻转点与计数值进行比较，并确定模数转换器的量化码值所需的区间数，其中，L为大于等于1的自然数。作为示例，如图5所示，当比较模块101的数量为2时，所设的翻转点包括：D1<N:m>和D2<N:m>；两个比较模块101的输出信号分别为：bitw_sw<2>和bitw_sw<1>，其中，基于bitw_sw<2>和bitw_sw<1>的数值对可配置计数器的计数模式进行调节，具体的调节方式请参阅下文。
如图5所示，一个模式切换装置102，模式切换装置102的输入端均与L个比较模块101的输出端连接、并接入初始位宽参数bitw<(x+1):1>及斜坡激励信号dac_load，生成旁路控制信号load<m:1>及计数赋值信号load以确定计数模式，其中，x与m均为大于1的自然数。
如图6及图7所示，N个计数模块103，其中，m个计数模块103基于接入的旁路控制信号load<m:1>选择性地进行旁路操作以确定浮动计数位宽；(N-m)个计数模块103基于接入的计数赋值信号load以确定最小计数位宽，其中，N为大于1的自然数，且m＜N。
具体地，作为示例，x与m的关系满足：2( x+1)＞m；基于初始位宽参数bitw<(x+1):1>及斜坡激励信号对旁路控制信号load<m:1>的初始状态值进行生效，并对可配置计数器10的初始位宽进行配置，其中，可配置计数器10的所能达到的位宽介于(N-m)到N之间，当可配置计数器10的位宽为(N-m)时，旁路控制信号load<m:1>中每一位的状态值均为数字“1”；当可配置计数器10的位宽为N时，旁路控制信号load<m:1>中每一位的状态值均与计数赋值信号load相同，其中，N等于模数转换器的位数。需要说明的是，初始位宽参数bitw<(x+1):1>代表(x+1)个数字可组成2( x+1)个状态，例如，bitw<3:1>为3个数字排列，包括的状态有：000、001、010、011、100、101、110及111。如果旁路控制信号load<m:1>为load<5:1>，其含义为最多有5个计数模块103能够进行旁路操作，则bitw<3:1>的八种状态完全可以覆盖5个计数模块103所能进行的五种旁路情况。需要说明的是，x与m的关系包括但不限于2( x+1)＞m，只要能使bitw<(x+1):1>的状态能够覆盖旁路控制信号load<m:1>所能进行的m种旁路可能，任意x与m的关系设置均适用，并不以本实施例为限。
具体地，作为示例，如图6及图7所示，N个计数模块103采用级联的方式进行连接，计数模块103包括一个可写入触发器及一个控制单元1031，其中：
可写入触发器的置位端setb及复位端rstb均与控制单元1031的输出端连接，可写入触发器的数字端D与反向输出端qb连接(需要说明的是，数字端D与反向输出端qb连接使可写入触发器形成二分频电路，用于对时钟进行合理地分割)；m个计数模块103中控制单元1031的输入端接入旁路控制信号load<m:1>的对应位的信号及斜坡初始值信号(例如，旁路控制信号load<4:1>包括：信号load<1>、信号load<2>、信号load<3>及信号load<4>，对应的斜坡初始值信号包括：信号dacin<1>、信号dacin<2>、信号dacin<3>及信号dacin<4>。信号load<1>与信号dacin<1>接入第一级计数模块中控制单元1031，信号load<2>与信号dacin<2>接入第二级计数模块中控制单元1031，信号load<3>与信号dacin<3>接入第三级计数模块中控制单元1031，信号load<4>与信号dacin<4>接入第四级计数模块中控制单元1031)，(N-m)个计数模块103中控制单元1031的输入端均接入计数赋值信号load及斜坡初始值信号，其中，当m个计数模块中部分或全部进行旁路操作时，将旁路控制信号load<m:1>中对应位的状态值进行赋“1”操作；当m个计数模块不进行旁路操作时，将旁路控制信号load<m:1>中对应位的状态值设置为与计数赋值信号load相同。
在每一偶数级计数模块103与前一奇数级计数模块103之间通过一个或非门及一个非门进行级联，其中，或非门的第一输入端和前一奇数级计数模块103中可写入触发器的时钟端连接，或非门的第二输入端和前一奇数级计数模块中可写入触发器的反向输出端qb连接，非门的输入端和或非门的输出端连接，偶数级计数模块103中可写入触发器的时钟端和非门的输出端连接。需要说明的是，如图6及图7所示，第一级计数模块103的时钟端与一与非门的输出端连接；系统时钟信号clk通过一非门接入该与非门的第一输入端，时钟使能信号clk_en接入该与非门的第二输入端，当时钟使能信号clk_en生效时，没有被旁路的计数模块开始工作。
在每一偶数级计数模块103与后一奇数级计数模块103之间通过一个与非门进行级联，其中，与非门的第一输入端和偶数级计数模块103中可写入触发器的时钟端所连接的非门的输入端连接，与非门的第二输入端和偶数级计数模块103中可写入触发器的正向输出端q连接，后一奇数级计数模块103中可写入触发器的时钟端和与非门的输出端连接。
作为示例，可写入触发器的时钟端的触发方式包括上升沿触发与下降沿触发，其中，图6展示了可写入触发器的时钟端的上升沿触发方式，图7展示了可写入触发器的时钟端的下降沿触发方式。而可写入触发器可以设置为D触发器，也可以设置为RS触发器，也可以设置为T触发器，也可以设置为JK触发器，具体的设置方式在这里就不一一赘述。
更具体地，如图6及图7所示，控制单元1031包括：第一与非门、第二与非门及第一非门，其中：
m个计数模块103中第一与非门的输入端接入旁路控制信号load<m:1>的对应位的信号及斜坡初始值信号(例如，旁路控制信号load<4:1>包括：信号load<1>、信号load<2>、信号load<3>及信号load<4>，对应的斜坡初始值信号包括：信号dacin<1>、信号dacin<2>、信号dacin<3>及信号dacin<4>。信号load<1>与信号dacin<1>接入第一级计数模块103中控制单元1031的第一与非门的输入端，信号load<2>与信号dacin<2>接入第二级计数模块103中控制单元1031的第一与非门的输入端，信号load<3>与信号dacin<3>接入第三级计数模块103中控制单元1031的第一与非门的输入端，信号load<4>与信号dacin<4>接入第四级计数模块103中控制单元1031的第一与非门的输入端)；第一非门的输入端接入斜坡初始值信号(例如，在旁路控制信号load<4:1>中，第一级计数模块103中控制单元1031的第一非门的输入端接入信号dacin<1>，第二级计数模块103中控制单元1031的第一非门的输入端接入信号dacin<2>，第三级计数模块103中控制单元1031的第一非门的输入端接入信号dacin<3>，第四级计数模块103中控制单元1031的第一非门的输入端接入信号dacin<4>)；第二与非门的输入端接入旁路控制信号load<m:1>的对应位的信号及第一非门的输出信号。
需要说明的是，作为示例，图8展示了m个计数模块(其中，m等于4) 进行旁路操作的时序关系，其中，如图6及图7所示，系统时钟信号clk的频率已知，由于每一级计数模块103中可写入触发器的数字端D与反向输出端qb连接，则可写入触发器构成二分频电路，因此，第一级计数模块103中可写入触发器的输出端q所生成的信号q<1>频率为系统时钟信号clk的频率的一半；信号cnt_clk<2>的逻辑关系为：cnt_clk<2>= cnt_clk<1>+ q<1>’，其中，信号q<1>’通过信号q<1>取反获得，而信号cnt_clk<1>的时序与系统时钟信号clk大致相同。进一步地，信号q<2>的频率为信号cnt_clk<2>的频率的一半；信号cnt_clk<3>的逻辑关系为：cnt_clk<3>= cnt_clk<1>+ q<1>’+ q<2>’，其中，信号q<2>’通过信号q<2>取反获得，其中，信号q<3>、信号cnt_clk<4>及信号q<4>的获取过程在这里就不一一赘述。
(N-m)个计数模块103中第一与非门的输入端接入计数赋值信号load及斜坡初始值信号；第一非门的输入端接入斜坡初始值信号；第二与非门的输入端接入计数赋值信号load及第一非门的输出信号。
需要进一步补充说明的是，可配置计数器也可以通过现场可编程门阵列(英文全称为Field Programmable Gate Array，简称FPGA)进行设置，既可以根据具体功能流程来设计可配置计数器的整体架构，也可以通过硬件描述语言将L个比较模块、模式切换装置及模式切换装置进行模块化设计，具体的设计过程在这里就不一一赘述。可配置计数器也可以通过专用集成电路(英文全称为Application Specific Integrated Circuit，简称为ASIC，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点)。应根据使用场景选择合适的方式对可配置计数器进行设置，并不以本实施例为限。
如图6及图7所示，可配置计数器10基于浮动计数位宽与最小计数位宽调节斜坡斜率，对量化码值进行分段量化。具体地，量化码值的数量等于2N；区间数等于(L+1)，其中，各区间的斜率从低到高以2的幂次方为倍数进行设置。需要说明的是，对于可配置计数器，m等于被旁路的计数模块的级数，Tclk为可配置计数器的时钟周期，而可配置计数器所在的斜坡发生器中还包括电流源单元，其中，电流源单元的数量与计数模块的数量相同，假设单个电流源单元的偏置电流为Ib，斜坡发生器的负载电阻为R0，则斜率Slope的计算公式为：
因此，各区间的斜率从低到高以2的幂次方为倍数进行设置。
作为示例，如图5、图6及图7所示，当N=7、m=4、L=2及初始位宽参数bitw<(x+1):1>中x=2时，在t1时刻，通过旁路控制信号load<4:1>= 0011，则可配置计数器10配置为(N-2)bit位宽的计数模式，此时可配置计数器10中前两级计数模块103被旁路掉，即q<1>与q<2>均为数字“1”， 系统时钟信号clk接入至第三级计数模块103，则比较模块101接入的计数值从“00000”开始计数，此时，通过可配置计数器10所能产生的斜坡信号v_ramp的斜率为K。
在t2时刻，当计数值＞所设定的第一翻转点D1<N:m>时，第一比较模块输出的信号bitw_sw<1>切换为高电平，通过模式切换装置102使旁路控制信号load<4:1>从“0011”切换为“0001”，则可配置计数器10配置为(N-1)bit位宽的计数模式，此时可配置计数器10中第一级计数模块103被旁路掉，即q<1>为数字“1”， 系统时钟信号clk接入至第二级计数模块103，此时，通过可配置计数器10所能产生的斜坡信号v_ramp的斜率为2K。
在t3时刻，当计数值＞所设定的第一翻转点D2<N:m>时，第二比较模块输出的信号bitw_sw<2>切换为高电平，通过模式切换装置102使旁路控制信号load<4:1>从“0001”切换为“0000”，则可配置计数器10配置为N bit位宽的计数模式，此时可配置计数器10中没有计数模块103被旁路掉，系统时钟信号clk接入至第一级计数模块103，此时，通过可配置计数器10所能产生的斜坡信号v_ramp的斜率为4K。
其中，图9展示了本实施例可配置计数器进行分段量化时的时序图，在本实施例中，计数模块中可写入触发器的时钟端的触发方式为上升沿触发。当可写入触发器的时钟端的触发方式为下降沿触发时，可配置计数器进行分段量化时的时序如图10所示。
更具体地，本实施例提供的可配置计数器将线性的斜坡调整为分段式斜率的斜坡，在各个斜坡中对量化码值进行分段量化，其中，如果要量化D个码值，传统的SS ADC完成一次量化需要D个时钟周期(对于N个计数模块，需要2N个时钟周期)，而采用本实施例所提供的可配置计数器，可以将D个码值分成3个区间，在0~t1时刻以斜率K进行量化，则需要D/3个时钟周期；在t1~t2时刻以斜率2K进行量化，则需要D/6个时钟周期；在t2~t3时刻以斜率4K进行量化，则需要D/12个时钟周期，因此，完成一次量化总共需要7D/12个时钟周期。与传统的SS ADC相比，量化时间大幅度减小。需要说明的是，区间的个数应基于实际需求进行灵活设置，并不以本实施例为限。
如图11所示，本实施例还提供了一种斜坡发生器1，所述斜坡发生器1包括：本实施例所述的可配置计数器10、温度计码转换装置20、二进制码转换装置30及信号发生模块40，其中：
温度计码转换装置20的输入端与可配置计数器10的输出端连接，基于最小计数位宽生成第一数字信号，其中，第一数字信号并未在图11中进行展示。需要说明的是，温度计码通常用来抗干扰，需根据分辨率对温度计码的位数进行设置，具体的操作在这里就不一一赘述。
二进制码转换装置30的输入端与可配置计数器10的输出端连接，基于浮动计数位宽生成第二数字信号，其中，第二数字信号并未在图11中进行展示。
信号发生模块40的输入端与温度计码转换装置20的输出端及二进制码转换装置30的输出端连接，基于第一数字信号及第二数字信号生成对应的斜坡电压信号。需要说明的是，斜坡电压信号的斜率为分段式斜率的斜坡，用于在各个斜坡中对量化码值进行分段量化，具体的过程在这里就不一一赘述。
具体地，作为示例，信号发生模块40包括：参考电流产生电路402、电流源单元401及补偿单元403，其中：电流源单元401的输入端与温度计码转换装置20的输出端及二进制码转换装置30的输出端连接；参考电流产生电路402与电流源单元401的输入端连接，用于给电流源单元401提供参考电流；补偿单元403与电流源单元401的输出端连接，用于均衡电流源单元的电源纹波抑制比。需要说明的是，信号发生模块40还可以采用现场可编程逻辑门阵列或专用集成电路进行设置，只要能基于第一数字信号及第二数字信号生成对应的斜坡电压信号任意信号发生模块40的设置形式均适用，并不以本实施例为限。
本实施例还提供一种模数转换器，所述模数转换器包括：至少一列模数转换单元，所述模数转换单元包括：比较器、统计装置及本实施例所述的斜坡发生器，其中，比较器的同相输入端与斜坡发生器的输出端连接；统计装置的输入端与比较器的输出端连接，其中，统计装置具有计数功能。需要说明的是，由于斜坡发生器量化时间大大缩短，使得模数转化器的功耗相应降低。
本实施例还提供一种图像传感器，所述图像传感器包括：像素电路、数字逻辑电路及本实施例所述的模数转换器，其中：所述像素电路与所述比较器的反相输入端连接；所述数字逻辑电路用于配置所述翻转点、所述斜坡激励信号及所述斜坡初始值信号，其中，所述翻转点、所述斜坡激励信号及所述斜坡初始值信号的配置过程在这里就不一一赘述。由于一种模数转换器大大提高了量化速度，同时功耗相应降低，且没有增加结构的复杂程度，不会造成图像传感器芯片面积的大幅增加，因此，本实施例提供的图像传感器具有广泛的适用性。
综上所述，本发明的可配置计数器、斜坡发生器、模数转换器及图像传感器至少包括：L个比较模块，用于将设定的翻转点与计数值进行比较，并确定模数转换器的量化码值所需的区间数，其中，L为大于等于1的自然数；一个模式切换装置，所述模式切换装置的输入端均与L个比较模块的输出端连接、并接入初始位宽参数bitw<(x+1):1>及斜坡激励信号，生成旁路控制信号load<m:1>及计数赋值信号以确定计数模式，其中，x与m均为大于1的自然数；N个计数模块，其中，m个计数模块基于接入的旁路控制信号load<m:1>选择性地进行旁路操作以确定浮动计数位宽；(N-m)个计数模块基于接入的计数赋值信号以确定最小计数位宽，其中，N为大于1的自然数，且m＜N；其中，所述可配置计数器基于浮动计数位宽与最小计数位宽调节斜坡斜率，对量化码值进行分段量化。本发明的可配置计数器、斜坡发生器、模数转换器及图像传感器，通过将线性的斜坡调整为分段式斜率的斜坡，在强光环境下调整斜坡电压的斜率，提高量化速度的同时减小了功耗，同时结构简单，不会造成芯片面积的大幅增加，具有广泛的适用性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种可配置计数器，其特征在于，所述可配置计数器至少包括：
L个比较模块，用于将设定的翻转点与计数值进行比较，并确定模数转换器的量化码值所需的区间数，其中，L为大于等于1的自然数；
一个模式切换装置，所述模式切换装置的输入端均与L个比较模块的输出端连接、并接入初始位宽参数bitw<(x+1):1>及斜坡激励信号，生成旁路控制信号load<m:1>及计数赋值信号以确定计数模式，其中，x与m均为大于1的自然数；
N个计数模块，其中，m个计数模块基于接入的旁路控制信号load<m:1>选择性地进行旁路操作以确定浮动计数位宽；(N-m)个计数模块基于接入的计数赋值信号以确定最小计数位宽，其中，N为大于1的自然数，且m＜N；
其中，所述可配置计数器基于浮动计数位宽与最小计数位宽调节斜坡斜率，对量化码值进行分段量化。
2.根据权利要求1所述的可配置计数器，其特征在于：x与m的关系满足：2(x+1)＞m。
3.根据权利要求2所述的可配置计数器，其特征在于：基于初始位宽参数bitw<(x+1):1>及斜坡激励信号对旁路控制信号load<m:1>的初始状态值进行生效，并对所述可配置计数器的初始位宽进行配置，其中，所述可配置计数器的所能达到的浮动计数位宽介于(N-m)到N之间，当所述可配置计数器的浮动计数位宽为(N-m)时，旁路控制信号load<m:1>中每一位的状态值均为数字“1”；当所述可配置计数器的浮动计数位宽为N时，旁路控制信号load<m:1>中每一位的状态值均与计数赋值信号相同，其中，N等于模数转换器的位数。
4.根据权利要求3所述的可配置计数器，其特征在于：N个计数模块采用级联的方式进行连接，所述计数模块包括一个可写入触发器及一个控制单元，其中：
所述可写入触发器的置位端及复位端均与所述控制单元的输出端连接，所述可写入触发器的数字端与反向输出端连接；m个计数模块中控制单元的输入端接入旁路控制信号load<m:1>的对应位的信号及斜坡初始值信号，(N-m)个计数模块中控制单元的输入端均接入计数赋值信号及斜坡初始值信号，其中，当m个计数模块中部分或全部进行旁路操作时，将旁路控制信号load<m:1>中对应位的状态值进行赋“1”操作；当m个计数模块不进行旁路操作时，将旁路控制信号load<m:1>中对应位的状态值设置为与计数赋值信号相同；
在每一偶数级计数模块与前一奇数级计数模块之间通过一个或非门及一个非门进行级联，其中，或非门的第一输入端和前一奇数级计数模块中可写入触发器的时钟端连接，或非门的第二输入端和前一奇数级计数模块中可写入触发器的反向输出端连接，非门的输入端和或非门的输出端连接，偶数级计数模块中可写入触发器的时钟端和非门的输出端连接；
在每一偶数级计数模块与后一奇数级计数模块之间通过一个与非门进行级联，其中，与非门的第一输入端和偶数级计数模块中可写入触发器的时钟端所连接的非门的输入端连接，与非门的第二输入端和偶数级计数模块中可写入触发器的正向输出端连接，后一奇数级计数模块中可写入触发器的时钟端和与非门的输出端连接。
5.根据权利要求4所述的可配置计数器，其特征在于：所述控制单元包括：第一与非门、第二与非门及第一非门，其中：
m个计数模块中第一与非门的输入端接入旁路控制信号load<m:1>的对应位的信号及斜坡初始值信号；第一非门的输入端接入斜坡初始值信号；第二与非门的输入端接入旁路控制信号load<m:1>的对应位的信号及第一非门的输出信号；
(N-m)个计数模块中第一与非门的输入端接入计数赋值信号及斜坡初始值信号；第一非门的输入端接入斜坡初始值信号；第二与非门的输入端接入计数赋值信号及第一非门的输出信号。
6.根据权利要求4所述的可配置计数器，其特征在于：可写入触发器的时钟端的触发方式包括上升沿触发与下降沿触发。
7.根据权利要求1所述的可配置计数器，其特征在于：所述量化码值的数量等于2N；区间数等于(L+1)，其中，各区间的斜率从低到高以2的幂次方为倍数进行设置。
8.一种斜坡发生器，其特征在于：所述斜坡发生器包括：如权利要求1-7任意一项所述的可配置计数器、温度计码转换装置、二进制码转换装置及信号发生模块，其中：
所述温度计码转换装置的输入端与所述可配置计数器的输出端连接，基于最小计数位宽生成第一数字信号；
所述二进制码转换装置的输入端与所述可配置计数器的输出端连接，基于浮动计数位宽生成第二数字信号；
所述信号发生模块的输入端与所述温度计码转换装置的输出端及所述二进制码转换装置的输出端连接，基于所述第一数字信号及所述第二数字信号生成对应的斜坡电压信号。
9.根据权利要求8所述的斜坡发生器，其特征在于：所述信号发生模块包括：参考电流产生电路、电流源单元及补偿单元，其中：所述电流源单元的输入端与所述温度计码转换装置的输出端及所述二进制码转换装置的输出端连接；所述参考电流产生电路与所述电流源单元的输入端连接，用于给所述电流源单元提供参考电流；所述补偿单元与所述电流源单元的输出端连接，用于均衡电流源单元的电源纹波抑制比。
10.一种模数转换器，其特征在于：所述模数转换器包括：至少一列模数转换单元，所述模数转换单元包括：比较器、统计装置及如权利要求8-9任意一项所述的斜坡发生器，其中，所述比较器的同相输入端与所述斜坡发生器的输出端连接；所述统计装置的输入端与所述比较器的输出端连接。
11.一种图像传感器，其特征在于：所述图像传感器包括：像素电路、数字逻辑电路及如权利要求10所述的模数转换器，其中：所述像素电路与所述比较器的反相输入端连接；所述数字逻辑电路用于配置翻转点、斜坡激励信号及斜坡初始值信号。
CN202311148314.1A 2023-09-07 2023-09-07 可配置计数器、斜坡发生器、模数转换器及图像传感器 Active CN116886092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311148314.1A CN116886092B (zh) 2023-09-07 2023-09-07 可配置计数器、斜坡发生器、模数转换器及图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311148314.1A CN116886092B (zh) 2023-09-07 2023-09-07 可配置计数器、斜坡发生器、模数转换器及图像传感器

Publications (2)

Publication Number Publication Date
CN116886092A CN116886092A (zh) 2023-10-13
CN116886092B true CN116886092B (zh) 2023-12-01

Family

ID=88272130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311148314.1A Active CN116886092B (zh) 2023-09-07 2023-09-07 可配置计数器、斜坡发生器、模数转换器及图像传感器

Country Status (1)

Country Link
CN (1) CN116886092B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004159274A (ja) * 2002-09-13 2004-06-03 Shoji Kawahito 固体撮像装置
CN101826867A (zh) * 2004-04-26 2010-09-08 索尼株式会社 计数器、模数转换方法和转换器、半导体器件及电子装置
WO2010151806A2 (en) * 2009-06-25 2010-12-29 University Of Idaho Analog-to-digital converter with programmable ramp generator
CN104205811A (zh) * 2012-02-29 2014-12-10 索尼公司 列a/d转换器、列a/d转换方法、固态成像设备、和照相机系统
EP3018827A1 (fr) * 2014-11-07 2016-05-11 Pyxalis Compteur de gray et convertisseur analogique - numerique utilisant un tel compteur
KR102336896B1 (ko) * 2020-07-22 2021-12-07 강원대학교 산학협력단 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치 및 방법
CN115296670A (zh) * 2022-08-15 2022-11-04 武汉市聚芯微电子有限责任公司 模数转换电路、转换方法及全差分分段式adc
CN116567446A (zh) * 2022-01-26 2023-08-08 思特威(上海)电子科技股份有限公司 单斜坡模数转换器、读出电路、图像传感器及量化方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232759B1 (en) * 1999-10-21 2001-05-15 Credence Systems Corporation Linear ramping digital-to-analog converter for integrated circuit tester
EP3595292B1 (en) * 2018-07-13 2021-06-23 Teledyne Dalsa B.V. Image sensor system
US11871136B2 (en) * 2021-08-10 2024-01-09 Smartsens Technology (Hk) Co., Limited Image sensor, image readout method for readout conversion circuit and electronic device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004159274A (ja) * 2002-09-13 2004-06-03 Shoji Kawahito 固体撮像装置
CN101826867A (zh) * 2004-04-26 2010-09-08 索尼株式会社 计数器、模数转换方法和转换器、半导体器件及电子装置
WO2010151806A2 (en) * 2009-06-25 2010-12-29 University Of Idaho Analog-to-digital converter with programmable ramp generator
CN104205811A (zh) * 2012-02-29 2014-12-10 索尼公司 列a/d转换器、列a/d转换方法、固态成像设备、和照相机系统
EP3018827A1 (fr) * 2014-11-07 2016-05-11 Pyxalis Compteur de gray et convertisseur analogique - numerique utilisant un tel compteur
KR102336896B1 (ko) * 2020-07-22 2021-12-07 강원대학교 산학협력단 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치 및 방법
CN116567446A (zh) * 2022-01-26 2023-08-08 思特威(上海)电子科技股份有限公司 单斜坡模数转换器、读出电路、图像传感器及量化方法
CN115296670A (zh) * 2022-08-15 2022-11-04 武汉市聚芯微电子有限责任公司 模数转换电路、转换方法及全差分分段式adc

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
10位高速分级比较型单斜模数转换器;张娜;金涛;;广西师范大学学报(自然科学版)(第01期);全文 *

Also Published As

Publication number Publication date
CN116886092A (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
US9191011B2 (en) Double data rate counter, and analog-digital converting apparatus and CMOS image sensor using the same
JP5181087B2 (ja) 単一スロープ型アナログ‐デジタル・コンバータ
CN106685411B (zh) 锁存器电路、双倍数据速率环形计数器及相关器件
US20150129748A1 (en) Multiple Data Rate Counter, Data Converter including the Same, and Image Sensor Including the Same
US20170251158A1 (en) Solid-state image sensing device
US10979661B2 (en) Analog-to-digital conversion circuit, image sensor and analog-to-digital conversion method
CN107396009B (zh) 脉冲频率调制型图像传感器电路及其处理方法
US20090195682A1 (en) Counter array and image sensor including the same
US10491231B2 (en) Reconfigurable ADC architecture for imaging-based applications
CN113014258A (zh) 应用于图像传感器领域的高速单斜坡模数转换器
CN209787154U (zh) 一种采样频率可调的模数转换器
CN110034762B (zh) 一种采样频率可调的模数转换器
US11159171B1 (en) Digital slope analog to digital converter device and signal conversion method
KR20080075737A (ko) 스위치드 커패시터 회로를 이용한 아날로그 디지털 변환방법 및 장치
CN116886092B (zh) 可配置计数器、斜坡发生器、模数转换器及图像传感器
CN219555082U (zh) 模数转换器及读出电路
CN116567446A (zh) 单斜坡模数转换器、读出电路、图像传感器及量化方法
CN113014264A (zh) 一种多模式选择的模数转换器
US10638078B2 (en) Counter, counting method and apparatus for image sensing
WO2015159454A1 (ja) Ａ／ｄ変換回路、および固体撮像装置
US10158372B1 (en) Analog to digital converter
CN216873299U (zh) 单斜坡模数转换器、读出电路及图像传感器
CN214675121U (zh) 一种多模式选择的模数转换器
CN219046527U (zh) 模数转换电路及图像传感器
CN112436836B (zh) 一种基于双补码算法的高速低功耗cds计数器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant