CN113393876A - 存储器、存储器系统和存储器的操作方法 - Google Patents

存储器、存储器系统和存储器的操作方法 Download PDF

Info

Publication number
CN113393876A
CN113393876A CN202011147450.5A CN202011147450A CN113393876A CN 113393876 A CN113393876 A CN 113393876A CN 202011147450 A CN202011147450 A CN 202011147450A CN 113393876 A CN113393876 A CN 113393876A
Authority
CN
China
Prior art keywords
memory
target row
signal
row
precharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011147450.5A
Other languages
English (en)
Inventor
朴珉秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113393876A publication Critical patent/CN113393876A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Abstract

本文描述了存储器、存储器系统和存储器的操作方法。存储器可以包括：多个行，各自耦合到多个存储器单元；目标行分类电路，适于将多个行之中由于相邻行的活动而易受数据丢失的行分类为目标行；以及目标行信号发生电路，适于响应于预充电命令而顺序地激活用于激活目标行的目标行激活信号和用于对目标行进行预充电的目标行预充电信号。

Description

存储器、存储器系统和存储器的操作方法
相关申请的交叉引用
本申请要求于2020年3月11日提交的韩国专利申请号10-2020-0029977的优先权，其全部内容通过引用并入本文。
技术领域
各种实施例涉及存储器和存储器系统。
背景技术
随着存储器的集成度的增加，存储器中多个字线之间的空间减小。随着字线之间的空间减小，相邻字线之间的耦合效应增加。
每当数据输入到存储器单元或从存储器单元输出时，字线的状态在激活状态和非激活状态之间切换。如上所述，随着相邻字线之间的耦合效应增加，出现与频繁激活的字线相邻的字线耦合的存储器单元的数据被损坏的现象。这样的现象被称为行锤击，行锤击是有问题的，因为受影响的字线的存储器单元的数据可能在存储器单元被刷新之前由于字线干扰而被损坏。
图1是用于描述存储器装置的单元阵列中的行锤击现象的图。
在图1中，WLL指示已被很多次激活/去激活的字线并且因此具有高活动计数。WLL-1和WLL+1指示与字线WLL(即，具有高活动计数的字线)相邻设置的字线。此外，CL指示耦合到字线WLL的存储器单元。CL-1指示耦合到字线WLL-1的存储器单元。CL+1指示耦合到字线WLL+1的存储器单元。存储器单元分别包括单元晶体管TL、TL-1和TL+1以及单元电容器CAPL、CAPL-1和CAPL+1。
在图1中，当字线WLL被激活或去激活时，字线WLL-1和WLL+1的电压由于在字线WLL和WLL-1之间以及在字线WLL和WLL+1之间发生的耦合现象而上升或下降，从而影响存储器单元CL-1和CL+1中的电荷量。因此，当字线WLL被频繁激活而使得字线WLL的状态在激活状态和非激活状态之间切换时，分别存储在存储器单元CL-1和CL+1的单元电容器CAPL-1和CAPL+1中的电荷量的变化增加。因此，存储器单元CL-1和CL+1的数据可能劣化。
此外，随着字线的状态在激活状态和非激活状态之间切换而发生的电磁波将电子引入与相邻字线耦合的存储器单元的单元电容器中，或者从与相邻字线耦合的存储器单元的单元电容器中排出电子，从而损坏存储器单元的数据。
寻找已被激活若干次的行(即，字线)并且附加地刷新与已被激活若干次的行相邻的行的方法被主要用作解决行锤击的方法。通常，当执行正常刷新操作时，以隐藏的方式执行附加刷新操作。例如，每当将N个刷新命令(其中N是大于或等于1的整数)施加到存储器时，除了正常刷新操作以外，存储器还可以以隐藏的方式、以存储器控制器未知的方式来执行附加刷新操作。
最近已执行了在低温温度下操作的低温存储器的研究。由于在低温温度下很少发生从存储器的单元电容器泄漏电荷的情况，刷新操作很少被执行(或可能根本不被执行)。即，由于在低温温度下存储器单元的数据保持时间显著增加，与常温下的存储器相比，很少在低温温度下向存储器施加刷新命令。但是，即使在低温存储器中，也会发生归因于行锤击的数据丢失的影响。因此，如果刷新命令很少被施加到存储器，则不可避免地减少了由存储器执行的附加刷新操作的次数。
发明内容
各种实施例针对存储器、存储器系统和存储器的操作方法，其用于对由于行锤击而需要被刷新的行进行刷新。
在一个实施例中，一种存储器可以包括：多个行，各自耦合到多个存储器单元；目标行分类电路，适于将多个行之中由于相邻行的活动而易受数据丢失的行分类为目标行；以及目标行信号发生电路，适于响应于预充电命令而顺序地激活用于激活目标行的目标行激活信号和用于对目标行进行预充电的目标行预充电信号。
在一个实施例中，一种存储器的操作方法可以包括：将多个行之中由于相邻行的活动而易受数据丢失的行分类为目标行；接收预充电命令；响应于预充电命令而执行预充电操作；以及响应于预充电命令而刷新目标行。
在一个实施例中，一种存储器系统可以包括：存储器，包括各自耦合到多个存储器单元的多个行；目标行分类电路，适于将多个行之中由于相邻行的活动而易受数据丢失的行分类为目标行；以及目标行信号发生电路，适于响应于预充电命令而顺序地激活用于激活目标行的目标行激活信号和用于对目标行进行预充电的目标行预充电信号；以及存储器控制器，适于将预充电命令施加到存储器。
在一个实施例中，一种存储器系统的操作方法可以包括：标识与多个单元耦合的多个行之中的行，所标识的行已被访问了大于或等于阈值次数；响应于预充电命令，针对与所标识的行相邻的每个目标行而将激活信号和预充电信号顺序地激活；以及向每个目标行提供激活信号和预充电信号，使得每个目标行上的激活操作和预充电操作被顺序地执行。
附图说明
图1是用于描述存储器装置的单元阵列中的行锤击现象的图。
图2图示了根据一个实施例的存储器系统的配置。
图3是图示诸如图2中的存储器系统的操作方法的一个实施例的图。
图4图示了根据另一实施例的存储器系统的配置。
图5是图示诸如图4中的存储器系统的操作方法的一个实施例的图。
具体实施方式
下面参考附图来更详细地描述各种实施例。然而，本发明可以以不同的形式和方式来体现。因此，本发明不限于本文中阐述的实施例。相反，提供这些实施例是为了使得本公开透彻和完整，并且将本公开的范围充分传达给本领域技术人员。贯穿本公开，贯穿本公开的各个附图和实施例，相同的附图标记指代相同的部分。另外，贯穿说明书，对“一个实施例”、“另一实施例”等的引用不一定仅是一个实施例，并且对任何这样的短语的不同引用不一定是相同的(多个)实施例。当在本文中使用时，术语“实施例”未必指代所有实施例。
图2图示了根据一个实施例的存储器系统200的配置。
参考图2，存储器系统200可以包括存储器控制器210和存储器220。
存储器控制器210可以响应于来自主机(HOST)的请求来控制存储器220的操作。主机可以包括中央处理单元(CPU)、图形处理单元(GPU)和应用处理器(AP)。存储器控制器210可以包括主机接口211、调度器213、命令发生器215和存储器接口217。存储器控制器210可以被包括在CPU、GPU和/或AP中，CPU、GPU和/或AP中的任一个可以在元件和功能性方面被分布。在这种情况下，主机可以包括CPU、GPU和/或AP中除了存储器控制器210之外的元件。例如，如果存储器控制器210被包括在CPU中，则主机可以包括CPU中除了存储器控制器210之外的其余元件。
主机接口211可以是用于在主机与存储器控制器210之间的通信的接口。
调度器213可以确定来自主机的并且对存储器220作出的请求的顺序。调度器213可以不同地确定从主机接收的请求的顺序以及待由存储器220执行的操作的顺序，以用于改进存储器220的性能。例如，尽管主机首先请求对存储器220的读取操作，然后请求对存储器220的写入操作，但是调度器213可以调整读取操作和写入操作的顺序，使得在读取操作之前执行写入操作。
调度器213可以对主机所请求的操作中的刷新操作进行调度，以便防止存储器220的数据丢失。如果存储器系统200在低温环境中操作，则存储器220的数据保持时间迅速增加。因此，调度器213可能很少在低温环境中对刷新操作进行调度。例如，调度器213可以对刷新操作进行调度，使得存储器220的存储器单元可以每天被刷新一次。如果从存储器220接收到指示被分类为由于行锤击而可能丢失数据的行的行(目标行)的数目大于或等于阈值的信息，则调度器213可以对附加刷新操作进行调度以减小该发生的可能性。
命令发生器215可以基于由调度器213确定的操作的顺序来生成待施加到存储器220的命令。
存储器接口217可以是在存储器控制器210和存储器装置220之间的接口。通过存储器接口217，命令CMD和地址ADD可以从存储器控制器210传输到存储器220，并且数据(DATA)可以在存储器控制器210和存储器220之间交换。存储器接口217被称为PHY接口。
存储器220可以执行由存储器控制器210指示的操作。存储器220可以包括命令接收电路221、地址接收电路223、数据发送/接收电路225、命令解码器227、目标行分类电路229、地址计数器231、目标行信号发生电路233和存储器阵列240。
命令接收电路221可从存储器控制器210的存储器接口217接收命令CMD。地址接收电路223可以从存储器控制器210的存储器接口217接收地址ADD。数据发送/接收电路225可以从存储器接口217接收与写入操作相关联的数据。此外，数据发送/接收电路225可以将与读取操作相关联的数据发送到存储器接口217。存储器220被配备有多个命令焊盘(未图示)、多个地址焊盘(未图示)和多个数据焊盘(未图示)。命令接收电路221可以通过多个命令焊盘来接收命令CMD。地址接收电路223可以通过多个地址焊盘来接收地址ADD。数据发送/接收电路225可以通过多个数据焊盘来交换数据。
命令解码器227可以通过对通过命令接收电路221接收的命令CMD进行解码来生成内部命令信号ACT、PCG、RD、WT和REF。内部命令信号可以包括激活信号ACT、预充电信号PCG、读取信号RD、写入信号WT和刷新信号REF。
目标行分类电路229可以将存储器阵列240中由于相邻行或字线的活动而处于例如易于数据丢失的危险中的行(即，字线)分类为目标行。目标行分类电路229可以基于激活信号ACT和通过地址接收电路223接收的地址ADD，选择与已被激活若干次的行相邻的行作为目标行。例如，当第四行被激活(或访问)若干次时，目标行分类电路229可以选择与第四行相邻的第三行和第五行作为目标行。由目标行分类电路229输出的目标地址ADD_TARGET可以是指示目标行的地址。
每当刷新信号REF被激活时，地址计数器231可以改变刷新地址REF_ADD。刷新地址REF_ADD可以用于正常刷新操作，而不是附加刷新操作。
目标行信号发生电路233可以响应于预充电信号PCG(即，由存储器控制器210施加的预充电命令)，顺序地激活目标行激活信号ACT_TARGET和目标行预充电信号PCG_TARGET。具体地，当满足条件时，目标行信号发生电路233可以响应于预充电信号而顺序地激活目标行激活信号ACT_TARGET和目标行预充电信号PCG_TARGET。目标行信号发生电路233可以包括计数器234和信号发生器235。
计数器234可以通过对激活信号ACT的数目进行计数来生成代码CODE<0:N>。当目标行预充电信号PCG_TARGET被激活时，计数器234可以响应于目标行预充电信号PCG_TARGET的激活而将代码CODE<0:N>的值重置为0。
如果代码CODE<0:N>的值大于或等于阈值(例如，1000)，则信号发生器235可以在从预充电信号PCG被激活的时间开始的第一延迟时间之后激活目标行激活信号ACT_TARGET，并且可以在从目标行激活信号ACT_TARGET被激活的时间开始的第二延迟时间之后激活目标行预充电信号PCG_TARGET。在这种情况下，第一延迟时间可以大于或等于待在存储器阵列240中执行的基于预充电信号PCG的预充电操作所需的时间。第二延迟时间可以大于或等于待在存储器阵列240中执行的基于目标行激活信号ACT_TARGET的目标行激活操作所需的时间。如果代码CODE<0:N>的值小于阈值，尽管预充电信号PCG被激活，信号发生器235可能不激活目标行激活信号ACT_TARGET和目标行预充电信号PCG_TARGET。
存储器阵列240可以执行由命令解码器227生成的内部命令信号ACT、PCG、RD、WT和REF以及由目标行信号发生电路233生成的信号ACT_TARGET和PCG_TARGET指示的操作。当目标行激活信号ACT_TARGET被激活时，存储器阵列240可以激活由目标地址ADD_TARGET选择的行(即，目标行)。当目标行预充电信号PCG_TARGET被激活时，存储器阵列240可以对目标行进行预充电。在刷新信号REF被激活的刷新操作中，存储器阵列240可以对由刷新地址REF_ADD选择的行执行刷新操作。当存储器阵列240执行激活、读取和写入操作时，可以使用从存储器控制器210接收的地址ADD。存储器阵列240可以包括用于激活、预充电、读取、写入、刷新和附加刷新操作的元件，诸如单元阵列、用于对单元阵列的行进行激活/去激活的行电路、以及用于向单元阵列输入数据/从单元阵列输出数据的列电路。
图3是图示图2中的存储器系统200的操作方法的一个实施例的图。
参考图3，存储器220的目标行分类电路229可以将处于数据丢失危险中的一个或多个行分类为目标行(301)。这样的分类基于一个或多个相邻行的访问。例如，目标行分类电路229可以将与过度访问的行相邻的行分类为目标行。
预充电命令可以由存储器控制器210施加到存储器220(303)。存储器220的命令解码器227可以激活预充电信号PCG。
当预充电信号PCG被激活的次数(激活操作的数目)大于或等于阈值时(305中为“是”)，存储器220的信号发生器235可以响应于预充电信号PCG的激活，顺序地激活目标行激活信号ACT_TARGET和目标行预充电信号PCG_TARGET。因此，预充电操作307、目标行激活操作309和目标行预充电操作311可以在存储器220上被顺序地执行。
当激活操作的数目小于阈值时(305中为“否”)，尽管预充电信号PCG被激活，但是存储器220的信号发生器235可能不激活目标行激活信号ACT_TARGET和目标行预充电信号PCG_TARGET。因此，存储器220可以仅执行预充电操作313。
根据图3的操作方法，当满足例如在305中指定的条件时，存储器220可以响应于预充电命令来执行激活目标行、然后对目标行进行预充电的操作，即，刷新目标行的操作。因此，即使在很少执行刷新操作的诸如低温存储器系统的存储器系统中，由于行锤击而需要被刷新的目标行也可以被刷新。
当存储器控制器210向存储器220施加预充电命令时，存储器220可以顺序地执行预充电操作、目标行激活操作和目标行预充电操作。因此，在等待执行这样的操作所花费的时间之后，存储器控制器210可以向存储器220施加后续命令。
图4图示了根据另一实施例的存储器系统400的配置。
参考图4，存储器系统400可以包括存储器控制器410和存储器420。
存储器控制器410可以响应于来自主机(HOST)的请求来控制存储器420的操作。主机可以包括中央处理单元(CPU)、图形处理单元(GPU)和应用处理器(AP)。存储器控制器410可以包括主机接口211、调度器213、命令发生器215、存储器接口217和计数器419。存储器控制器410可以被包括在CPU、GPU和/或AP中，CPU、GPU和/或AP中的任一个可以在元件和功能性方面被分布。在这种情况下，主机可以包括CPU、GPU和/或AP中除了存储器控制器410之外的元件。例如，如果存储器控制器410被包括在CPU中，则主机可以包括CPU中除了存储器控制器410之外的其余元件。
与图2的存储器控制器210不同，存储器控制器410可以进一步包括计数器419。计数器419可以对由存储器控制器410施加到存储器420的激活命令的数目进行计数。如果预充电命令通过存储器控制器410的存储器接口217被施加至存储器420，则当由计数器419计数的激活命令的数目大于或等于阈值(例如，1000)时，存储器接口217可以激活标志信号并且将经激活的标志信号传输到存储器420。计数器419的计数结果可以在标志信号被激活时被重置。在这种情况下，标志信号可以是地址ADD中的多位信号的特定位信号。如果预充电命令由存储器控制器410施加到存储器420，则不使用大多数地址ADD。因此，在预充电命令被施加时，将未使用的地址ADD的某些位用作标志信号可能没有问题。
存储器420可以执行由存储器控制器410指示的操作。存储器420可以包括命令接收电路221、地址接收电路223、数据发送/接收电路225、命令解码器227、目标行分类电路229、地址计数器231、目标行信号发生电路433和存储器阵列240。
在存储器420中，与存储器220相比，目标行信号发生电路433可以被不同地设计。目标行信号发生电路433可以包括信号发生器435。信号发生器435可以接收预充电信号PCG和标志信号(例如，地址ADD的特定位)。当预充电信号PCG和标志信号均被激活时，信号发生器435可以在从预充电信号PCG被激活的时间开始的第一延迟时间之后激活目标行激活信号ACT_TARGET，并且可以在从目标行激活信号ACT_TARGET被激活的时间开始的第二延迟时间之后激活目标行预充电信号PCG_TARGET。当预充电信号PCG被激活时，如果标志信号的状态(例如，地址ADD的特定位)处于非激活状态，则信号发生器435可能不激活目标行激活信号ACT_TARGET和目标行预充电信号PCG_TARGET。
图5是图示图4中的存储器系统400的操作方法的一个实施例的图。
参考图5，存储器420的目标行分类电路229可以将处于数据丢失危险中的一个或多个行分类为目标行(501)。这样的分类基于一个或多个相邻行的访问。例如，目标行分类电路229可以将与被过度访问的行相邻的行分类为目标行。
存储器控制器410可以确定向存储器420施加预充电命令(503)。具体地，存储器控制器410的调度器213可以调度存储器控制器410将预充电命令施加到存储器420。
当由存储器控制器410施加到存储器420的激活命令的数目大于或等于阈值时(505中为“是”)，存储器控制器410可以将经激活的标志信号连同预充电命令一起传输到存储器420(507)。存储器420的命令解码器227可以激活预充电信号PCG。
存储器420的信号发生器435可以响应于经激活的预充电信号PCG和经激活的标志信号(例如，地址ADD的特定位)而顺序地激活目标行激活信号ACT_TARGET和目标行预充电信号PCG_TARGET。因此，存储器420可以顺序地执行预充电操作509、目标行激活操作511和目标行预充电操作513。
当由存储器控制器410施加到存储器420的激活命令的数目小于阈值时(505中为“否”)，存储器控制器410可以将经去激活的标志信号连同预充电命令一起传输到存储器420(515)。存储器420的命令解码器227可以激活预充电信号PCG。
由于标志信号(例如，地址ADD的特定位)已被去激活，尽管预充电信号PCG被激活，存储器420的信号发生器435可能不激活目标行激活信号ACT_TARGET和目标行预充电信号PCG_TARGET。因此，存储器420可以仅执行预充电操作517。
根据图5的操作方法，当满足例如在505中指定的条件时，存储器控制器410激活标志信号，并且将经激活的标志信号连同预充电命令一起传输到存储器420。在这种情况下，存储器420可以执行刷新目标行的操作连同预充电操作。因此，即使在很少执行刷新操作的诸如低温存储器系统的存储器系统中，由于行锤击而需要被刷新的目标行也可以被刷新。
如果存储器控制器410激活了标志信号并且将经激活的标志信号连同预充电命令一起传输到存储器420，则存储器420可以顺序地执行预充电操作、目标行激活操作和目标行预充电操作。因此，在等待执行这样的操作所花费的时间之后，存储器控制器410可以将后续命令施加到存储器420。
如果存储器控制器410将标志信号去激活并且将经去激活的标志信号连同预充电命令一起传输到存储器420，则存储器420可以仅执行预充电操作。因此，在仅等待执行预充电操作所花费的时间之后，存储器控制器410可以向存储器420施加后续命令。
根据本公开的实施例，可以刷新由于行锤击而需要被刷新的行。
尽管已图示和描述了各种实施例，但是对于本领域技术人员将显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。本发明涵盖落入权利要求的范围之内的所有这样的改变和修改。

Claims (22)

1.一种存储器，包括：
多个行，各自耦合到多个存储器单元；
目标行分类电路，适于将所述多个行之中由于相邻行的活动而易受数据丢失的行分类为目标行；以及
目标行信号发生电路，适于响应于预充电命令而顺序地激活用于激活所述目标行的目标行激活信号和用于对所述目标行进行预充电的目标行预充电信号。
2.根据权利要求1所述的存储器，其中所述目标行信号发生电路包括：
计数器，适于对施加的激活命令的数目进行计数；以及
信号发生器，适于在所述计数器的计数结果大于或等于阈值时，当所述预充电命令被施加时，顺序地激活所述目标行激活信号和所述目标行预充电信号。
3.根据权利要求2所述的存储器，其中在所述目标行激活信号和所述目标行预充电信号被顺序地激活之后，所述计数器的所述计数结果被重置。
4.根据权利要求1所述的存储器，其中所述目标行信号发生电路包括信号发生器，所述信号发生器适于在所述预充电命令被施加时，当标志信号被激活时，顺序地激活所述目标行激活信号和所述目标行预充电信号。
5.根据权利要求4所述的存储器，其中所述标志信号是地址中的多位信号的特定位信号。
6.根据权利要求1所述的存储器，其中：
当所述目标行激活信号被激活时，所述目标行被激活，并且
当所述目标行预充电信号被激活时，所述目标行被预充电。
7.根据权利要求1所述的存储器，其中所述相邻行的所述活动是所述相邻行已被过度激活。
8.一种存储器的操作方法，包括：
将多个行之中由于相邻行的活动而易受数据丢失的行分类为目标行；
接收预充电命令；
响应于所述预充电命令而执行预充电操作；以及
响应于所述预充电命令而刷新所述目标行。
9.根据权利要求8所述的操作方法，其中刷新所述目标行包括：
对施加的激活命令的数目进行计数；
响应于所述预充电命令，检查所述计数的结果是否大于或等于阈值，并且激活所述目标行；以及
对经激活的目标行进行预充电。
10.根据权利要求8所述的操作方法，其中刷新所述目标行包括：
对施加的激活命令的数目进行计数；以及
响应于所述预充电命令，检查所述计数的结果是否小于阈值，并且终止刷新所述目标行。
11.根据权利要求8所述的操作方法，其中刷新所述目标行包括：
检查标志信号是否已被激活；
响应于所述标志信号的激活，激活所述目标行；以及
对经激活的目标行进行预充电。
12.根据权利要求8所述的操作方法，其中刷新所述目标行包括：
检查标志信号是否已被激活；以及
响应于所述标志信号的去激活，终止刷新所述目标行。
13.一种存储器系统，包括：
存储器，包括：多个行，各自耦合到多个存储器单元；目标行分类电路，适于将所述多个行之中由于相邻行的活动而易受数据丢失的行分类为目标行；以及目标行信号发生电路，适于响应于预充电命令而顺序地激活用于激活所述目标行的目标行激活信号和用于对所述目标行进行预充电的目标行预充电信号；以及
存储器控制器，适于将所述预充电命令施加到所述存储器。
14.根据权利要求13所述的存储器系统，其中所述目标行信号发生电路包括：
计数器，适于对由所述存储器控制器施加的激活命令的数目进行计数；以及
信号发生器，适于在所述计数器的计数结果大于或等于阈值时，当所述预充电命令被施加时，顺序地激活所述目标行激活信号和所述目标行预充电信号。
15.根据权利要求14所述的存储器系统，其中在所述目标行激活信号和所述目标行预充电信号被顺序地激活之后，所述计数器的所述计数结果被重置。
16.根据权利要求13所述的存储器系统，其中：
所述存储器控制器包括适于对施加到所述存储器的激活命令的数目进行计数的计数器，并且
当所述计数器的计数结果大于或等于阈值时，所述存储器控制器激活标志信号，并且连同将所述预充电命令施加到所述存储器一起将经激活的标志信号传输到所述存储器。
17.根据权利要求16所述的存储器系统，其中所述目标行信号发生电路包括信号发生器，所述信号发生器适于在所述预充电命令被施加时，当标志信号被激活时，顺序地激活所述目标行激活信号和所述目标行预充电信号。
18.根据权利要求17所述的存储器系统，其中所述标志信号是地址中的多位信号的特定位信号。
19.根据权利要求13所述的存储器系统，其中：
当所述目标行激活信号被激活时，所述目标行被激活，并且
当所述目标行预充电信号被激活时，所述目标行被预充电。
20.根据权利要求13所述的存储器系统，其中所述相邻行的所述活动是所述相邻行已被过度激活。
21.根据权利要求14所述的存储器系统，其中在所述预充电命令被施加之后，所述存储器控制器在等待所述存储器执行预充电操作、激活所述目标行的操作以及对所述目标行进行预充电的操作所花费的时间之后，向所述存储器施加后续命令。
22.根据权利要求16所述的存储器系统，其中所述存储器控制器
在所述标志信号被激活并且连同所述预充电命令一起被传输到所述存储器时，在等待第一时间之后向所述存储器施加后续命令，并且
在所述标志信号被去激活并且连同所述预充电命令一起被传输到所述存储器时，在等待比所述第一时间更短的第二时间之后向所述存储器施加后续命令。
CN202011147450.5A 2020-03-11 2020-10-23 存储器、存储器系统和存储器的操作方法 Pending CN113393876A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0029977 2020-03-11
KR1020200029977A KR20210114639A (ko) 2020-03-11 2020-03-11 메모리, 메모리 시스템 및 메모리의 동작 방법

Publications (1)

Publication Number Publication Date
CN113393876A true CN113393876A (zh) 2021-09-14

Family

ID=77616513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011147450.5A Pending CN113393876A (zh) 2020-03-11 2020-10-23 存储器、存储器系统和存储器的操作方法

Country Status (3)

Country Link
US (2) US11621028B2 (zh)
KR (1) KR20210114639A (zh)
CN (1) CN113393876A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913343A (zh) * 2023-09-13 2023-10-20 浙江力积存储科技有限公司 一种激活预充电反馈电路和存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574082A (zh) * 2003-05-23 2005-02-02 海力士半导体有限公司 用于控制同步半导体存储装置中自我刷新操作的控制设备
CN104252418A (zh) * 2013-06-27 2014-12-31 索尼公司 储存控制装置、储存装置及其储存控制方法
CN104350546A (zh) * 2012-06-30 2015-02-11 英特尔公司 行锤击刷新命令
US9236108B1 (en) * 2014-07-08 2016-01-12 SK Hynix Inc. Semiconductor memory apparatus
CN107025927A (zh) * 2016-01-25 2017-08-08 三星电子株式会社 执行锤刷新操作的存储器设备和包括其的存储器系统
US20180061476A1 (en) * 2016-08-23 2018-03-01 SK Hynix Inc. Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof
CN108694972A (zh) * 2017-04-11 2018-10-23 爱思开海力士有限公司 半导体存储器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102389232B1 (ko) 2015-10-16 2022-04-22 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 시스템
US9824742B1 (en) 2016-04-28 2017-11-21 Qualcomm Incorporated DRAM access in self-refresh state
KR102410924B1 (ko) * 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10490250B1 (en) * 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US10950288B2 (en) * 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574082A (zh) * 2003-05-23 2005-02-02 海力士半导体有限公司 用于控制同步半导体存储装置中自我刷新操作的控制设备
CN104350546A (zh) * 2012-06-30 2015-02-11 英特尔公司 行锤击刷新命令
CN104252418A (zh) * 2013-06-27 2014-12-31 索尼公司 储存控制装置、储存装置及其储存控制方法
US9236108B1 (en) * 2014-07-08 2016-01-12 SK Hynix Inc. Semiconductor memory apparatus
CN107025927A (zh) * 2016-01-25 2017-08-08 三星电子株式会社 执行锤刷新操作的存储器设备和包括其的存储器系统
US20180061476A1 (en) * 2016-08-23 2018-03-01 SK Hynix Inc. Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof
CN108694972A (zh) * 2017-04-11 2018-10-23 爱思开海力士有限公司 半导体存储器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116913343A (zh) * 2023-09-13 2023-10-20 浙江力积存储科技有限公司 一种激活预充电反馈电路和存储器
CN116913343B (zh) * 2023-09-13 2023-12-26 浙江力积存储科技有限公司 一种激活预充电反馈电路和存储器

Also Published As

Publication number Publication date
US11621028B2 (en) 2023-04-04
US11915738B2 (en) 2024-02-27
US20210287736A1 (en) 2021-09-16
KR20210114639A (ko) 2021-09-24
US20230197136A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US9799390B2 (en) Memory for storing the number of activations of a wordline, and memory systems including the same
CN110910928A (zh) 存储器模块
CN105654983B (zh) 半导体器件及包括半导体器件的存储系统
US11195568B1 (en) Methods and systems for controlling refresh operations of a memory device
EP4141872A1 (en) Memory controller and memory system including the same
US11804259B2 (en) Floating body dram with reduced access energy
US7350018B2 (en) Method and system for using dynamic random access memory as cache memory
US11915738B2 (en) Memory with capability to detect rows that are prone to data loss, memory system and operation method of memory
CN116261754A (zh) 具有用于行锤击缓解的快速随机行刷新的dram
US10878879B2 (en) Refresh control method for memory system to perform refresh action on all memory banks of the memory system within refresh window
KR20230076039A (ko) 메모리
CN114627929A (zh) 存储器控制器和存储器系统
US11475936B2 (en) Memory and memory system
CN112927735A (zh) 存储器和存储系统
US20230064594A1 (en) Memory, memory system, operation method of memory and operation method of memory system
US11615829B1 (en) Memory device performing refresh operation based on a random value and method of operating the same
US11631448B1 (en) Memory device performing refresh operation and method of operating the same
US20240087639A1 (en) Dynamic rowhammer management
EP4312216A1 (en) Semiconductor memory device and memory system including the same
US20230197184A1 (en) Memory system
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
TW202411995A (zh) 動態行錘管理
KR20230032827A (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법 및 메모리 시스템의 동작 방법
CN114974336A (zh) 存储器设备及其操作方法
CN117457047A (zh) 半导体存储器装置和包括半导体存储器装置的存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination