CN116913343A - 一种激活预充电反馈电路和存储器 - Google Patents

Abstract

本公开的实施例提供一种激活预充电反馈电路和存储器，激活反馈模块，接收激活触发信号和激活库地址，根据激活触发信号和激活库地址，生成库激活反馈信号；预充电反馈模块，接收预充电触发信号和与预充电触发信号对应的预充电库地址，根据预充电触发信号和预充电库地址，生成库预充电反馈信号；信号产生模块，接收库激活反馈信号或库预充电反馈信号，在接收到库激活反馈信号和与库激活反馈信号对应的存储库的预充电信号时，输出与库激活反馈信号对应的存储库的预充电触发信号至预充电反馈模块，以及，在接收到库预充电反馈信号和与库预充电反馈信号对应的存储库的激活信号时，输出与库预充电反馈信号对应的存储库的激活触发信号至激活反馈模块。

Description

一种激活预充电反馈电路和存储器

技术领域

本公开的实施例涉及半导体存储器技术领域及其它相关技术领域，具体地，涉及适用于一种激活预充电反馈电路和存储器。

背景技术

动态随机存取存储器（Dynamic Random Access Memory，DRAM），也叫主存，是与CPU直接交换数据的内部存储器。它具有随时读写、速度快的特点，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。

在DRAM芯片内部，存在着激活反馈回路，当DRAM芯片接收到激活信号的时候，激活信号会输入到激活反馈回路，产生一个反馈信号A，该反馈信号表示DRAM芯片内部的激活过程已完成。在产生反馈信号A之前，即使外部给了预充电信号，在DRAM芯片内部也不会进行预充电的过程。类似的，当芯片接收到预充电信号的时候，预充电信号也会输入到激活反馈回路，产生一个反馈信号B，该反馈信号表示DRAM芯片内部的预充电信号已完成。在产生反馈信号B之前，即使外部给了激活命令，在DRAM芯片内部也不会激活的过程。

DRAM芯片的激活预充电机制有效保护了芯片内部的数据，如果外部信号的输入并没有满足规定的时序要求，芯片内部并不会去执行相应的命令。

但现有技术中，DRAM芯片内部会分成多个存储库，以实现芯片内部的并行操作，从而提高整个DRAM芯片的带宽利用率，现有技术中设计DRAM芯片每个存储库都有自己独立的激活反馈回路，增加了整体DRAM芯片的整体面积。

发明内容

本文中描述的实施例提供了一种激活预充电反馈电路和存储器，以解决现有技术存在的问题。

第一方面，根据本公开的内容，提供了一种激活预充电反馈电路，包括：激活反馈模块、预充电反馈模块和信号产生模块；

其中，所述激活反馈模块，被配置为接收激活触发信号和激活库地址，根据所述激活触发信号和所述激活库地址，生成库激活反馈信号，所述激活库地址为所述激活触发信号对应的存储库的地址信息，所述库激活反馈信号表征所述激活库地址所对应的存储库完成激活；

所述预充电反馈模块，被配置为接收预充电触发信号和与所述预充电触发信号对应的预充电库地址，根据所述预充电触发信号和所述预充电库地址，生成库预充电反馈信号，所述预充电库地址为所述预充电触发信号对应的存储库的地址信息，所述库预充电反馈信号表征所述预充电库地址所对应的存储库完成预充电；

所述信号产生模块，被配置为接收所述库激活反馈信号或所述库预充电反馈信号，在接收到所述库激活反馈信号和与所述库激活反馈信号对应的存储库的预充电信号时，输出与所述库激活反馈信号对应的存储库的预充电触发信号至所述预充电反馈模块，以及，在接收到所述库预充电反馈信号和与所述库预充电反馈信号对应的存储库的激活信号时，输出与所述库预充电反馈信号对应的存储库的激活触发信号至所述激活反馈模块。

在本公开一些实施例中，所述激活反馈模块包括：激活反馈单元、第一存储单元和第一时钟门控单元；

其中，所述激活反馈单元，被配置为接收激活触发信号并生成激活反馈信号；

所述第一存储单元，被配置为接收激活触发信号、与所述激活触发信号对应的激活库地址和所述激活反馈信号，并根据所述激活反馈信号输出所述激活库地址；

所述第一时钟门控单元，被配置为接收所述激活反馈信号和所述激活库地址，并根据所述激活反馈信号和所述激活库地址生成库激活反馈信号。

在本公开一些实施例中，所述第一时钟门控单元包括第一锁存器和第一与门；

所述第一锁存器的第一端与所述第一存储单元电连接，所述第一锁存器的第二端与所述激活反馈单元电连接，所述第一锁存器的第三端与所述第一与门的第一端电连接，所述第一与门的第二端与所述激活反馈单元电连接，所述第一与门的第三端与所述信号产生模块的第一端电连接。

在本公开一些实施例中，所述第一锁存器，被配置为在激活反馈信号为低电平时，输出第一端信号至所述第一与门；在激活反馈信号为高电平时，保持输出信号不变。

所述第一与门，被配置在所述第一锁存器输出高电平信号，且第二端输入激活反馈信号时，生成库激活反馈信号。

在本公开一些实施例中，所述预充电反馈模块包括预充电反馈单元、第二存储单元和第二时钟门控单元；

其中，所述预充电反馈单元，被配置为接收预充电触发信号并生成预充电反馈信号；

所述第二存储单元，被配置为接收预充电触发信号、与所述预充电触发信号对应的预充电库地址和所述预充电反馈信号，并根据所述预充电反馈信号输出所述预充电库地址；

所述第二时钟门控单元，被配置为接收所述预充电反馈信号和所述预充电库地址，并根据所述预充电反馈信号和所述预充电库地址生成库预充电反馈信号。

在本公开一些实施例中，所述第二时钟门控单元包括第二锁存器和第二与门；

所述第二锁存器的第一端与所述第二存储单元电连接，所述第二锁存器的第二端与所述预充电反馈单元电连接，所述第二锁存器的第三端与所述第二与门的第一端电连接，所述第二与门的第二端与所述预充电反馈单元电连接，所述第二与门的第三端与所述信号产生模块的第二端电连接。

在本公开一些实施例中，所述第二锁存器，被配置为在预充电反馈信号为低电平时，输出第一端信号至所述第二与门；在预充电反馈信号为高电平时，保持输出信号不变。

所述第二与门，被配置在所述第二锁存器输出高电平信号，且第二端输入预充电反馈信号时，生成库预充电反馈信号。在本公开一些实施例中，所述信号产生模块包括：使能信号生成单元和信号生成单元；

其中，所述使能信号生成单元，被配置为根据外部激活信号、重置信号和库预充电反馈信号生成激活使能信号，或根据外部预充电信号、重置信号和库激活反馈信号生成预充电使能信号；

所述信号生成单元，被配置为根据所述激活使能信号和所述外部激活信号生成激活触发信号，或根据所述预充电使能信号和所述外部预充电信号生成预充电触发信号。

在本公开一些实施例中，所述使能信号生成单元包括：延迟单元、第一非门、第一与非门、第二与非门、第三与非门和第二非门；

所述延迟单元的第一端和所述第一非门的第一端分别接收外部激活信号，所述延迟单元的第二端与所述第一与非门的第一端电连接，所述第一非门的第二端与所述第一与非门的第二端电连接，所述第一与非门的第三端与所述第二与非门的第一端电连接，所述第二与非门的第二端与所述第三与非门的第四端电连接，所述第二与非门的第三端分别与所述第二非门的第一端、所述第三与非门的第一端电连接，所述第三与非门的第二端接收库激活反馈信号或库预充电反馈信号，所述第三与非门的第三端接收重置信号。

第二方面，根据本公开的内容，提供了一种存储器，包括第一方面任一项所述的激活预充电反馈电路。

本公开实施例提供的激活预充电反馈电路和存储器，激活预充电反馈电路包括激活反馈模块、预充电反馈模块和信号产生模块，信号产生模块分别与激活反馈模块和预充电反馈模块通信连接，接收激活反馈模块输出的库激活反馈信号，或接收预充电反馈模块输出的库预充电反馈信号，信号产生模块在接收到库激活反馈信号，且接收外部传输的与库激活反馈信号对应的存储库的预充电信号时，输出与库激活反馈信号对应的存储库的预充电触发信号至预充电反馈模块；信号产生模块在接收到库预充电反馈信号，且接收外部传输的与库预充电反馈信号对应的存储库的激活信号时，输出与库预充电反馈信号对应的存储库的激活触发信号至激活反馈模块，实现在DRAM芯片内部被分成多个存储库时，不同存储库共用一个激活预充电反馈电路，在满足芯片内部激活预充电逻辑工作的基础上，减小DRAM芯片的整体面积。

上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：

图1是本公开实施例提供的一种激活预充电反馈电路的结构示意图；

图2是本公开实施例提供的一种激活反馈模块的结构示意图；

图3是本公开实施例提供的一种预充电反馈模块的结构示意图；

图4是本公开实施例提供的一种信号产生模块的结构示意图；

图5是本公开实施例提供的一种信号产生模块的时序图；

其中，10、激活反馈模块；20、预充电反馈模块；30、信号产生模块；11、激活反馈单元；12、第一存储单元；13第一时钟门控单元；131、第一锁存器；132、第一与门；21、预充电反馈单元；22、第二存储单元；23、第二时钟门控单元；231、第二锁存器；232、第二与门；31、使能信号生成单元；32、信号生成单元；311、延迟单元；312、第一非门；313、第一与非门；314、第二与非门；315、第三与非门；316、第二非门。

在附图中，最后两位数字相同的标记对应于相同的元素。需要注意的是，附图中的元素是示意性的，没有按比例绘制。

具体实施方式

为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。

除非另外定义，否则在此使用的所有术语（包括技术和科学术语）具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：存在A，同时存在A和B，存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

在本申请的描述中，除非另有说明，“多个”的含义是指两个以上（包括两个），同理，“多组”指的是两组以上（包括两组）。

为了使本技术领域的人员更好地理解本申请方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。

基于现有技术存在的问题，本公开实施例提供一种激活预充电反馈电路，图1是本公开实施例提供的一种激活预充电反馈电路的结构示意图，如图1所示，激活预充电反馈电路，包括：激活反馈模块10、预充电反馈模块20和信号产生模块30；其中，激活反馈模块10，被配置为接收激活触发信号和激活库地址，根据激活触发信号和激活库地址，生成库激活反馈信号，激活库地址为激活触发信号对应的存储库的地址信息，库激活反馈信号表征激活库地址所对应的存储库完成激活；预充电反馈模块20，被配置为接收预充电触发信号和与预充电触发信号对应的预充电库地址，根据预充电触发信号和预充电库地址，生成库预充电反馈信号，预充电库地址为预充电触发信号对应的存储库的地址信息，库预充电反馈信号表征预充电库地址所对应的存储库完成预充电；信号产生模块30，被配置为接收库激活反馈信号或库预充电反馈信号，在接收到库激活反馈信号和与库激活反馈信号对应的存储库的预充电信号时，输出与库激活反馈信号对应的存储库的预充电触发信号至预充电反馈模块20，以及，在接收到库预充电反馈信号和与库预充电反馈信号对应的存储库的激活信号时，输出与库预充电反馈信号对应的存储库的激活触发信号至激活反馈模块10。

本公开实施例提供的激活预充电反馈电路，激活反馈模块10在接收到激活触发信号和与激活触发信号对应的激活库地址后，对与激活库地址对应的存储库进行激活后输出库激活反馈信号，库激活反馈信号表征激活库地址所对应的存储库完成激活，即在接收激活触发信号的过程中，同时接收与激活触发信号对应的激活库地址，实现对所激活的存储器包括的存储库的区分；预充电反馈模块20在接收到预充电触发信号和与预充电触发信号对应的预充电库地址后，对与预充电库地址对应的存储库进行预充电后输出库预充电反馈信号，库预充电反馈信号表征预充电库地址所对应的存储库完成激活，即在接收预充电触发信号的过程中，同时接收与预充电触发信号对应的预充电库地址，实现对所预充电的存储器包括的存储库的区分。

此外，本公开实施例通过设置激活预充电反馈电路包括信号产生模块30，信号产生模块30分别与激活反馈模块10和预充电反馈模块20通信连接，接收激活反馈模块10输出的库激活反馈信号，或接收预充电反馈模块20输出的库预充电反馈信号，信号产生模块30在接收到库激活反馈信号，且接收外部传输的与库激活反馈信号对应的存储库的预充电信号时，输出与库激活反馈信号对应的存储库的预充电触发信号至预充电反馈模块20；信号产生模块30在接收到库预充电反馈信号，且接收外部传输的与库预充电反馈信号对应的存储库的激活信号时，输出与库预充电反馈信号对应的存储库的激活触发信号至激活反馈模块10，实现在DRAM芯片内部被分成多个存储库时，不同存储库共用一个激活预充电反馈电路，在满足芯片内部激活预充电逻辑工作的基础上，减小DRAM芯片的整体面积。

示例性的，激活反馈模块10接收到激活触发信号1，激活触发信号1用于激活存储库1，激活触发信号1中包括存储库1对应的激活库地址1，激活反馈模块10生成存储库1的库激活反馈信号1，此时，信号产生模块30接收到库激活触发信号1，并在接收到存储库1对应的预充电信号时，输出与库激活反馈信号1对应的存储库1的预充电触发信号至预充电反馈模块20，通过预充电反馈模块20对存储库1进行预充电。同理，预充电反馈模块20接收到预充电触发信号1，预充电触发信号1用于对存储库1进行预充电，预充电触发信号1中包括存储库1对应的预充电库地址1，预充电反馈模块20生成存储库1的库预充电反馈信号1，此时，信号产生模块30接收到库预充电触发信号1，并在接收到存储库1对应的激活信号1时，输出与库预充电反馈信号1对应的存储库1的激活触发信号至激活反馈模块10，通过激活反馈模块10对存储库1进行激活。

需要说明的是，上述实施例中，激活反馈模块10与预充电反馈模块20是相互独立且相辅相成，相互独立体现在：激活反馈模块10根据接收到的激活触发信号和激活库地址，依次实现对DRAM芯片包括的多个存储库的激活，预充电反馈模块20根据接收到的预充电触发信号和预充电库地址，依次实现对存储库的预充电；相辅相成体现在：信号产生模块30只有在接收到激活反馈模块10输出的库激活反馈信号以及与库激活反馈信号对应的存储库的预充电信号时，输出与库激活反馈信号对应的存储库的预充电触发信号至预充电反馈模块20，以及只有在接收到预充电反馈模块输出的预充电反馈信号以及与预充电反馈信号对应的存储库的激活信号时，输出与库预充电反馈信号对应的存储库的激活触发信号至激活反馈模块10。

此外，上述实施例中，输入至激活预充电反馈电路的信号以串行方式输入，激活预充电反馈电路对输入的信号以串行方式进行处理。

在上述实施例的基础上，图2是本公开实施例提供的一种激活反馈模块的结构示意图，如图2所示，激活反馈模块10包括：激活反馈单元11、第一存储单元12和第一时钟门控单元13；其中，激活反馈单元11，被配置为接收激活触发信号并生成激活反馈信号；第一存储单元12，被配置为接收激活触发信号、与激活触发信号对应的激活库地址和激活反馈信号，并根据激活反馈信号输出激活库地址；第一时钟门控单元13，被配置为接收激活反馈信号和激活库地址，并根据激活反馈信号和激活库地址生成库激活反馈信号。

其中，第一时钟门控单元13包括第一锁存器131和第一与门132；第一锁存器131的第一端与第一存储单元12电连接，第一锁存器131的第二端与激活反馈单元11电连接，第一锁存器131的第三端与第一与门132的第一端电连接，第一与门132的第二端与激活反馈单元11电连接，第一与门132的第三端与信号产生模块30的第一端电连接。

第一锁存器131，被配置在激活反馈信号为低电平时，输出第一端信号至第一与门132；在激活反馈信号为高电平时，保持输出端信号不变。第一与门132，被配置在第一锁存器131输出为高电平信号，且第二输入端输入激活反馈信号时，生成库激活反馈信号。

在本公开实施例中，激活反馈单元11接收激活触发信号，且激活反馈单元11在接收到激活触发信号时，与激活触发信号对应的存储库的地址信息也即激活库地址被存储到第一存储单元12，在激活反馈单元11生成激活反馈信号的时候，激活反馈单元11将生成的激活反馈信号分别发送至第一存储单元12和第一时钟门控单元13，第一存储单元12在接收到激活反馈信号的时候，将与激活触发信号对应的存储库的地址信息也即激活库地址发送至第一时钟门控单元13，第一时钟门控单元13在接收到激活反馈信号和激活库地址后，生成库激活反馈信号，库激活反馈信号表征该地址信息对应的存储库被激活。

其中，第一时钟门控单元13包括第一锁存器131和第一与门132，当激活反馈单元11未输出激活反馈信号，即激活反馈单元11输出低电平信号至第一锁存器131的第二端CK，第一存储单元12输出低电平信号至第一锁存器131的第一端D，第一锁存器131将接收到的低电平信号通过第三端输出至第一与门132，第一与门132的第一端和第二端均接收到低电平信号，第一与门132未输出库激活反馈信号。当激活反馈单元11输出激活反馈信号，即激活反馈单元1111输出高电平信号至第一锁存器131的第二端CK，第一锁存器131根据第一端接收的信号输出电平信号至第一与门132，在第一存储单元12输出高电平信号至第一锁存器131的第一端时，第一锁存器131输出高电平信号至第一与门132，此时第一与门132输出与激活反馈信号和激活库地址对应的库激活反馈信号，在第一存储单元12输出低电平信号至第一锁存器131的第一端时，第一锁存器131输出低电平信号至第一与门132，此时第一与门132未输出与激活反馈信号和激活库地址对应的库激活反馈信号。

在上述实施例的基础上，图3是本公开实施例提供的一种预充电反馈模块的结构示意图，如图3所示，预充电反馈模块20包括预充电反馈单元21、第二存储单元22和第二时钟门控单元23；其中，预充电反馈单元21，被配置为接收预充电触发信号并生成预充电反馈信号；第二存储单元22，被配置为接收预充电触发信号、与预充电触发信号对应的预充电库地址和预充电反馈信号，并根据预充电反馈信号输出预充电库地址；第二时钟门控单元23，被配置为接收预充电反馈信号和预充电库地址，并根据预充电反馈信号和预充电库地址生成库预充电反馈信号。

其中，第二时钟门控单元23包括第二锁存器231和第二与门232；第二锁存器231的第一端与第二存储单元22电连接，第二锁存器231的第二端与预充电反馈单元21电连接，第二锁存器231的第三端与第二与门232的第一端电连接，第二与门232的第二端与预充电反馈单元21电连接，第二与门232的第三端与信号产生模块30的第二端电连接。

第二锁存器231，被配置为在预充电反馈信号为低电平时，输出输入端信号也即低电平至第二与门232；当预充电反馈信号为高电平时，保持输出端信号不变。第二与门232，被配置在第二锁存器231输出为高且预充电反馈信号为高时，生成库预充电反馈信号。

在本公开实施例中，预充电反馈单元21接收预充电触发信号，且预充电反馈单元21在接收到预充电触发信号时，与预充电触发信号对应的存储库的地址信息也即预充电库地址被存储到第二存储单元22，在预充电反馈单元21生成预充电反馈信号的时候，预充电反馈单元21将生成的预充电反馈信号分别发送至第二存储单元22和第二时钟门控单元23，第二存储单元22在接收到预充电反馈信号的时候，将与预充电触发信号对应的存储库的地址信息也即预充电库地址发送至第二时钟门控单元23，第二时钟门控单元23在接收到预充电反馈信号和预充电库地址后生成库预充电反馈信号，库预充电反馈信号表征该地址信息对应的存储库完成预充电。

其中，第二时钟门控单元23包括第二锁存器231和第二与门232，当预充电反馈单元21未输出预充电反馈信号，即预充电反馈单元21输出低电平信号至第二锁存器231的第二端CK，第二存储单元22输出低电平信号至第二锁存器的第一端D，第二锁存器231将接收到的低电平信号通过第三端输出至第二与门232，第二与门232的第一端和第二端均接收到低电平信号，第二与门232未输出库预充电反馈信号。当预充电反馈单元21输出预充电反馈信号，即预充电反馈单元21输出高电平信号至第二锁存器231的第二端CK，第二锁存器231根据第一端接收的信号输出对应的电平信号至第二与门232，在第二存储单元22输出高电平信号至第二锁存器231的第一端时，第二锁存器231输出高电平信号至第二与门232，此时第二与门232输出与预充电反馈信号和预充电库地址对应的库预充电反馈信号，在第二存储单元22输出低电平信号至第二锁存器231的第一端时，第二锁存器231输出低电平信号至第二与门232，此时第二与门232未输出与预充电反馈信号和预充电库地址对应的库预充电反馈信号。

在上述实施例的基础上，图4是本公开实施例提供的一种信号产生模块的结构示意图，如图4所示，信号产生模块30包括使能信号生成单元31和信号生成单元32；其中，使能信号生成单元31，被配置为根据激活信号、重置信号和库预充电反馈信号生成激活使能信号，或根据预充电信号、重置信号和库激活反馈信号生成预充电使能信号；信号生成单元32，被配置为根据激活使能信号和外部激活信号生成激活触发信号，或根据预充电使能信号和外部预充电信号生成预充电触发信号。

具体的，参见图4，使能信号生成单元31包括：延迟单元311、第一非门312、第一与非门313、第二与非门314、第三与非门315和第二非门316；延迟单元311的第一端和第一非门312的第一端分别接收激活信号或预充电信号，延迟单元311的第二端与第一与非门313的第一端电连接，第一非门312的第二端与第一与非门313的第二端电连接，第一与非门313的第三端与第二与非门314的第一端电连接，第二与非门314的第二端与第三与非门315的第四端电连接，第二与非门314的第三端分别与第二非门316的第一端、第三与非门315的第一端电连接，第三与非门315的第二端接收库激活反馈信号或库预充电反馈信号，第三与非门315的第三端接收重置信号。

在初始状态下，信号产生模块未接收到外部信号（激活信号或预充电信号），图5示例性表示未接收到激活信号，激活信号为低电平，第一非门输出高电平，第一与门313经延迟单元311的延迟后输出低电平，而由于重置信号为低电平，因此，第三与非门输出高电平，第二非门输出低电平，即激活使能信号为低电平，信号生成单元32输出低电平，信号生成单元32未产生激活触发信号；当激活信号为高电平时，第一非门输出低电平，第一与非门经延迟单元的延迟后输出低电平，而由于重置信号为高电平，库预充电反馈信号为高电平，第二与非门输出高电平，因此，第三与非门输出低电平，第二与非门输出高电平，第二非门输出低电平，即激活使能信号为低电平，信号生成单元32输出低电平，信号生成单元32未产生激活触发信号；当激活信号为高电平时，第一非门输出低电平，第一与非门经延迟单元的延迟后输出高电平，而由于重置信号为高电平，库预充电反馈信号为低电平，因此，第三与非门输出高电平，第二与非门输出低电平，第二非门输出高电平，即激活使能信号为高电平，信号生成单元32输出高电平，信号生成单元32产生激活触发信号，即信号产生时序图中的第二个激活信号不能产生激活触发信号，只有当库预充电反馈信号产生之后，其使激活使能信号重新变为高，这样，激活信号可以产生激活触发信号。

需要说明的是，上述实施例示例性表示信号产生模块在接收到激活信号和库充电反馈信号的工作原理，信号产生模块在接收到预充电信号和库激活反馈信号的工作原理与上述工作原理相同，此处不再一一赘述。

此外，需要说明的是，上述实施例中，激活触发信号之间有时间间隔，假设激活触发信号之间的时间间隔为n个外部时钟周期，外部时钟周期为tck，而激活反馈模块从接收到激活触发信号到生成库激活反馈信号的时间是固定的，假设为T。则可据此算出所需第一存储单元的深度为T/n*tck，如为非整数，则向上取整，同理可得第二存储单元的深度为T/n*tck。

此外，需要说明的是，上述实施例所述的第一存储单元和第二存储单元为先进先出存储器( First Input First Output，FIFO)，激活反馈信号生成的时候，从先进先出存储器取出激活库地址，该激活库地址为产生激活反馈信号的激活触发信号存入的库地址，利用该激活库地址和激活反馈信号，则可得到不同的库激活反馈信号，在同一时刻，有且只有一个库激活反馈信号。

在上述实施例的基础上，本公开实施例还提供一种存储器，存储器包括上述实施例任一项所述的激活预充电反馈电路，具有上述任一实施例所述的有益效果。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种激活预充电反馈电路，其特征在于，包括：激活反馈模块、预充电反馈模块和信号产生模块；

其中，所述激活反馈模块，被配置为接收激活触发信号和激活库地址，根据所述激活触发信号和所述激活库地址，生成库激活反馈信号，所述激活库地址为所述激活触发信号对应的存储库的地址信息，所述库激活反馈信号表征所述激活库地址所对应的存储库完成激活；

所述预充电反馈模块，被配置为接收预充电触发信号和与所述预充电触发信号对应的预充电库地址，根据所述预充电触发信号和所述预充电库地址，生成库预充电反馈信号，所述预充电库地址为所述预充电触发信号对应的存储库的地址信息，所述库预充电反馈信号表征所述预充电库地址所对应的存储库完成预充电；

所述信号产生模块，被配置为接收所述库激活反馈信号或所述库预充电反馈信号，在接收到所述库激活反馈信号和与所述库激活反馈信号对应的存储库的预充电信号时，输出与所述库激活反馈信号对应的存储库的预充电触发信号至所述预充电反馈模块，以及，在接收到所述库预充电反馈信号和与所述库预充电反馈信号对应的存储库的激活信号时，输出与所述库预充电反馈信号对应的存储库的激活触发信号至所述激活反馈模块。

2.根据权利要求1所述的激活预充电反馈电路，其特征在于，所述激活反馈模块包括：激活反馈单元、第一存储单元和第一时钟门控单元；

其中，所述激活反馈单元，被配置为接收激活触发信号并生成激活反馈信号；

所述第一存储单元，被配置为接收激活触发信号、与所述激活触发信号对应的激活库地址和所述激活反馈信号，并根据所述激活反馈信号输出所述激活库地址；

所述第一时钟门控单元，被配置为接收所述激活反馈信号和所述激活库地址，并根据所述激活反馈信号和所述激活库地址生成库激活反馈信号。

3.根据权利要求2所述的激活预充电反馈电路，其特征在于，所述第一时钟门控单元包括第一锁存器和第一与门；

所述第一锁存器的第一端与所述第一存储单元电连接，所述第一锁存器的第二端与所述激活反馈单元电连接，所述第一锁存器的第三端与所述第一与门的第一端电连接，所述第一与门的第二端与所述激活反馈单元电连接，所述第一与门的第三端与所述信号产生模块的第一端电连接。

4.根据权利要求3所述的激活预充电反馈电路，其特征在于，所述第一锁存器，被配置为在激活反馈信号为低电平时，输出第一端信号至所述第一与门；在激活反馈信号为高电平时，保持输出信号不变；

所述第一与门，被配置在所述第一锁存器输出高电平信号，且第二端输入激活反馈信号时，生成库激活反馈信号。

5.根据权利要求1所述的激活预充电反馈电路，其特征在于，所述预充电反馈模块包括预充电反馈单元、第二存储单元和第二时钟门控单元；

其中，所述预充电反馈单元，被配置为接收预充电触发信号并生成预充电反馈信号；

所述第二存储单元，被配置为接收预充电触发信号、与所述预充电触发信号对应的预充电库地址和所述预充电反馈信号，并根据所述预充电反馈信号输出所述预充电库地址；

所述第二时钟门控单元，被配置为接收所述预充电反馈信号和所述预充电库地址，并根据所述预充电反馈信号和所述预充电库地址生成库预充电反馈信号。

6.根据权利要求5所述的激活预充电反馈电路，其特征在于，所述第二时钟门控单元包括第二锁存器和第二与门；

所述第二锁存器的第一端与所述第二存储单元电连接，所述第二锁存器的第二端与所述预充电反馈单元电连接，所述第二锁存器的第三端与所述第二与门的第一端电连接，所述第二与门的第二端与所述预充电反馈单元电连接，所述第二与门的第三端与所述信号产生模块的第二端电连接。

7.根据权利要求6所述的激活预充电反馈电路，其特征在于，所述第二锁存器，被配置为在预充电反馈信号为低电平时，输出第一端信号至所述第二与门；在预充电反馈信号为高电平时，保持输出信号不变；

所述第二与门，被配置在所述第二锁存器输出高电平，且第二端输入预充电反馈信号时，生成库预充电反馈信号。

8.根据权利要求1所述的激活预充电反馈电路，其特征在于，所述信号产生模块包括：使能信号生成单元和信号生成单元；

其中，所述使能信号生成单元，被配置为根据外部激活信号、重置信号和库预充电反馈信号生成激活使能信号，或根据外部预充电信号、重置信号和库激活反馈信号生成预充电使能信号；

所述信号生成单元，被配置为根据所述激活使能信号和所述外部激活信号生成激活触发信号，或根据所述预充电使能信号和所述外部预充电信号生成预充电触发信号。

9.根据权利要求8所述的激活预充电反馈电路，其特征在于，所述使能信号生成单元包括：延迟单元、第一非门、第一与非门、第二与非门、第三与非门和第二非门；

所述延迟单元的第一端和所述第一非门的第一端分别接收外部激活信号，所述延迟单元的第二端与所述第一与非门的第一端电连接，所述第一非门的第二端与所述第一与非门的第二端电连接，所述第一与非门的第三端与所述第二与非门的第一端电连接，所述第二与非门的第二端与所述第三与非门的第四端电连接，所述第二与非门的第三端分别与所述第二非门的第一端、所述第三与非门的第一端电连接，所述第三与非门的第二端接收库激活反馈信号或库预充电反馈信号，所述第三与非门的第三端接收重置信号。

10.一种存储器，其特征在于，包括权利要求1-9任一项所述的激活预充电反馈电路。