CN116261754A - 具有用于行锤击缓解的快速随机行刷新的dram - Google Patents

具有用于行锤击缓解的快速随机行刷新的dram Download PDF

Info

Publication number
CN116261754A
CN116261754A CN202180068055.4A CN202180068055A CN116261754A CN 116261754 A CN116261754 A CN 116261754A CN 202180068055 A CN202180068055 A CN 202180068055A CN 116261754 A CN116261754 A CN 116261754A
Authority
CN
China
Prior art keywords
command
row
dram
refresh
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180068055.4A
Other languages
English (en)
Inventor
V·范德维恩
M·塞弗丁
P·德希穆克
B·达什蒂波尔
D·哈特利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN116261754A publication Critical patent/CN116261754A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Dram (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

提供标识标记命令的DRAM存储器控制器，该标记命令指向DRAM中的给定行。如果响应于标识到标记命令而满足阈值概率，则DRAM存储器控制器命令DRAM刷新DRAM中的相邻行。该相邻行可以与给定行或最近关闭的行相邻。

Description

具有用于行锤击缓解的快速随机行刷新的DRAM
相关申请的交叉引用
本申请要求于2021年8月17日提交的美国非临时专利申请号17/445,220和于2020年10月26日提交的美国临时专利申请号63/105,621的优先权和权益，由此通过引用将其中的每一个申请整体并入。
技术领域
本申请涉及DRAM存储器控制器，并且更具体地涉及具有快速随机行刷新以缓解行锤击诱发的数据干扰的DRAM存储器控制器。
背景技术
与静态随机存取存储器(SRAM)相比，动态随机存取存储器(DRAM)更密集，并且因此对于单位存储器存储来说更便宜。因此，诸如芯片上系统的现代集成电路通常包括DRAM存储器控制器，使得可以访问DRAM集成电路以用于数据存储。尽管DRAM因此是常见的存储器架构，但DRAM位单元并不像SRAM位单元那样稳健地存储数据。SRAM位单元使用一对交叉耦合的反相器来存储其位。交叉耦合的反相器被供电，并且因此可以被称为有源器件。但是DRAM位单元将其位存储为无源电容器上的电荷。电容器不断地泄漏电荷，使得DRAM位单元必须被定期刷新或其存储的位变得损坏。
尽管DRAM使用定期刷新周期来保护其数据，但与SRAM相比，其位单元的无源性质使其易于受到干扰。DRAM位单元被布置成共享共用字线的行。为了访问行，断言字线电压，使得行的位单元可以接收写入操作或读取操作。行的字线的断言可以诱发从邻近行中的位单元的泄漏。因此，在邻近行的刷新周期之前到给定行的字线的重复断言可能损坏邻近行中的位单元中的存储位。这种干扰通常表示为“行锤击”。为了缓解行锤击，建议在DRAM中包括用于每行的计数器，该计数器对其行访问进行计数，并且当其行被刷新时被复位。如果计数达到阈值，则DRAM执行对受影响行的刷新。替代地，计数器可以在存储器控制器中，而不是在DRAM中。但是，用于行锤击缓解的基于计数器的方法由于其需要的计数器的数目而可能是繁重的。
发明内容
提供了一种用于动态随机存取存储器(DRAM)的存储器控制器，该存储器控制器包括：逻辑电路，其被配置为标识指向DRAM中的给定行的标记命令；概率引擎，其被配置为响应于标识到标记命令而确定是否满足阈值概率；以及命令生成器，其被配置为响应于阈值概率的满足，用信号通知DRAM刷新给定行之外的至少一行。
提供了一种用于DRAM存储器控制器的方法，该方法包括：标识指向DRAM中的给定行的标记命令；响应于标识到标记命令，确定标识到标记命令是否与阈值概率相关联；以及响应于满足阈值概率，向DRAM发出刷新DRAM中的相邻行的命令。
提供了一种用于DRAM的存储器控制器，该储器控制器包括：命令队列，其被配置为将去往DRAM的多个命令排成队列以形成命令队列；第一流水线，其被配置为使命令队列流水线化以形成多个流水线化命令；逻辑电路，其被配置为标识多个流水线化命令中的标记命令；概率引擎，其被配置为响应于标识到标记命令而确定是否满足阈值概率；以及命令生成器，其被配置为响应于阈值概率的满足而修改多个流水线化命令中的命令以形成经修改的命令，该经修改的命令是去往DRAM的、刷新一个或多个行的命令。
通过以下详细描述可以更好地认识到这些和其它有利特征。
附图说明
图1是示例DRAM存储器阵列的图示。
图2图示了根据本公开的第一方面的具有行锤击缓解的存储器控制器。
图3图示了根据本公开的第二方面的具有行锤击缓解的存储器控制器。
图4图示了根据本公开的第三方面的具有行锤击缓解的存储器控制器。
图5是根据本公开的一个方面的具有行锤击缓解的存储器控制器的示例操作方法的流程图。
图6图示了根据本公开的一个方面的包括存储器控制器的一些示例电子系统。
通过参考下面的详细描述，最佳地理解本公开的实施方式及其优点。应当认识到，类似的附图标记用于标识附图中的一个或多个附图中图示的类似元件。
具体实施方式
为了提供对本文公开的创新的行锤击刷新管理的更好认识，首先将参考图1讨论示例DRAM阵列100。DRAM阵列100包括范围从行1到行N的多个(N个)行的位单元。为了图示清楚性，在图1中仅示出了前三行和最后两行。行1和行N只有一个相邻或邻近行。剩余的行将具有两个邻近行。例如，阵列100中的行2与行1和行3相邻。每行通过对应的字线来访问。因此，存在用于行1的字线W1、用于行2的字线W2、用于行3的字线W3，以此类推，使得存在用于行(N-1)的字线WN-1和用于行N的字线WN。
如本文所定义的，当行的字线电压被断言时，该行被认为是打开的。一般来说，此断言涉及将所访问的行的字线从接地充电到电源电压，但在替代实施方式中可以使用其它电压。如由联合电子设备工程委员会(JEDEC)所定义的，可以响应于通常缩写为ACT的激活命令而发生行访问。在字线打开的情况下，可以读取(读取操作)或改变(写入操作)所访问的行中的数据。然后响应于通常缩写为PRE的JEDEC预充电命令而关闭字线(例如，放电到接地)。
如先前所讨论的，由于从存储位单元的位的每个位单元的电容器的泄漏而定期刷新DRAM行。刷新涉及激活和预充电两者。激活发生，使得行的内容可以由对应的一组感测放大器感测。感测放大器锁存所感测的位，使得这些感测的位可以在随后的预充电期间被重写到经刷新的行。但是这种刷新花费时间，并且对于任何给定阵列中的多于一行可能不能同时进行。
在DRAM行的阵列中，刷新仅应用于一行，使得所有行的刷新花费多个刷新周期。由于感测放大器在刷新期间被占用，所以存储器阵列在刷新周期期间不能被写入或读取。因此，任何给定行的刷新必须根据刷新率而在时间上间隔开，使得可以在读取和写入操作期间使用存储器阵列。然而，刷新率不能太慢，使得位单元由于泄漏而丢失其存储的位。给定此刷新率，存在在其期间行必须保有其数据而没有介入刷新的时间段。在对给定行的刷新之间的此时间期间，可以重复访问邻近行。例如，假设在刷新行1或行3之前重复访问阵列100中的行2。字线W2的这种重复断言可以引起字线W1和/或字线W3的寄生断言。然后，由于行1或行2的对应字线的部分断言，行1或行2中的位单元可能遭受过度泄漏，使得其存储的数据变得损坏。如先前所讨论的，该数据干扰被称为行锤击。
公开了一种DRAM存储器控制器，其缓解行锤击数据干扰。为了将此有利的DRAM存储器控制器与常规DRAM存储器控制器区分开，本文公开的DRAM存储器控制器被表示为行锤击缓解DRAM存储器控制器。类似于任何DRAM存储器控制器，行锤击缓解存储器控制器将存储器访问请求转换成到其相关联的DRAM的一系列命令，诸如与读取和写入操作相关的命令。如先前所讨论的，两个示例命令是PRE和ACT。在JEDEC标准中存在其它类型的命令，诸如具有自动预充电的读取命令(RDA)或具有自动预充电的写入命令(WDA)。因此存在各种类型的JEDEC命令：PRE、ACT、RDA、WDA等。为了缓解行锤击对存储的数据的损坏，本文将一种类型的命令指定为标记命令。如本文所使用的标记命令指的是触发行锤击缓解存储器控制器执行是否应当生成刷新邻居命令的评估的命令。刷新邻居命令可以缩写为RFN命令。RFN命令指向DRAM存储器阵列中的行(本文表示为RFN行)。当在DRAM处接收时，DRAM刷新与RFN行相邻的一个或多个相邻行，如本文将进一步解释的。在一些实施方式中，标记命令可以是现有JEDEC命令。这样的标记命令在本文被表示为未修改的标记命令。在其它实施方式中，标记命令可以是现有JEDEC命令的经修改的形式。这样的标记命令在本文被表示为经修改的标记命令。
现在将提供对经修改的和未修改的标记命令实施方式两者通用的行锤击缓解DRAM存储器控制器的讨论。在这点上，术语“标记命令”在没有作为经修改或未修改的任何指定的情况下应被理解为对两种实施方式都是通用的。为了提供增强的行锤击缓解，行锤击缓解DRAM存储器控制器以阈值概率、通过生成RFN命令对标识到标记命令做出响应。注意，DRAM中的行刷新使用功率并且可能减慢DRAM的操作。因此，将不期望在每次标识到命令时都生成RFN命令。在那种情况下，响应于标识到标记命令而生成RFN命令的概率将是100％。因此，响应于标识到标记命令，行锤击缓解存储器控制器仅以阈值概率生成RFN命令。构成阈值概率的内容取决于DRAM设计和实施方式，但是本文可以假设“阈值概率”小于50％的概率。注意，阈值概率的选择涉及在生成RFN命令所提供的行锤击缓解与由附加的行刷新操作引起的DRAM功耗和速度降低之间的折衷。
在图2中示出了示例行锤击缓解DRAM存储器控制器200。控制器200接收也可以表示为命令的存储器访问请求。当在命令队列205中接收到一组命令时，控制器200存储该一组命令。存储在命令队列205中的命令的数目可以取决于特定设计要求而变化。出于说明的目的，命令队列205被示为存储范围从零命令cmd0到第十五命令cmd15的十六个命令，但是将认识到，在替代实施方式中，可以在命令队列205中存储更少或更大数目的命令。仲裁器210根据命令的优先级从命令队列205中选择命令。最终命令生成器225将来自仲裁器210的所选择的命令转换成用于DRAM(未图示)的DRAM命令。一般来说，如由最终命令生成器225生成的DRAM命令将取决于DRAM的架构，而由命令队列205和仲裁器210处理的命令通常与DRAM实施方式无关。
DRAM存储器控制器领域的普通技术人员将认识到，已知DRAM存储器控制器包括某种形式的命令队列、仲裁器和最终命令生成器。在这点上，命令队列205、仲裁器210和最终命令生成器225可以在一些实施例中关于非标记命令的处理以常规方式起作用。但是取决于被翻译的存储器访问请求的类型，命令中的一些命令将是标记命令。存储器控制器200中的行锤击缓解器220可以包括逻辑电路240，逻辑电路240标识正呈现给命令队列205的命令中的标记命令的存在。对于诸如由逻辑电路240标识的每个标记命令实例，行锤击缓解器220使用概率引擎245确定是否满足阈值概率。该概率引擎245的特别有利的实施方式由随机数生成器235和计数器230的使用而产生。随机数生成器235生成范围从0到最大计数(m_max)值的整数随机数M。然后，对于每次连续标识到标记命令，计数器230将从零(或从某个非零正整数)开始使计数递增。例如，假设逻辑电路240标识到标记命令的第一实例。然后初始化计数器230，以开始对标记命令的附加实例进行计数。一旦计数达到M，概率引擎245触发最终命令生成器225将RFN命令插入到发送到DRAM的DRAM命令流中，并触发随机数生成器235生成新的随机数M。因此，通过对第M个标记命令进行计数来满足阈值概率。非标记命令和不满足阈值概率的标记命令也将传递通过控制器200，并且变成由最终命令生成器225向DRAM发出的最终命令。但是仅有满足阈值概率的标记命令触发RFN命令被发送到DRAM。注意，即使在其中RFN命令是经修改的标记命令的实施方式中，触发标记命令(在该示例中，如由计数器230计数的第M个标记命令)和RFN命令是两个不同的命令。然而，在一些实施方式中，触发标记命令和RFN命令可以被组合以形成单个DRAM命令。
根据本公开，可以对控制器200进行许多修改以提供行锤击缓解。在图3中示出了另一示例存储器控制器300。命令队列205和仲裁器210如针对存储器控制器200所讨论的那样。在传递通过时序检查电路330以变成如由最终命令生成器335生成的DRAM命令之前，来自仲裁器210的经仲裁的命令可以在流水线305中被流水线化，该DRAM命令可以包括或可以不包括标志更新。在控制器300中，除了行锤击缓解器320处理由最终命令生成器335发出的DRAM命令之外，行锤击缓解器320可以如针对行锤击缓解器220所讨论的那样起作用。如果来自最终命令生成器335的DRAM命令335满足阈值概率，则行锤击缓解器320用信号通知最终命令生成器335插入RFN命令。例如，最终命令生成器335可以断言DRAM命令中的标志，以执行RFN命令插入。注意，从最终命令生成器335到DRAM的外出DRAM命令没有改变，因此与满足如由行锤击缓解器320确定的阈值概率的DRAM命令相比，RFN命令将作为后续DRAM命令发出。由于行锤击缓解器320可以处理以DRAM中的不同组为目标的命令，所以来自行锤击缓解器320的控制可以通过流水线325流水线化以确保每组命令的适当调度。时序检查电路330处理来自最终命令生成器335的最后发出的DRAM命令，以确定在发出另一DRAM命令之前应当经过多少时间或延迟。如果最后发出的DRAM命令是RFN命令，则时序检查电路330可以增加该延迟，以给予DRAM足够的时间来刷新相邻行。
在图4中示出了又一示例存储器控制器400。命令先进先出(FIFO)405如关于命令队列205所讨论的那样起作用。来自FIFO 405的命令在流水线410中被流水线化。行锤击缓解器415包括ACT计数器以对ACT命令的实例进行计数。如果ACT命令计数满足如针对行锤击缓解器220所讨论的随机数m，则行锤击缓解器415处理ACT命令以变成ACT RFN命令。这样的ACT RFN命令可以是经修改的或未修改的标记命令。在替代实施方式中，行锤击缓解器可以是无状态的，使得不执行计数。例如，基于在来自流水线410的队列中标识到ACT命令，行锤击缓解器415可以简单地生成随机数。如果随机数满足阈值概率，然后ACT命令将被转换成ACT RFN命令。
现在将从对经修改的标记命令实施方式的讨论开始更详细地讨论经修改的和未修改的标记命令实施方式。
利用经修改的标记命令的行锤击缓解
经修改的标记命令可以是现有JEDEC命令的修改，以便包括RFN字段。取决于是否满足阈值概率，RFN字段具有真/假状态。例如，常规PRE命令可以被修改为包括RFN字段，以形成在本文被指定为PRERFN的示例经修改的标记命令。由于生成RFN命令的低概率，大多数PRERFN命令将用作其RFN字段被设置为假的常规PRE命令。但是如果满足阈值概率，则RFN字段被设置为真，使得PRERFN命令也用作RFN命令。如先前所讨论的，在DRAM中刷新的相邻行是RFN行的邻居。对于经修改的标记命令实施方式，RFN行对应于在将RFN字段设置为真之前由经修改的标记命令寻址的行。因此，PRERFN命令的RFN行是响应于PRERFN命令而在DRAM中正在预充电的行。如果RFN字段为假，则DRAM如同它对常规PRE命令那样对PRERFN命令做出响应，使得它对将由对应的常规PRE命令预充电的相同行进行预充电。但是如果RFN字段为真，则DRAM不仅通过对所寻址的行进行预充电而且通过刷新该RFN行的两个相邻行来对PRERFN命令做出响应。在其它实施方式中，DRAM通过对所寻址的行进行预充电并且还通过刷新相邻行中的只一个相邻行来对PRERFN命令做出响应，如本文将进一步解释的。
可以通过修改ACT命令以包括RFN字段来形成经修改的标记命令的另一示例，而不是修改PRE命令。行锤击缓解器415可以产生这种经修改的ACT命令。经修改的ACT命令在本文可以被指定为ACTRFN。正如关于PRERFN示例所讨论的，大多数ACTRFN命令将以常规方式处理，使得它们的RFN字段保持为假。但是如果满足阈值概率，则RFN字段被设置为真。在这种情况下，ACTRFN命令不仅用作ACT命令，而且用作RFN命令，使得DRAM将被触发以刷新正由ACTRFN命令激活的RFN行的一个或多个相邻行。
注意，PRE命令可以与读取或写入命令集成。例如，在JEDEC标准中具有自动预充电的读取命令被表示为读取自动预充电(RDA)命令。类似地，写入自动预充电命令被缩写为WDA。写入掩码自动预充电命令被缩写为WMA。因此，这些自动预充电命令固有地包括作为其执行的一部分的PRE命令。如关于PRERFN命令所讨论的，常规(现有)自动预充电命令可以被修改为包括RFN字段以变成经修改的自动预充电命令。
利用未修改的标记命令的行锤击缓解
在该实施方式中，标记命令是常规JEDEC命令。在未修改的标记命令实施方式中，RFN命令是JEDEC标准的全新命令。未修改的标记命令可以是任何类型的常规JEDEC命令，诸如ACT命令、PRE命令等。如本文所讨论的行锤击缓解器可以通过将RFN命令插入为向DRAM发出的DRAM命令之一来对标识到未修改的标记命令做出反应。如对于经修改的标记命令可能发生的，注意RFN行然后可以与由未修改的标记命令寻址的行解耦。在一些实施方式中，RFN行实际上可以是与由未修改的标记命令寻址的行相同的行。但是在其他实施方式中，RFN行可以代替地是最近关闭的行(例如，最新关闭的行、次最新关闭的行等)。然后，DRAM将响应于接收到RFN命令而刷新该最近关闭的行的两个(或只一个)邻居。
不管标记命令是经修改的标记命令还是未修改的标记命令，所得到的RFN命令都可以触发对RFN行的两个相邻行的刷新，或者只一个相邻行的刷新。首先将讨论触发两个相邻行的刷新的实施方式，随后将讨论刷新仅一个相邻行的实施方式。
刷新两个相邻行
取决于标记命令是经修改的还是未修改的，触发两个相邻行的刷新的RFN命令可以采取多种形式。例如，经修改的标记命令可以是如先前所讨论的PRERFN命令或ACTRFN命令。在两个相邻行刷新实施方式中，PRERFN命令触发对正被预充电的行的两个相邻行的刷新。类似地，ACTRFN命令触发对正被激活的行的两个相邻行的刷新。
在未修改的标记命令实施方式中，新RFN命令的一个实施方式可以被指定为RFNPREV，因为它指示DRAM刷新最近关闭的行的相邻行。该最近关闭的行是否是最新关闭的行、次最新关闭的行等取决于实施方式。因此，没有与RFNPREV相关联的参数。另一个新的RFN命令可以被指定为在ACT命令之前或在PRE命令之后发出的RFNROW。RFNPREV和RFNROW命令可以在自动预充电命令之后发出。RFNROW命令包括RFN行的行地址。响应于RFNROW命令，DRAM刷新如由RFNROW命令内的行地址标识的RFN行的相邻行。
刷新仅一个相邻行
再次参考阵列100，注意，相邻行(诸如行2上方的行3)可以被认为在行2的左侧。相反，行1可以被认为在行2的右侧。除了行1和行N之外，所有剩余的行将类似地具有左行邻居和右行邻居。在仅一个相邻行刷新实施方式中，响应于RFN命令要刷新的是左相邻行还是右相邻行可以由行锤击缓解器220中的寄存器来确定。每当满足阈值概率时，该寄存器在两个值之间(例如，在0和1之间)切换。一个值(例如，0)可以被指派为选择左相邻行，并且剩余值(例如，1)可以被指派为选择右相邻行。可以相应地修改前面的示例RFN命令。例如，经修改的标记命令可以是经修改的PRE命令。来自JEDEC标准的现有PRE命令被修改为包括两个额外的位。一个位指示相邻行应当被刷新(或不刷新)，并且另一个位指示它是左相邻行还是右相邻行。类似地，可以以相同的方式修改ACT命令。此外，还可以修改RDA、WDA和WMA命令以包括该两参数字段。
替代地，可以修改先前所讨论的RFNPREV命令以包括左/右字段，该左/右字段标识要刷新的是左相邻行还是右相邻行。然后，DRAM将相应地刷新最近关闭的行的相邻行。类似地，先前讨论的RFNROW命令可以被修改为除了行地址之外还包括左/右字段。然后，DRAM将根据行地址来刷新适当的相邻行。
手动刷新
在前面的示例中，DRAM标识相邻行，因为它知道RFN行的位置。在手动刷新替代方案中，要刷新的(一个或多个)行由存储器控制器标识。为了手动标识这些相邻行，存储器控制器可以使用DRAM行邻近函数。例如，存储器控制器可以访问DRAM中的模式寄存器(MR寄存器)，或者可以使用现有MR中的保留位来标识DRAM行邻近函数。DRAM行邻近函数描述行的逻辑地址如何映射到物理行。行邻近函数取决于DRAM实施方式。在一个示例中，行邻近函数F(X)等于X/2。在另一示例中，F(X)等于X XOR(RIGHT_SHIFT((X AND 0x8),1)OR(RIGHT_SHIFT(X AND 0x8),2)))。将认识到，行邻近函数因此取决于DRAM制造商的设计。为了实现手动刷新，假设标记命令满足阈值概率。在该示例中，RFN行可以被认为具有由变量ROW标识的地址。然后，存储器控制器可以使用ACT命令和PRE命令发出相邻行的刷新。例如，ACT命令将指向ACT(F(ROW+/-1))。以此方式，可以连续刷新一个或两个相邻行。如果只左相邻行要被刷新，则ACT命令将被指向ACT(F(ROW-1))。类似地，如果只右相邻行要被刷新，则ACT命令将被指向ACT(F(ROW+1))。
在图5中图示了行锤击缓解器220中的过程流程。在步骤500中，在标记命令进入正由存储器控制器处理的命令队列时，行锤击缓解器中的诸如逻辑电路的电路确定是否标识到标记命令。如果未标识到标记命令，则过程返回到步骤500，直到标识到标记命令。在标识到标记命令的情况下，在步骤505中，诸如先前讨论的计数器和随机数生成器的概率引擎确定是否满足阈值概率。如果不满足阈值概率，则过程返回到步骤500。但是如果在步骤505中满足阈值概率，则在步骤510中发出RFN命令。
如本文所公开的存储器控制器可以有利地并入任何合适的移动设备或电子系统中。例如，如图6所示，蜂窝电话600、膝上型计算机605和平板PC 610全部都可以包括根据本公开的DRAM存储器控制器。诸如音乐播放器、视频播放器、通信设备和个人计算机的其它示例性电子系统也可以被配置有根据本公开构造的存储器控制器。
现在将在以下示例条款中概述本公开：
条款1.一种用于动态随机存取存储器(DRAM)的存储器控制器，包括：
逻辑电路，其被配置为标识指向所述DRAM中的给定行的标记命令；
概率引擎，其被配置为响应于标识到所述标记命令而确定是否满足阈值概率；以及
命令生成器，其被配置为响应于所述阈值概率的满足而命令所述DRAM刷新所述给定行之外的一个或多个行。
条款2.根据条款1所述的存储器控制器，还包括：
命令队列，其中所述逻辑电路还被配置为从呈现给所述命令队列的多个命令中标识所述标记命令。
条款3.根据条款2所述的存储器控制器，还包括：
仲裁器，其用于仲裁来自所述命令队列的命令。
条款4.根据条款1-3中任一项所述的存储器控制器，其中所述一个或多个行包括一对行。
条款5.根据条款4所述的存储器控制器，其中所述标记命令是对所述给定行预充电的命令，并且其中所述一对行是所述给定行的一对相邻行，所述概率引擎还被配置为响应于所述阈值概率的所述满足而断言所述标记命令中的刷新字段，以命令所述DRAM刷新所述一对相邻行。
条款6.根据条款4所述的存储器控制器，其中所述标记命令是激活所述给定行的命令，并且其中所述一对行是所述给定行的一对相邻行，所述概率引擎还被配置为响应于所述阈值概率的所述满足而断言所述标记命令中的刷新字段，以命令所述DRAM刷新所述一对相邻行两者。
条款7.根据条款4所述的存储器控制器，其中所述一对行是最近关闭的行的一对相邻行，所述概率引擎还被配置为响应于所述阈值概率的所述满足而发出刷新相邻行(RFN)命令以命令所述DRAM刷新所述一对相邻行。
条款8.根据条款7所述的存储器控制器，其中所述RFN命令包括行地址字段。
条款9.根据条款1-3中任一项所述的存储器控制器，其中所述DRAM中的所述给定行邻近第一相邻行并且邻近第二相邻行，并且其中所述概率引擎还被配置为响应于所述阈值概率的所述满足而命令只刷新所述第一相邻行或只刷新所述第二相邻行。
条款10.根据条款9所述的存储器控制器，其中所述概率引擎还被配置为发出具有行左或右字段的预充电命令，以命令只刷新所述第一相邻行或所述第二相邻行。
条款11.根据条款9所述的存储器控制器，其中所述概率引擎还被配置为发出具有行左或右字段的激活命令，以命令只刷新所述第一相邻行或所述第二相邻行。
条款12.根据条款9所述的存储器控制器，其中所述概率引擎还被配置为发出具有行左或右字段的刷新相邻行(RFN)命令，以命令只刷新所述第一相邻行或所述第二相邻行。
条款13.根据条款12所述的存储器控制器，其中所述RFN命令包括具有所述给定行的地址的行地址字段。
条款14.根据条款1-13中任一项所述的存储器控制器，其中所述标记命令是联合电子设备工程委员会(JEDEC)命令。
条款15.一种用于DRAM存储器控制器的方法，包括：
标识指向DRAM中的给定行的标记命令；
响应于标识到所述标记命令，确定所述标识到所述标记命令是否与阈值概率相关联；以及
响应于满足所述阈值概率，向所述DRAM发出刷新所述DRAM中的相邻行的命令。
条款16.根据条款15所述的方法，其中向所述DRAM发出所述命令包括修改所述标记命令。
条款17.根据条款16所述的方法，其中所述标记命令是用于所述给定行的预充电命令，并且其中修改所述标记命令包括断言所述预充电命令中的刷新字段。
条款18.根据条款17所述的方法，其中所述刷新字段的所述断言命令所述DRAM刷新所述给定行的一对相邻行。
条款19.根据条款17所述的方法，其中所述刷新字段的所述断言命令所述DRAM刷新所述给定行的仅一个相邻行。
条款20.根据条款16所述的方法，其中所述标记命令是用于所述给定行的激活命令，并且其中修改所述标记命令包括断言所述激活命令中的刷新字段。
条款21.根据条款20所述的方法，其中所述刷新字段的所述断言命令所述DRAM刷新所述给定行的一对相邻行。
条款22.根据条款17所述的方法，其中所述刷新字段的所述断言命令所述DRAM刷新所述给定行的仅一个相邻行。
条款23.根据条款15所述的方法，其中向所述DRAM发出刷新所述相邻行的所述命令包括：发出与所述标记命令分开的命令。
条款24.根据条款15所述的方法，其中发出所述命令包括：通过行邻近函数映射所述给定行的地址，以标识所述相邻行在所述DRAM中的物理位置。
条款25.一种用于动态随机存取存储器(DRAM)的存储器控制器，包括：
命令队列，其被配置为将去往所述DRAM的多个命令排成队列以形成命令队列；
第一流水线，其被配置为使所述命令队列流水线化以形成多个流水线化命令；
逻辑电路，其被配置为标识所述多个流水线化命令中的标记命令；
概率引擎，其被配置为响应于标识到所述标记命令而确定是否满足阈值概率；以及
命令生成器，其被配置为响应于所述阈值概率的满足而修改所述多个流水线化命令中的命令以形成经修改的命令，所述经修改的命令是去往所述DRAM的、刷新一个或多个行的命令。
条款26.根据条款25所述的存储器控制器，还包括：
用于所述经修改的命令的第二流水线。
条款27.根据条款25-26中任一项所述的存储器控制器，还包括时序检查电路，所述时序检查电路被配置为检查所述多个流水线化命令的时序。
条款28.根据条款25-27中任一项所述的存储器控制器，其中所述多个流水线化命令包括多个JEDEC命令。
条款29.根据条款25-28中任一项所述的存储器控制器，其中所述命令生成器还被配置为断言所述经修改的命令中的标志。
30.根据条款25-29中任一项所述的存储器控制器，其中所述命令队列包括先进先出(FIFO)缓冲器。
将认识到，在不脱离本公开的范围的情况下，可以对本公开的设备的材料、装置、配置和使用方法进行许多修改、替换和变化，并且可以在本公开的设备的材料、装置、配置和使用方法中进行许多修改、替换和变化。鉴于此，本公开的范围不应限于本文说明和描述的特定实施方式的范围(因为它们仅是通过其一些示例的方式)，而是相反，应与下文所附的权利要求及其功能等同物的范围完全相称。

Claims (30)

1.一种用于动态随机存取存储器(DRAM)的存储器控制器，包括：
逻辑电路，其被配置为标识指向所述DRAM中的给定行的标记命令；以及
概率引擎，其被配置为响应于标识到所述标记命令而确定是否满足阈值概率；以及
命令生成器，其被配置为响应于所述阈值概率的满足而命令所述DRAM刷新所述给定行之外的至少一行。
2.根据权利要求1所述的存储器控制器，还包括：
命令队列，其中所述逻辑电路还被配置为从呈现给所述命令队列的多个命令中标识所述标记命令。
3.根据权利要求2所述的存储器控制器，还包括：
仲裁器，其用于仲裁来自所述命令队列的命令。
4.根据权利要求1所述的存储器控制器，其中所述至少一行包括一对行。
5.根据权利要求4所述的存储器控制器，其中所述标记命令是对所述给定行预充电的命令，并且其中所述一对行是所述给定行的一对相邻行，所述概率引擎还被配置为响应于所述阈值概率的所述满足而断言所述标记命令中的刷新字段，以命令所述DRAM刷新所述一对相邻行。
6.根据权利要求4所述的存储器控制器，其中所述标记命令是激活所述给定行的命令，并且其中所述一对行是所述给定行的一对相邻行，所述概率引擎还被配置为响应于所述阈值概率的所述满足而断言所述标记命令中的刷新字段，以命令所述DRAM刷新所述一对相邻行。
7.根据权利要求4所述的存储器控制器，其中所述一对行是最近关闭的行的一对相邻行，所述概率引擎还被配置为响应于所述阈值概率的所述满足而发出刷新相邻行(RFN)命令以命令所述DRAM刷新所述一对相邻行。
8.根据权利要求7所述的存储器控制器，其中所述RFN命令包括行地址字段。
9.根据权利要求1所述的存储器控制器，其中所述DRAM中的所述给定行邻近第一相邻行并且邻近第二相邻行，并且其中所述概率引擎还被配置为响应于所述阈值概率的所述满足而命令只刷新所述第一相邻行或只刷新所述第二相邻行。
10.根据权利要求9所述的存储器控制器，其中所述概率引擎还被配置为发出具有行左或右字段的预充电命令，以命令只刷新所述第一相邻行或所述第二相邻行。
11.根据权利要求9所述的存储器控制器，其中所述概率引擎还被配置为发出具有行左或右字段的激活命令，以命令只刷新所述第一相邻行或所述第二相邻行。
12.根据权利要求9所述的存储器控制器，其中所述概率引擎还被配置为发出具有行左或右字段的刷新相邻行(RFN)命令，以命令只刷新所述第一相邻行或所述第二相邻行。
13.根据权利要求12所述的存储器控制器，其中所述RFN命令包括具有所述给定行的地址的行地址字段。
14.根据权利要求1所述的存储器控制器，其中所述标记命令是联合电子设备工程委员会(JEDEC)命令。
15.一种用于DRAM存储器控制器的方法，包括：
标识指向DRAM中的给定行的标记命令；
响应于标识到所述标记命令，确定所述标识到所述标记命令是否与阈值概率相关联；以及
响应于满足所述阈值概率，向所述DRAM发出刷新所述DRAM中的相邻行的命令。
16.根据权利要求15所述的方法，其中向所述DRAM发出所述命令包括修改所述标记命令。
17.根据权利要求16所述的方法，其中所述标记命令是用于所述给定行的预充电命令，并且其中修改所述标记命令包括断言所述预充电命令中的刷新字段。
18.根据权利要求17所述的方法，其中所述预充电命令中的所述刷新字段的断言命令所述DRAM刷新所述给定行的一对相邻行。
19.根据权利要求17所述的方法，其中所述预充电命令中的所述刷新字段的断言命令所述DRAM刷新所述给定行的仅一个相邻行。
20.根据权利要求16所述的方法，其中所述标记命令是用于所述给定行的激活命令，并且其中修改所述标记命令包括断言所述激活命令中的刷新字段。
21.根据权利要求20所述的方法，其中所述激活命令中的所述刷新字段的断言命令所述DRAM刷新所述给定行的一对相邻行。
22.根据权利要求17所述的方法，其中所述预充电命令中的所述刷新字段的断言命令所述DRAM刷新所述给定行的仅一个相邻行。
23.根据权利要求15所述的方法，其中向所述DRAM发出刷新所述相邻行的所述命令包括：发出与所述标记命令分开的命令。
24.根据权利要求15所述的方法，其中发出所述命令包括：通过行邻近函数映射所述给定行的地址，以标识所述相邻行在所述DRAM中的物理位置。
25.一种用于动态随机存取存储器(DRAM)的存储器控制器，包括：
命令队列，其被配置为将去往所述DRAM的多个命令排成队列以形成命令队列；
第一流水线，其被配置为使所述命令队列流水线化以形成多个流水线化命令；
逻辑电路，其被配置为标识所述多个流水线化命令中的标记命令；
概率引擎，其被配置为响应于标识到所述标记命令而确定是否满足阈值概率；以及
命令生成器，其被配置为响应于所述阈值概率的满足而修改所述多个流水线化命令中的命令以形成经修改的命令，所述经修改的命令是去往所述DRAM的、刷新一个或多个行的命令。
26.根据权利要求25所述的存储器控制器，还包括：
用于所述经修改的命令的第二流水线。
27.根据权利要求25所述的存储器控制器，还包括时序检查电路，所述时序检查电路被配置为检查所述多个流水线化命令的时序。
28.根据权利要求25所述的存储器控制器，其中所述多个流水线化命令包括多个JEDEC命令。
29.根据权利要求25所述的存储器控制器，其中所述命令生成器还被配置为断言所述经修改的命令中的标志。
30.根据权利要求25所述的存储器控制器，其中所述命令队列包括先进先出(FIFO)缓冲器。
CN202180068055.4A 2020-10-26 2021-08-19 具有用于行锤击缓解的快速随机行刷新的dram Pending CN116261754A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063105621P 2020-10-26 2020-10-26
US63/105,621 2020-10-26
US17/445,220 US20220129200A1 (en) 2020-10-26 2021-08-17 Dram with quick random row refresh for rowhammer mitigation
US17/445,220 2021-08-17
PCT/US2021/046731 WO2022093368A1 (en) 2020-10-26 2021-08-19 Dram with quick random row refresh for rowhammer mitigation

Publications (1)

Publication Number Publication Date
CN116261754A true CN116261754A (zh) 2023-06-13

Family

ID=81258406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180068055.4A Pending CN116261754A (zh) 2020-10-26 2021-08-19 具有用于行锤击缓解的快速随机行刷新的dram

Country Status (4)

Country Link
US (1) US20220129200A1 (zh)
EP (1) EP4233053A1 (zh)
CN (1) CN116261754A (zh)
WO (1) WO2022093368A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118520521A (zh) * 2024-07-22 2024-08-20 北京开源芯片研究院 动态随机存储器的数据行保护方法、装置、设备及存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230025554A (ko) * 2021-08-12 2023-02-22 삼성전자주식회사 호스트 장치 및 스토리지 장치의 구동 방법 및 스토리지 장치
US20230410882A1 (en) * 2022-06-16 2023-12-21 Qualcomm Incorporated Defense against row hammer attacks
CN115906087B (zh) * 2023-03-09 2023-07-07 长鑫存储技术有限公司 行锤攻击保护方法与存储器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373769B1 (en) * 1997-06-12 2002-04-16 Infineon Technologies Ag Decoded autofresh mode in a DRAM
US6212652B1 (en) * 1998-11-17 2001-04-03 Sun Microsystems, Inc. Controlling logic analyzer storage criteria from within program code
US6661721B2 (en) * 2001-12-13 2003-12-09 Infineon Technologies Ag Systems and methods for executing precharge commands using posted precharge in integrated circuit memory devices with memory banks each including local precharge control circuits
KR100647948B1 (ko) * 2004-03-22 2006-11-17 엘지전자 주식회사 적응적 인트라 매크로 블록 리프레쉬 방법
KR100665408B1 (ko) * 2004-11-08 2007-01-04 주식회사 하이닉스반도체 반도체 메모리 장치의 차동 증폭기 제어회로
US7734866B2 (en) * 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
JP2011101143A (ja) * 2009-11-05 2011-05-19 Elpida Memory Inc 半導体装置及びそのシステムとキャリブレーション方法
US9299400B2 (en) * 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9032141B2 (en) * 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9449671B2 (en) * 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
US20140314389A1 (en) * 2013-04-23 2014-10-23 Broadcom Corporation Segmented content reference circulation
US10489205B2 (en) * 2013-07-19 2019-11-26 Apple Inc. Enqueuing kernels from kernels on GPU/CPU
US9812185B2 (en) * 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
FR3066842B1 (fr) * 2017-05-24 2019-11-08 Upmem Logique de correction de row hammer pour dram avec processeur integre
TW201931360A (zh) * 2018-01-05 2019-08-01 晨星半導體股份有限公司 控制記憶體的電路及相關的方法
US10580475B2 (en) * 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR20190123875A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
TWI668630B (zh) * 2018-05-28 2019-08-11 華邦電子股份有限公司 亂數產生器以及亂數產生方法
US10636476B2 (en) * 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10950288B2 (en) * 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11222685B2 (en) * 2020-05-15 2022-01-11 Advanced Micro Devices, Inc. Refresh management for DRAM
US11488654B2 (en) * 2020-06-15 2022-11-01 Advanced Micro Devices, Inc. Memory row recording for mitigating crosstalk in dynamic random access memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118520521A (zh) * 2024-07-22 2024-08-20 北京开源芯片研究院 动态随机存储器的数据行保护方法、装置、设备及存储介质

Also Published As

Publication number Publication date
WO2022093368A1 (en) 2022-05-05
US20220129200A1 (en) 2022-04-28
EP4233053A1 (en) 2023-08-30

Similar Documents

Publication Publication Date Title
CN112185443B (zh) 用于调整受害者数据的设备和方法
CN112017712B (zh) 用于跟踪受害者行的设备和方法
CN112420107B (zh) 用于动态刷新分配的设备及方法
CN112242160B (zh) 用于跟踪行存取的设备和方法
US11854618B2 (en) Apparatuses, systems, and methods for determining extremum numerical values
US10957377B2 (en) Apparatuses and methods for distributed targeted refresh operations
CN108369820B (zh) 缓解具有可寻址行的存储器阵列中的数据丢失的方法
CN116261754A (zh) 具有用于行锤击缓解的快速随机行刷新的dram
KR20220000958A (ko) 스틸 속도를 제어하기 위한 장치 및 방법
CN112669889A (zh) 用于动态目标刷新窃取的设备和方法
US11482275B2 (en) Apparatuses and methods for dynamically allocated aggressor detection
CN114121126A (zh) 用于基于自刷新命令复位行锤击检测器电路的设备、系统及方法
CN116189734A (zh) 用于行地址跟踪的主草图和精细草图电路的装置、系统和方法
CN115705892A (zh) 用于抵消存储器攻击的设备和方法
WO2024054309A1 (en) Dynamic rowhammer management
US11915738B2 (en) Memory with capability to detect rows that are prone to data loss, memory system and operation method of memory
US20240312508A1 (en) Dynamic rowhammer management with per-row hammer tracking
US20240112717A1 (en) Memory with deterministic worst-case row address servicing, and associated systems, devices, and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination