CN114627929A - 存储器控制器和存储器系统 - Google Patents

存储器控制器和存储器系统 Download PDF

Info

Publication number
CN114627929A
CN114627929A CN202111461494.XA CN202111461494A CN114627929A CN 114627929 A CN114627929 A CN 114627929A CN 202111461494 A CN202111461494 A CN 202111461494A CN 114627929 A CN114627929 A CN 114627929A
Authority
CN
China
Prior art keywords
memory
refresh
security level
control circuit
per unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111461494.XA
Other languages
English (en)
Inventor
金雄来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210026556A external-priority patent/KR20220082706A/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114627929A publication Critical patent/CN114627929A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

本公开涉及存储器控制器和存储器系统。一种存储器控制器包括：安全水平设置电路，适于通过监控行锤击攻击的风险来设置安全水平；以及刷新管理命令控制电路，适于根据安全水平来控制每单位时间刷新管理命令要被施加到存储器的次数。

Description

存储器控制器和存储器系统
相关申请的交叉引用
本申请要求于2020年12月10日提交的美国临时申请号63/123,666的权益，并且要求于2021年2月26日提交的韩国专利申请号10-2021-0026556的优先权，这两个申请通过引用整体并入本文。
技术领域
本发明的各种实施例涉及存储器系统。
背景技术
随着存储器的集成度增加，存储器中包括的多个字线之间的间距减小。随着字线之间的间距减小，相邻字线之间的耦合效应增加。
每当数据被输入到存储器单元或从存储器单元被输出时，字线在活动状态与非活动状态之间切换。随着相邻字线之间的耦合效应增加，耦合到与频繁激活的字线邻近布置的字线的存储器单元中的数据可能被损坏。这种现象被称为行锤击(row hammering)。因为存储器单元的数据由于字线扰动而在存储器单元被刷新之前被损坏，所以存在问题。
图1是图示存储器设备中包括的单元阵列的一部分的示意图，以描述行锤击。
在图1中，‘WLL’可以对应于频繁激活的字线，并且‘WLL-1’和‘WLL+1’可以是与‘WLL’邻近布置的字线，即与频繁激活的字线邻近布置的字线。‘CL’可以对应于耦合到‘WLL’的存储器单元，并且‘CL-1’可以是耦合到‘WLL-1’的存储器单元，并且‘CL+1’可以是耦合到‘WLL+1’的存储器单元。每个存储器单元可以包括单元晶体管TL、TL-1或TL+1以及单元电容器CAPL、CAPL-1或CAPL+1。
在图1中，当‘WLL’被激活或被去激活时，‘WLL-1’和‘WLL+1’的电压可能会由于‘WLL’、‘WLL-1’和‘WLL+1’之间出现的耦合效应而增加或减少，从而影响单元电容器CAPL-1和CAPL+1中的电荷的量。因此，当‘WLL’被频繁激活并且‘WLL’在激活状态与去激活状态之间切换时，存储在‘CL-1’和‘CL+1’中包括的单元电容器CAPL-1和CAPL+1中的电荷的量的变化变大，并且存储器单元中的数据可能会恶化。
当字线在激活状态与去激活状态之间切换时生成的电磁波，可能通过将电子充电到耦合到相邻字线的存储器单元的单元电容器中或从单元电容器释放电子，而损坏耦合到相邻字线的存储器单元的单元电容器中存储的数据。
作为用于解决行锤击问题的方法，可以使用检测已经被多次激活的行并且刷新已经被多次激活的行的相邻行的方法。
发明内容
本发明的实施例涉及用于增加存储器系统的行锤击攻击防御能力的技术。
依照本发明的一个实施例，存储器控制器包括：安全水平设置电路，适于通过监控行锤击攻击的风险来设置安全水平；以及刷新管理命令控制电路，适于根据安全水平来控制每单位时间刷新管理命令要被施加到存储器的次数。
依照本发明的另一实施例，存储器控制器包括：安全水平设置电路，适于通过监控行锤击攻击的风险来设置安全水平；以及正常刷新命令控制电路，适于根据安全水平来控制每单位时间刷新命令要被施加到存储器的次数。
依照本发明的又一实施例，存储器系统包括：存储器；以及适于控制存储器的存储器控制器，其中存储器控制器包括：安全水平设置电路，适于通过监控行锤击攻击的风险来设置安全水平；以及刷新管理命令控制电路，适于根据安全水平来控制每单位时间刷新管理命令要被施加到存储器的次数。
依照本发明的再一实施例，存储器系统包括：存储器；以及适于控制存储器的存储器控制器，其中存储器控制器包括：安全水平设置电路，适于通过监控行锤击攻击的风险来设置安全水平；以及正常刷新命令控制电路，适于根据安全水平来控制每单位时间刷新命令要被施加到存储器的次数。
依照本发明的再一实施例，存储器系统包括：存储器；以及存储器控制器，存储器控制器耦合到存储器，并且包括行锤击对应块，行锤击对应块被配置成：接收与存储器上的操作相关联的活动信息、高速缓存未命中信息和不可纠正错误信息；基于所接收的信息中的至少一项信息来监控存储器上的行锤击的概率；基于行锤击的概率，确定安全水平；以及向存储器施加命令，该命令包括刷新命令和刷新管理命令中的至少一项，其中命令的施加速率基于安全水平而被确定。
附图说明
图1是图示存储器设备中包括的单元阵列的一部分的示意图，以描述行锤击。
图2是图示依照本发明的一个实施例的存储器系统的框图。
图3是图示依照本发明的一个实施例的在图2中示出的行锤击对应块的框图。
图4是图示依照本发明的一个实施例的在图2中示出的存储器的框图。
具体实施方式
下面将参考附图更详细地描述本发明的各种实施例。然而，本发明可以以不同的形式来体现，并且不应当被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将透彻和完整，并且将会将本发明的范围充分传达给本领域技术人员。贯穿本公开，贯穿本发明的各个图和实施例，同样的附图标记指代同样的部分。
图2是图示依照本发明的一个实施例的存储器系统200的框图。
参考图2，存储器系统200可以包括存储器控制器210和存储器250。
存储器控制器210可以根据来自主机HOST的请求来控制存储器250的操作。主机HOST可以包括中央处理单元(CPU)、图形处理单元(GPU)、应用处理器(AP)等。存储器控制器210可以包括主机接口211、调度器213、命令生成器215、行锤击对应块217、错误纠正块219和存储器接口221。存储器控制器210可以被包括在CPU、GPU、AP等中。在这种情况下，主机HOST可以意指这些结构中的不同于存储器控制器210的结构。例如，当存储器控制器210被包括在CPU中时，主机HOST可以表示CPU中除了存储器控制器210之外的其余组成元件。存储器控制器210、主机接口211、调度器213、命令生成器215、行锤击对应块217、错误纠正块219和存储器接口221可以包括它们相应的操作和功能所需的所有电路、系统、软件、固件和设备。
主机接口211可以被提供用作存储器控制器210与主机HOST之间的接口。
调度器213可以确定来自主机HOST的请求之中的、要向存储器250命令的请求的顺序。调度器213可以使从主机HOST接收请求的顺序不同于要向存储器250命令的操作的顺序，以便改进存储器250的性能。例如，即使主机HOST首先请求对存储器250的读取操作并且然后再请求写入操作，也可以调整顺序使得写入操作在读取操作之前被执行。
调度器213可以在从主机HOST请求的操作之间调度刷新操作，即刷新命令的施加，以便防止存储器250中的数据丢失。而且，调度器213可以调度刷新管理操作RFM，即刷新管理命令的施加，以便应对行锤击攻击。每单位时间要施加刷新命令的次数(即刷新命令的施加速率)和每单位时间要施加刷新管理命令的次数(即刷新管理命令的施加速率)可以由行锤击对应块217确定。这里，刷新管理操作可以指代刷新存储器中其数据由于行锤击攻击而极有可能丢失的行的操作。
命令生成器215可以根据由调度器213确定的操作顺序，来生成要被施加到存储器250的命令。
行锤击对应块217可以监控行锤击攻击的风险，并且调度每单位时间要施加刷新命令的次数和每单位时间要施加刷新管理命令的次数。稍后将参考图3详细描述行锤击对应块217的结构和操作。
错误纠正块219可以生成错误纠正码，并且使用错误纠正码来执行错误纠正操作。错误纠正块219可以生成要与写入数据一起被写入存储器250中的错误纠正码。而且，错误纠正块219可以基于与读取数据一起被读取的错误纠正码，来纠正从存储器250读取的读取数据中的错误。
存储器接口221可以被提供用作存储器控制器210与存储器250之间的接口。命令和地址CA可以通过存储器接口221从存储器控制器210被传送到存储器250，并且数据DATA可以通过存储器接口221被传送和接收。存储器接口221还可以被称为物理(PHY)接口。
存储器250可以执行由存储器控制器210命令的操作。存储器250可以是需要刷新操作的存储器。例如，存储器250可以是动态随机存取存储器(DRAM)或需要刷新操作的另一类型的存储器。
图3是图示依照本发明的一个实施例的在图2中示出的行锤击对应块217的框图。
参考图3，行锤击对应块217可以包括安全水平设置电路310、刷新管理命令控制电路320和正常刷新命令控制电路330。
安全水平设置电路310可以通过监控行锤击攻击的风险来设置安全水平。安全水平设置电路310可以在确定由于行锤击攻击导致数据丢失的概率高时，将安全水平设置为高，否则可以将安全水平设置为低。在本公开的各种实施例中，安全水平设置电路310可以监控活动信息ACT_CMD、高速缓存未命中信息MISS_ALERT和不可纠正错误信息UE，以对行锤击攻击的风险进行分级。安全水平代码SECURITY_LEVEL[0:3]可以是指示设置的安全水平的代码。安全水平代码SECURITY_LEVEL[0:3]可以指示0与3之间的安全水平。例如，当安全水平为0时，SECURITY_LEVEL[0]可以具有‘1’的值，并且每个SECURITY_LEVEL[1:3]可以具有‘0’的值。类似地，当安全水平为2时，SECURITY_LEVEL[2]可以具有‘1’的值，每个SECURITY_LEVEL[0]、[1]和[3]可以具有‘0’的值。
安全水平设置电路310可以接收活动信息ACT_CMD，每当活动命令被施加到存储器250时，活动信息ACT_CMD被激活。进一步地，安全水平设置电路310可以监控每单位时间要施加活动命令的次数，并且随着每单位时间要施加活动命令的次数更高，将安全水平设置为更高。当存在行锤击攻击时，每单位时间要施加活动命令的次数增加的特性被使用。活动信息ACT_CMD可以从调度器213被提供。
安全水平设置电路310还可以接收高速缓存未命中信息MISS_ALERT，高速缓存未命中信息MISS_ALERT在高速缓存未命中出现时被激活。进一步地，安全水平设置电路310可以监控每单位时间出现高速缓存未命中的次数，并且随着高速缓存未命中速率变得更高，将安全水平设置为更高。这是基于高速缓存未命中速率在存在行锤击攻击时由于频繁激活而增加的特性。可以通过主机接口211，从包括高速缓存存储器的主机HOST接收高速缓存未命中信息MISS_ALERT。
安全水平设置电路310还可以接收不可纠正错误信息UE，不可纠正错误信息UE在不可纠正错误出现时被激活。进一步地，安全水平设置电路310可以监控每单位时间出现不可纠正错误的次数，并且随着每单位时间不可纠正错误出现的次数变得更高，将安全水平设置为更高。这是基于当存在行锤击攻击时存储器250的错误数目增加并且不可纠正错误的数目增加的特性。可以从错误纠正块219提供不可纠正错误信息UE。
本文说明了，安全水平设置电路310基于活动信息ACT_CMD、高速缓存未命中信息MISS_ALERT和不可纠正错误信息UE来设置安全水平。然而，安全水平设置电路310可以能够仅基于这些信息ACT_CMD、MISS_ALERT和UE中的一部分(例如，一项或多项)来设置安全水平，并且它还可以能够基于除了信息ACT_CMD、MISS_ALERT和UE之外的其他信息来设置安全水平。
刷新管理命令控制电路320可以根据由安全水平设置电路310设置的安全水平，来控制每单位时间要向存储器250施加刷新管理命令的次数。在本公开的各种实施例中，随着安全水平更高，刷新管理命令控制电路320可以将刷新管理命令控制为被更频繁地施加。每当激活的次数(即每单位时间活动信息ACT_CMD被激活的次数)达到阈值RFM[0:N]时，刷新管理命令控制电路320可以控制每单位时间要向存储器250施加刷新管理命令的次数。该阈值RFM[0:N]可以根据安全水平而变化。阈值RFM[0:N]可以通过存储器接口221从存储器250接收。存储器250可以将根据设置的安全水平而确定的阈值RFM[0:N]传送到刷新管理命令控制电路320。每当每单位时间活动信息ACT_CMD被激活的次数达到阈值RFM[0:N]时，刷新管理命令控制电路320可以激活刷新管理命令信息RFM_CMD。刷新管理命令信息RFM_CMD可以被传送到调度器213。当刷新管理命令信息RFM_CMD被激活时，调度器213可以调度刷新管理操作，即刷新管理命令的施加。
尽管本文说明的是刷新管理命令控制电路320从存储器250接收阈值RFM[0:N]，但是刷新管理命令控制电路320可以不从存储器250接收阈值RFM[0:N]，而是可以根据安全水平不同地设置阈值RFM[0:N]。
正常刷新命令控制电路330可以根据由安全水平设置电路310设置的安全水平，来控制刷新命令的刷新速率，刷新命令的刷新速率是每单位时间要向存储器250施加刷新命令的次数。随着安全水平增加，正常刷新命令控制电路330可以增加刷新命令的刷新速率。在本公开的各种实施例中，当安全水平低时，正常刷新命令控制电路330可以根据存储器250的温度来调整刷新命令的刷新速率。当安全水平高时，正常刷新命令控制电路330可以将刷新命令的刷新速率调整为最大水平，而不管存储器250的温度如何。下面的表1概括了根据安全水平的刷新命令的刷新速率。
[表1]
Figure BDA0003388835320000081
随着刷新操作被更频繁地执行，对抗行锤击攻击的防御能力可以变得更高。因此，随着安全水平变得更高，当刷新速率提高时，高效地防御行锤击攻击可以是可能的。输入到正常刷新命令控制电路330的温度信息TEMP_MEM可以通过存储器接口221从存储器250接收。因为当温度低时存储器250的数据保持时间增加，并且当温度高时存储器250的数据保持时间减小，所以当安全水平低时，根据温度来调整刷新速率可以减小存储器250的刷新操作消耗的电流量。刷新命令信息REF_CMD可以被传送到调度器213。当刷新命令信息REF_CMD被激活时，调度器213可以调度刷新操作，即刷新命令的施加。
图4是图示依照本发明的一个实施例的在图2中示出的存储器250的框图。
参考图4，存储器250可以包括命令地址接收电路401、数据传送/接收电路403、命令解码器410、行控制电路430、列控制电路440、地址控制电路450、地址计数器451、存储器核460、刷新目标选择电路470、阈值存储电路480和热传感器490。
命令地址接收电路401可以接收命令和地址CA。根据存储器250的类型，命令和地址可以被输入到相同的输入端子，或者命令和地址可以被输入到分开的输入端子。在本文中，图示了命令和地址CA被输入到相同的输入端子。命令和地址CA可以是多个位。
数据传送/接收电路403可以接收数据DATA或传送数据DATA。数据传送/接收电路403可以在写入操作期间接收要被写入到存储器核460中的数据DATA，并且在读取操作期间传送从存储器核460读取的数据DATA。
命令解码器410可以对命令和地址CA进行解码，以发现由存储器控制器210向存储器250命令的操作的类型。
作为命令解码器410的解码的结果，当基于行的操作(诸如活动操作、预充电操作、刷新操作、刷新管理操作等)被指示时，行控制电路430可以控制该基于行的操作。活动信号ACT可以是指示活动操作的信号。预充电信号PCG可以是指示预充电操作的信号。刷新信号REF可以是指示刷新操作的信号。刷新管理信号RFM可以是指示刷新管理操作的信号。在本文中，刷新管理操作可以是用于刷新由刷新目标选择电路470选择的行的操作，以便防止可能由于行锤击攻击而出现的数据丢失。该操作还可以被称为智能刷新操作。
作为命令解码器410的解码的结果，当基于列的操作(诸如写入操作和列操作)被指示时，列控制电路440可以控制该基于列的操作。写入信号WR可以是指示写入操作的信号。读取信号RD可以是指示读取操作的信号。
地址控制电路450可以将从命令解码器410接收的地址确定为行地址R_ADD或列地址C_ADD，并且将其传送到存储器核460。当作为命令解码器410的解码的结果而发现活动操作被指示时，地址控制电路450可以将所接收的地址确定为行地址R_ADD。当发现读取和写入操作被指示时，地址控制电路450可以将所接收的地址确定为列地址C_ADD。
地址计数器451可以生成要被用于刷新操作的刷新地址REF_ADD。每当刷新信号REF被激活时，地址计数器451可以将刷新地址REF_ADD增加1。因为每当刷新信号REF被激活时刷新地址REF_ADD被改变，所以存储器核460的行可以被顺序刷新。
刷新目标选择电路470可以选择其数据由于行锤击攻击而极有可能丢失的行，并且将它提供给存储器核460。在本公开的各种实施例中，刷新目标选择电路470可以向存储器核460提供与已经被过度激活很多次的行的相邻行相对应的地址，作为智能刷新地址SR_ADD。
存储器核460可以执行由内部命令信号ACT、PCG、WR、RD、REF和RFM指示的操作。存储器核460可以包括：单元阵列，其包括被布置成多个行和多个列的存储器单元；用于激活/去激活单元阵列的行的行解码器；以及列解码器和输入/输出电路，用于向单元阵列输入/从单元阵列输出数据，这些是用于诸如活动操作、预充电操作、读取操作、写入操作、刷新操作和智能刷新操作之类的操作的部件。当活动信号ACT被激活时，存储器核460的行之中的、基于行地址R_ADD而被选择的行可以被激活。当预充电信号PCG被激活时，被激活的行可以被去激活。当写入信号WR被激活时，数据可以被写入到存储器核460的列之中的、基于列地址C_ADD而被选择的列中。当读取信号RD被激活时，可以从存储器核460的列之中的、基于列地址C_ADD而被选择的列来读取数据。当刷新信号REF被激活时，存储器核460的行之中的、基于刷新地址REF_ADD而被选择的行可以被刷新。当刷新管理信号RFM被激活时，存储器核460的行之中的、基于智能刷新地址SR_ADD而被选择的行可以被刷新。
阈值存储电路480可以通过命令解码器410接收安全水平，安全水平由存储器控制器410的安全水平设置电路310设置。阈值存储电路480可以存储针对每个安全水平的不同阈值，每个安全水平反映存储器250的特性。进一步地，阈值存储电路480可以通过数据传送/接收电路403，将存储的阈值之中的、对应于安全水平的阈值RFM[0:N]传送到存储器控制器210。存储器控制器210的刷新管理命令控制电路320可以基于从存储器250传送的阈值RFM[0:N]来操作。
热传感器490可以感测存储器250的温度。由热传感器490感测的温度信息TEMP_MEM可以通过数据传送/接收电路403被传送到存储器控制器210。存储器控制器210的正常刷新命令控制电路330可以基于从存储器250传送的温度信息TEMP_MEM来操作。
阈值存储电路480将阈值RFM[0:N]传送到存储器控制器210的时刻以及热传感器490将温度信息TEMP_MEM传送到存储器控制器210的时刻可以由命令解码器410来控制。
根据本发明的实施例，可以增加存储器系统的行锤击攻击防御能力。
期望在本发明的实施例中获得的效果不限于上面提及的效果，并且从上面的描述中，本发明所属领域的普通技术人员还可以清楚地理解上面未提及的其他效果。
虽然已经关于具体实施例描述了本发明，但是对于本领域技术人员来说将明显的是，在不脱离如所附权利要求中限定的本发明的精神和范围的情况下，可以进行各种改变和修改。此外，实施例可以组合以形成另外的实施例。

Claims (21)

1.一种存储器控制器，包括：
安全水平设置电路，适于通过监控行锤击攻击的风险来设置安全水平；以及
刷新管理命令控制电路，适于根据所述安全水平来控制每单位时间刷新管理命令要被施加到存储器的次数。
2.根据权利要求1所述的存储器控制器，还包括：
正常刷新命令控制电路，适于根据所述安全水平来控制每单位时间刷新命令要被施加到所述存储器的次数。
3.根据权利要求1所述的存储器控制器，其中所述安全水平设置电路通过监控以下至少一项来设置所述安全水平：活动信息、高速缓存未命中信息和不可纠正错误信息。
4.根据权利要求1所述的存储器控制器，其中所述刷新管理命令控制电路控制每单位时间所述刷新管理命令要被施加到所述存储器的所述次数，使得每当激活的数目达到阈值时，所述刷新管理命令被施加到所述存储器，并且
其中所述阈值根据所述安全水平而被调整。
5.根据权利要求4所述的存储器控制器，其中所述阈值从所述存储器被接收，并且
其中从所述存储器传送到所述刷新管理命令控制电路的所述阈值根据所述安全水平而被调整。
6.根据权利要求2所述的存储器控制器，其中随着所述安全水平变得更高，所述正常刷新命令控制电路增加每单位时间所述刷新命令要被施加到所述存储器的所述次数。
7.根据权利要求2所述的存储器控制器，其中：
在所述安全水平低时，所述正常刷新命令控制电路根据所述存储器的温度，来控制每单位时间所述刷新命令要被施加到所述存储器的所述次数，并且
在所述安全水平高时，所述正常刷新命令控制电路将每单位时间所述刷新命令要被施加到所述存储器的所述次数控制为最大水平，而不管所述存储器的所述温度如何。
8.根据权利要求7所述的存储器控制器，其中所述正常刷新命令控制电路接收关于根据所述存储器的所述温度、每单位时间所述刷新命令要被施加到所述存储器的所述次数的信息。
9.根据权利要求2所述的存储器控制器，还包括：
主机接口，适于与主机通信；
调度器，适于调度所述存储器的操作；
命令生成器，适于生成要被施加到所述存储器的命令；
错误纠正电路，适于纠正错误；以及
存储器接口，适于与所述存储器通信。
10.一种存储器控制器，包括：
安全水平设置电路，适于通过监控行锤击攻击的风险来设置安全水平；以及
正常刷新命令控制电路，适于根据所述安全水平来控制每单位时间刷新命令要被施加到存储器的次数。
11.根据权利要求10所述的存储器控制器，其中随着所述安全水平变得更高，所述正常刷新命令控制电路增加每单位时间所述刷新命令要被施加到所述存储器的所述次数。
12.根据权利要求11所述的存储器控制器，其中：
在所述安全水平低时，所述正常刷新命令控制电路根据所述存储器的温度，来控制每单位时间所述刷新命令要被施加到所述存储器的所述次数，并且
在所述安全水平高时，所述正常刷新命令控制电路将每单位时间所述刷新命令要被施加到所述存储器的所述次数控制为最大水平，而不管所述存储器的所述温度如何。
13.一种存储器系统，包括：
存储器；以及
存储器控制器，适于控制所述存储器，
其中所述存储器控制器包括：
安全水平设置电路，适于通过监控行锤击攻击的风险来设置安全水平；以及
刷新管理命令控制电路，适于根据所述安全水平来控制每单位时间刷新管理命令要被施加到所述存储器的次数。
14.根据权利要求13所述的存储器系统，还包括：
正常刷新命令控制电路，适于根据所述安全水平来控制每单位时间刷新命令要被施加到所述存储器的次数。
15.根据权利要求13所述的存储器系统，其中所述安全水平设置电路通过监控以下至少一项来设置所述安全水平：活动信息、高速缓存未命中信息和不可纠正错误信息。
16.根据权利要求13所述的存储器系统，其中所述刷新管理命令控制电路控制每单位时间所述刷新管理命令被施加到所述存储器的所述次数，使得每当激活的数目达到阈值时，所述刷新管理命令要被施加到所述存储器，并且
其中所述阈值根据所述安全水平而被调整。
17.根据权利要求16所述的存储器系统，其中所述阈值从所述存储器被传送到所述刷新管理命令控制电路，并且
其中从所述存储器传送到所述刷新管理命令控制电路的所述阈值根据所述安全水平而被调整。
18.根据权利要求14所述的存储器系统，其中：
在所述安全水平低时，所述正常刷新命令控制电路根据所述存储器的温度，来控制每单位时间所述刷新命令要被施加到所述存储器的所述次数，并且
在所述安全水平高时，所述正常刷新命令控制电路将每单位时间所述刷新命令要被施加到所述存储器的所述次数控制为最大水平，而不管所述存储器的所述温度如何。
19.根据权利要求18所述的存储器系统，其中所述正常刷新命令控制电路接收关于根据所述存储器的所述温度、每单位时间所述刷新命令要被施加到所述存储器的所述次数的信息。
20.一种存储器系统，包括：
存储器；以及
存储器控制器，适于控制所述存储器，
其中所述存储器控制器包括：
安全水平设置电路，适于通过监控行锤击攻击的风险来设置安全水平；以及
正常刷新命令控制电路，适于根据所述安全水平来控制每单位时间刷新命令要被施加到所述存储器的次数。
21.一种存储器系统，包括：
存储器；以及
存储器控制器，耦合到所述存储器并且包括行锤击对应块，所述行锤击对应块被配置成：
接收与所述存储器上的操作相关联的活动信息、高速缓存未命中信息和不可纠正错误信息；
基于所接收的信息中的至少一项信息，监控所述存储器上的行锤击的概率；
基于所述行锤击的所述概率，确定安全水平；以及
向所述存储器施加命令，所述命令包括刷新命令和刷新管理命令中的至少一项，
其中所述命令的施加速率基于所述安全水平而被确定。
CN202111461494.XA 2020-12-10 2021-12-02 存储器控制器和存储器系统 Withdrawn CN114627929A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063123666P 2020-12-10 2020-12-10
US63/123,666 2020-12-10
KR1020210026556A KR20220082706A (ko) 2020-12-10 2021-02-26 메모리 콘트롤러 및 메모리 시스템
KR10-2021-0026556 2021-02-26

Publications (1)

Publication Number Publication Date
CN114627929A true CN114627929A (zh) 2022-06-14

Family

ID=81897986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111461494.XA Withdrawn CN114627929A (zh) 2020-12-10 2021-12-02 存储器控制器和存储器系统

Country Status (2)

Country Link
US (1) US11790975B2 (zh)
CN (1) CN114627929A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11972788B2 (en) * 2021-03-11 2024-04-30 Micron Technology, Inc. Apparatuses, systems, and methods for controller directed targeted refresh operations based on sampling command

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117544B2 (en) * 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US10192608B2 (en) * 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US10410710B2 (en) 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory
US10950288B2 (en) 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
KR20230045774A (ko) * 2021-09-29 2023-04-05 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20220189535A1 (en) 2022-06-16
US11790975B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
US9257169B2 (en) Memory device, memory system, and operating methods thereof
US10725695B2 (en) Memory system and operating method thereof
CN108958962B (zh) 半导体器件及其存储系统和用于控制刷新操作的方法
US10475503B2 (en) Circuit for selecting row to be refreshed
CN116324994A (zh) 减轻行锤攻击
US20230402086A1 (en) Memory system
US11790975B2 (en) Memory controller and memory system
KR100652380B1 (ko) 버퍼를 이용하여 리프레쉬하는 메모리 장치 및 그 방법
US11915738B2 (en) Memory with capability to detect rows that are prone to data loss, memory system and operation method of memory
US20200066329A1 (en) Memory system and operation method of memory system
US20230162776A1 (en) Memory
CN115881185A (zh) 存储器装置、存储器系统和存储器装置的操作方法
CN116168742A (zh) 存储器和存储系统及存储器和存储系统的操作方法
KR20220082706A (ko) 메모리 콘트롤러 및 메모리 시스템
KR20140042341A (ko) 반도체 장치 및 그 동작 방법
US20240185904A1 (en) Memory device and operating method thereof
US11990198B2 (en) Memory system and operation method of memory system
US20230064594A1 (en) Memory, memory system, operation method of memory and operation method of memory system
CN112927735A (zh) 存储器和存储系统
US11475936B2 (en) Memory and memory system
US20240038288A1 (en) Memory device refresh operations
US20240069757A1 (en) Memory control device and refresh control method thereof
KR20240084157A (ko) 메모리 장치 및 메모리 장치의 동작 방법
CN118155700A (zh) 存储器件、存储系统以及存储器件的操作方法
KR20220082730A (ko) 메모리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220614