CN113380618A - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN113380618A
CN113380618A CN202110234823.0A CN202110234823A CN113380618A CN 113380618 A CN113380618 A CN 113380618A CN 202110234823 A CN202110234823 A CN 202110234823A CN 113380618 A CN113380618 A CN 113380618A
Authority
CN
China
Prior art keywords
film
etching
oxide film
spacer
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110234823.0A
Other languages
English (en)
Inventor
村木雄介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN113380618A publication Critical patent/CN113380618A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种基板处理方法和基板处理装置，在交替地层叠有硅层和硅锗层的基板的处理中恰当地对作为绝缘膜的间隔膜进行去除。在交替地层叠有硅膜和硅锗膜的基板的处理方法中，至少在所述硅膜和所述硅锗膜的侧面形成有低介电常数的间隔膜，所述基板处理方法包括以下工序：通过使用远程等离子体被进行了自由基化的含氧气体来在所述间隔膜的表层形成氧化膜；以及对所形成的所述氧化膜进行蚀刻去除。

Description

基板处理方法和基板处理装置
技术领域
本公开涉及一种基板处理方法和基板处理装置。
背景技术
在专利文献1中公开了一种使用包含卤元素的气体对在基板的表面上以覆盖晶体管的方式进行成膜所得到的SiN膜进行蚀刻的半导体装置的制造方法。根据专利文献1所记载的方法，在供给包含卤元素的气体的初始的阶段，混合包含碱性气体的气体地进行供给。由此，使以覆盖SiN膜的表面的方式形成的SiNO膜变化为反应生成物的膜，由此通过包含卤元素的气体进行对SiN膜的蚀刻。
现有技术文献
专利文献
专利文献1：国际公开第2012/063901号
发明内容
发明要解决的问题
本公开所涉及的技术在交替地层叠有硅层和硅锗层的基板的处理中恰当地对作为绝缘膜的间隔膜进行去除。
用于解决问题的方案
本公开的一个方式是一种交替地层叠有硅膜和硅锗膜的基板的处理方法，至少在所述硅膜和所述硅锗膜的侧面形成有低介电常数的间隔膜，所述基板处理方法包括以下工序：通过使用远程等离子体被进行了等离子体化的含氧气体来在所述间隔膜的表层形成氧化膜；以及对所形成的所述氧化膜进行蚀刻去除。
发明的效果
根据本公开，在交替地层叠有硅层和硅锗层的基板的处理中恰当地对作为绝缘膜的间隔膜进行去除。
附图说明
图1是示意性地表示以往的晶圆处理的情形的说明图。
图2是表示本实施方式所涉及的晶圆处理的主要工序的流程图。
图3是示意性地表示本实施方式所涉及的晶圆处理的情形的说明图。
图4是表示等离子体处理装置的结构的一例的纵剖截面图。
图5是表示等离子体氧化处理的时间与氧化量的关系的曲线图。
图6是表示蚀刻处理装置的结构的一例的纵剖截面图。
图7是表示本实施方式所涉及的晶圆处理的结果的一例的说明图。
附图标记说明
IS：间隔膜；Ox：氧化膜；Si：硅；SiGe：硅锗；W：晶圆。
具体实施方式
在半导体器件中，含有硅的膜被广泛地应用于各种用途。例如，在栅电极、沟道材料等中使用硅锗(SiGe)膜、硅(Si)膜。而且，以往，在纳米片或纳米线之类的GAA(Gate allaround：环绕栅极)晶体管的制造工序中，如图1所示，依次进行(a)在基板(晶圆W)上层叠SiGe膜和Si膜、(b)对SiGe膜进行选择蚀刻、(c)埋入作为绝缘膜的间隔膜IS(InnerSpacer)以及(d)对多余的间隔膜IS进行蚀刻。此外，在(c)中埋入的绝缘膜构成为用于减少在之后的工序中埋入的金属栅与源极/漏极之间的寄生电容的绝缘膜。另外，进行(d)中的对间隔膜IS进行蚀刻，以至少使所层叠的Si膜的侧面露出。在之后的工序中，使在露出的Si膜的侧面(以下称作“露出侧面”)外延生长结晶硅薄膜。
上述的专利文献1所公开的技术为用于进行该(d)对多余的间隔膜IS进行蚀刻的方法。具体地说，使用包含卤元素的气体对以覆盖晶体管的方式进行成膜所得到的氮化硅(SiN)膜(间隔膜IS)进行蚀刻，来实现将该SiN膜形成为期望的厚度。
另外，近年来，作为纳米片构造的新一代晶体管的间隔膜IS的材料候选，与以往的SiN膜低相比介电常数低的材料、例如含碳氧化硅膜(SiOC膜)、硅碳氮化膜(SiON膜)、碳氮氧化硅膜(SiOCN膜)、硅硼碳氮膜(SiBCN膜)得到了关注。然而，这些SiOC膜、SiON膜、SiOCN膜、SiBCN膜具有化学稳定性，以现有的蚀刻方法(例如湿蚀刻、干蚀刻)无法得到期望的蚀刻量。即，在作为间隔膜IS使用这些材料的情况下，无法恰当地进行前述的(d)中的对间隔膜IS进行蚀刻，难以在沟道中无损伤地进行各向同性的蚀刻。
本公开所涉及的技术是鉴于上述情况完成的，在交替地层叠有硅层和硅锗层的基板的处理中，特别恰当地对SiOC膜等介电常数低的间隔膜进行去除。下面，参照附图来说明作为本实施方式所涉及的基板处理方法的晶圆处理。此外，在本说明书和附图中，对实质上具有相同的功能结构的要素标注相同的标记，由此省略重复说明。
图2是示出作为本实施方式所涉及的晶圆处理方法的、与间隔膜IS(以下的说明中例如为SiOC膜)的去除有关的主要工序的流程图。另外，图3是表示与间隔膜IS的去除有关的主要工序的说明图。
如图2和图3所示，在本实施方式所涉及的间隔膜IS的去除期间，进行以下工序：在以覆盖在晶圆W上层叠的Si层和SiGe层的至少侧面的方式形成的间隔膜IS的表层形成氧化膜Ox(图2的步骤T1)；以及对所形成的氧化膜Ox进行蚀刻去除(图2的步骤T2)。重复进行这些步骤T1和步骤T2，直至如图3的(e)所示那样通过对间隔膜IS进行蚀刻去除而至少露出Si膜的侧面并形成露出侧面为止(图2的分支C1)。
下面，对图2和图3所示的各工序的详细方法进行说明。
<步骤T1：在间隔膜上形成氧化膜>
在图2的步骤T1中，使用作为等离子体处理部的等离子体处理装置1来将间隔膜IS进行氧化，从间隔膜IS的表层即表面起沿深度方向形成氧化膜Ox。图4是表示用于进行该等离子体氧化处理的等离子体处理装置1的结构的概要的纵剖截面图。
如图4所示，等离子体处理装置1具备用于收容晶圆W的密闭构造的处理容器10。处理容器10例如由铝或铝合金形成，处理容器10的上端开放，且通过作为顶部的盖体10a而被封闭。在处理容器10的侧面设置有晶圆W的搬入搬出口(未图示)，等离子体处理装置1经由该搬入搬出口而与外部连接。搬入搬出口构成为通过闸阀(未图示)而开闭自如。
处理容器10的内部通过分隔板11被分隔为上方的等离子体生成空间P和下方的处理空间S。即，本实施方式所涉及的等离子体处理装置1构成为使等离子体生成空间P与处理空间S分离了的远程等离子体处理装置。
分隔板11具有以从等离子体生成空间P朝向处理空间S侧隔开间隔的方式重叠地配置的至少两个板状构件12、13。板状构件12、13分别具有以沿重叠的方向贯穿板状构件12、13的方式形成的狭缝12a、13a。而且，各狭缝12a、13a被配置成在俯视观察时不重合，由此分隔板11作为所谓的离子阱发挥功能，该离子阱用于抑制当在等离子体生成空间P中生成等离子体时等离子体中的离子透过分隔板11并到达处理空间S。更具体地说，通过配置成狭缝12a与狭缝13a不重合的迷宫构造，来阻止各向异性地移动的离子的移动，另一方面，还使各向同性地移动的自由基透过。
等离子体生成空间P具有供气部20和等离子体生成部30，所述供气部20向处理容器10内供给处理气体，所述等离子体生成部30使被供给至处理容器10内的处理气体等离子体化。
供气部20与多个气体供给源(未图示)连接，所述多个气体供给源分别向处理容器10的内部供给包括含氧气体(例如O2气体)和稀释气体(例如Ar气体)的处理气体。此外，只要能够在间隔膜IS的表层形成氧化膜Ox即可，向供气部20供给的含氧气体、稀释气体的种类不限定于此。
另外，在供气部20设置有流量调节器(未图示)，该流量调节器用于调节对等离子体生成空间P供给处理气体的供给量。流量调节器例如具有开闭阀和质量流量控制器。
等离子体生成部30构成为使用RF天线的电感耦合型的装置。处理容器10的盖体10a例如由石英板形成，构成为电介质窗。在盖体10a的上方形成有用于使处理容器10的等离子体生成空间P中生成电感耦合等离子体的RF天线31。RF天线31经由匹配器32而与高频电源33连接，所述匹配器32具有用于使电源侧与负载侧的阻抗匹配的匹配电路，所述高频电源33以任意的输出值输出适于生成等离子体的固定频率(通常为13.56MHz以上)的高频电力。
处理空间S具有在处理容器10内载置晶圆W的载置台40和排出处理容器10内的处理气体的排气部50。
载置台40具有载置晶圆W的上部台41和被固定于处理容器10的底面并支承上部台41的下部台42。在上部台41的内部设置有用于调节晶圆W的温度的温度调节机构43。
排气部50经由设置于处理容器10的底部的排气管而与例如真空泵等排气机构(未图示)连接。另外，在排气管上设置有自动压力控制阀(APC)。通过这些排气机构和自动压力控制阀来控制处理容器10内的压力。
在以上的等离子体处理装置1设置有作为控制部的控制装置60。控制装置60例如为具备CPU、存储器等的计算机，具有程序保存部(未图示)。在程序保存部中保存有用于控制等离子体处理装置1中进行的晶圆W的处理的程序。另外，在程序保存部中还保存有用于控制上述的各种处理装置、搬送装置等的驱动系统的动作以实现等离子体处理装置1中进行的后述的晶圆处理的程序。此外，上述程序也可以是被记录在计算机可读取的存储介质H中且从该存储介质H安装到了控制装置60中。
本实施方式所涉及的等离子体处理装置1如以上那样构成。接着，对使用等离子体处理装置1进行的等离子体氧化处理(氧化膜Ox的形成)进行说明。此外，预先在向等离子体处理装置1搬入的晶圆W上以交替地层叠的方式形成有前述的Si层和SiGe层，另外，在Si层和SiGe层的至少侧面形成有间隔膜IS。
首先，如图3的(a)所示，将形成有Si层、SiGe层以及间隔膜IS的晶圆W载置于载置台40。使形成于Si层和SiGe层的侧面的间隔膜IS氧化，由此如图3的(b)所示那样在被搬入等离子体处理装置1的晶圆W的间隔膜IS的表层形成氧化膜Ox。
具体地说，当将晶圆W载置于载置台40上后，从供气部20向等离子体生成空间P供给含氧气体(O2气体)和稀释气体(Ar气体)，并且向RF天线31供给高频电力，来生成作为电感耦合等离子体的含有氧的等离子体。换言之，生成的等离子体含有氧自由基(O*)。此时，将处理空间S内的压力控制为例如50mTorr～1000mTorr左右，将载置台40上的晶圆W的温度控制为例如60℃～150℃左右。另外，将向处理空间S内供给的O2气体和Ar气体的流量例如分别控制为100sccm～1500sccm、10sccm～500sccm左右。
在等离子体生成空间P中生成的等离子体经由分隔板11被供给至处理空间S。在此，如前述那样在分隔板11形成有迷宫构造，因此仅在等离子体生成空间P中生成的自由基透过分隔板11并到达处理空间S。而且，通过使被供给至处理空间S的自由基作用于间隔膜IS的表面来使该表面氧化，来在间隔膜IS的表层形成氧化膜Ox。更具体地说，例如在间隔膜IS由SiOC膜形成的情况下，通过氧自由基的作用将该SiOC膜进行改性(与O键合来取代C)，来形成作为氧化膜Ox的SiO2膜。
此外，在该等离子体氧化处理中，如上述那样，仅各向同性地移动的自由基透过到处理空间S，因此各向同性地形成氧化膜Ox。更具体地说，在晶圆W的面内均匀地、并且在进行了层叠的Si膜和SiGe膜的高度方向上均匀地形成氧化膜Ox。
在此，本实施方式所涉及的等离子体氧化处理为在该等离子体氧化处理的处理期间间隔膜IS的氧化量、即形成的氧化膜Ox的厚度饱和的工艺。而且，在本实施方式中，如图5所示通过一次的等离子体氧化处理形成的氧化膜Ox的厚度为2nm以下(例如为1nm～1.5nm左右)。
<步骤T2：氧化膜Ox的蚀刻去除>
当在间隔膜IS的表层形成氧化膜Ox后，接着，使用作为蚀刻处理部的蚀刻处理装置101来对在步骤T1中形成的氧化膜Ox进行蚀刻去除。图6是表示用于进行该蚀刻去除处理的蚀刻处理装置101的结构的概要的纵剖截面图。
如图6所示，蚀刻处理装置101具备用于收容晶圆W的密闭构造的处理容器110，在处理容器110的内部形成有处理空间S。在处理容器110的侧面设置有晶圆W的搬入搬出口(未图示)，蚀刻处理装置101经由该搬入搬出口而与外部连接。搬入搬出口构成为通过闸阀(未图示)而开闭自如。另外，在蚀刻处理装置101设置有在处理容器110内载置晶圆W的载置台120、向处理空间S内供给蚀刻气体的供给部130以及排出处理容器110内的蚀刻气体的排气部140。
载置台120在俯视观察时呈大致圆形，被固定于处理容器110的底部。在载置台120的内部设置有温度调节机构121，该温度调节机构121用于调节载置台120和被保持于该载置台120上的晶圆W的温度。
供给部130具有喷淋头132和多个气体供给源131，所述多个气体供给源131分别向处理容器110的内部供给作为蚀刻气体的含氟气体(例如HF气体)、氨(NH3)气体、稀释气体(例如Ar气体)以及非活性气体(例如N2气体)，所述喷淋头132被设置于处理容器110的顶部，具有向处理空间S内喷出处理气体的多个喷出口。气体供给源131经由连接于喷淋头132的供给管而与处理容器110的内部连接。
另外，在供给部130设置有流量调节器133，该流量调节器133用于调节对处理容器110的内部供给的蚀刻气体的供给量。流量调节器133例如具有开闭阀和质量流量控制器。
排气部140经由设置于处理容器110的底部的排气管而与例如真空泵等排气机构(未图示)连接。另外，在排气管上设置有自动压力控制阀(APC)。通过这些排气机构和自动压力控制阀来控制处理容器110内的压力。
在以上的蚀刻处理装置101设置有作为控制部的控制装置150。控制装置150例如为具备CPU、存储器等的计算机，具有程序保存部(未图示)。在程序保存部中保存有用于控制蚀刻处理装置101中进行的晶圆W的处理的程序。另外，在程序保存部中还保存有用于控制上述的各种处理装置、搬送装置等的驱动系统的动作以实现蚀刻处理装置101中进行的后述的晶圆处理的程序。此外，上述程序也可以是被记录在计算机可读取的存储介质H中且从该存储介质H安装到了控制装置150中。
此外，设置于蚀刻处理装置101的控制装置150与设置于等离子体处理装置1的控制装置60可以是共同的控制装置。即，蚀刻处理装置101可以与设置于等离子体处理装置1的控制装置60连接，以取代与控制装置150连接。
本实施方式所涉及的蚀刻处理装置101如以上那样构成。接着，对使用蚀刻处理装置101进行的蚀刻去除处理(氧化膜Ox的去除)进行说明。此外，预先在前述的步骤T1中在向蚀刻处理装置101搬入的晶圆W的间隔膜IS的表层形成有氧化膜Ox。
首先，将如图3的(b)所示那样在间隔膜IS的表层形成有氧化膜Ox的晶圆W载置于载置台120。对在被搬入蚀刻处理装置101的晶圆W上形成的氧化膜Ox作用蚀刻气体，由此如图3的(c)所示那样对氧化膜Ox进行气体蚀刻。
具体地说，当将晶圆W载置于载置台120上后，向密闭的处理容器110的内部供给稀释气体(Ar气体)和非活性气体(N2气体)。此时，将处理容器110内的压力控制为比大气压低的低压状态(例如10mTorr～3000mTorr左右)，将载置台120上的晶圆W控制为期望的温度(例如为0℃～120℃，优选为0℃～60℃)。
当处理容器110内的压力以及晶圆W的温度成为期望的低压低温状态时，接着，进一步向处理容器110的内部供给含氟气体(HF气体)和NH3气体。此时，例如将向处理空间S内供给的HF气体、NH3气体以及Ar气体的流量分别控制为10sccm～500sccm、10sccm～500sccm、10sccm～500sccm左右。而且，通过像这样向处理容器110的内部供给HF气体和NH3气体，来开始对形成于间隔膜IS的表层的氧化膜Ox进行气体蚀刻。
在此，在本实施方式中，如上述那样，被用作间隔膜IS的材料的SiOC膜为具有化学稳定性的材料，与氧化膜Ox(SiO2膜)相比蚀刻速率(ER：Etching Rate)非常小。即，在本实施方式所涉及的蚀刻去除处理中，在步骤T1中未形成氧化膜Ox的间隔膜IS的内部，几乎不会进行蚀刻去除，选择性地仅对形成于间隔膜IS的表层的氧化膜Ox进行蚀刻去除。换言之，能够选择性地仅对氧化膜Ox进行蚀刻去除而留下间隔膜IS，因此容易进行间隔膜IS的蚀刻控制。
另外，如图5所示，通过一次的等离子体氧化处理形成的氧化膜Ox的厚度例如在为1nm～1.5nm左右时饱和。另外，如上述那样，在本实施方式所涉及的利用氧自由基进行的等离子体氧化处理中，各向同性地形成氧化膜Ox。而且，在步骤T2中的蚀刻去除处理中，通过将像这样各向同性地形成为1nm～1.5nm左右的厚度的氧化膜Ox去除来对间隔膜IS进行蚀刻，因此能够各向同性地进行间隔膜IS的蚀刻去除。
另外，在本实施方式中，还在低压低温的条件下进行步骤T2的蚀刻去除处理。在此，当在高温高压的条件下进行了蚀刻去除处理的情况下，间隔膜IS的EA上升，无法恰当地对氧化膜Ox进行选择性的蚀刻去除，可能会无法将间隔膜IS形成为期望的形状。关于这一点，在低压低温的条件下，例如在晶圆W的温度为0℃～120℃、优选为0℃～60℃的条件下进行本实施方式中的蚀刻去除处理，因此能够恰当地对氧化膜Ox进行选择性的蚀刻去除。
<分支C1：等离子体氧化处理和蚀刻去除处理的重复>
通过以上那样来进行本实施方式所涉及的等离子体氧化处理(步骤T1)和蚀刻去除处理(步骤T2)。在此，如上述那样，在本实施方式所涉及的一系列的晶圆处理(等离子体氧化处理和蚀刻去除处理)中，仅去除1nm～1.5nm左右的厚度的氧化膜Ox(间隔膜IS)，即，仅通过一次的晶圆处理无法使Si层的侧面露出。因此，在本实施方式中，通过重复进行该一系列的晶圆处理的循环(步骤T1和步骤T2)，来如图5所示那样使总蚀刻量(氧化量)增加。而且，由此能够将间隔膜IS蚀刻去除至期望的厚度为止，具体地说，该期望的厚度是至少露出Si层的侧面并形成露出侧面的厚度。
换言之，在本实施方式中重复的晶圆处理的循环数根据以覆盖Si层和SiGe层的方式形成的间隔膜IS的形成厚度来决定的。
即使在像这样重复进行晶圆处理的循环的情况下也是，在一次的等离子体氧化处理中各向同性地形成厚度为2nm以下的氧化膜Ox，另外，在一次的蚀刻去除处理中选择性地对像这样形成的氧化膜Ox去除。即，能够将一次蚀刻去除的间隔膜IS的厚度控制为固定的厚度，并且容易控制间隔膜IS的蚀刻量的面内均匀性。
而且，当通过像这样重复进行晶圆处理的循环来得到期望的蚀刻量时，即、当在Si层形成露出侧面时，本实施方式所涉及的晶圆处理结束。
此外，将形成有Si层的露出侧面的晶圆W搬送至下一工序，例如使在该露出侧面外延生长结晶硅薄膜。此时，如图3的(e)所示，在SiGe膜的侧面残留有间隔膜IS，因此能够抑制在该SiGe膜的侧面外延生长结晶硅薄膜。
<本实施方式所涉及的晶圆处理的效果>
根据本实施方式，利用使用远程等离子体被进行了等离子体化的含氧气体，使由具有比以往的SiN膜的介电常数低的介电常数且化学上稳定的材料形成的间隔膜IS(例如SiOC膜、SiON膜或SiOCN膜)的表层氧化，由此能够恰当地形成氧化膜Ox(SiO2膜)。而且，通过使用含氟气体(例如HF气体)和氨(NH3)气体，能够恰当地对所形成的氧化膜Ox进行蚀刻去除。即，根据本实施方式，能够恰当地对作为绝缘膜的间隔膜IS进行去除。
另外，根据本实施方式所涉及的晶圆处理，不对如上述那样具有化学稳定性的间隔膜IS本身进行蚀刻去除，能够选择性地仅对如上述那样形成的氧化膜Ox进行蚀刻去除。即，能够恰当地进行对间隔膜IS的蚀刻控制，并且能够恰当地抑制由于蚀刻对作为蚀刻对象的氧化膜Ox以外的部分带来损伤。另外，此时，间隔膜IS的表层各向同性地形成氧化膜Ox，因此能够各向同性地对间隔膜IS进行蚀刻去除。
另外，进一步地，根据本实施方式，通过1次循环的晶圆处理仅对2nm以下(例如1nm～1.5nm左右)的间隔膜IS进行蚀刻去除，通过重复进行该晶圆处理来得到期望的蚀刻量。此时，如图5所示，在进行等离子体氧化处理的期间，被蚀刻去除的间隔膜IS的厚度即形成的氧化膜Ox的厚度饱和。即，能够容易地控制一次去除的间隔膜IS的厚度，因此能够恰当地控制晶圆处理中的间隔膜IS的总蚀刻量。即，能够恰当地抑制超过期望的总蚀刻量。
在此，在图7中表示重复进行了本实施方式所涉及的晶圆处理的循环的情况下的处理结果的一例。图7的(a)表示进行晶圆处理前的间隔膜IS的状态，图7的(b)表示进行了10次循环的晶圆处理后的间隔膜IS的状态，图7的(c)表示进行了10次循环的晶圆处理后的间隔膜IS的状态。此外，图7的下方的图是将上方的图的主要部分(Si层、SiGe层及间隔膜IS)放大地表示的主要部分放大图。
对如图7的(a)所示那样形成于Si层和SiGe层的侧面的间隔膜IS实施7次循环的晶圆处理，由此如图7的(b)所示那样，该间隔膜IS的厚度减少，即被进行了蚀刻去除。而且，进一步重复进行处理循环来实施10次循环的晶圆处理，由此如图7的(c)所示那样在Si层形成了露出侧面。此时，在SiGe层的侧面残留有间隔膜IS。
另外，如图7的(b)、图7的(c)所示，可知：残留于Si层和SiGe层的侧面的间隔膜IS的厚度在晶圆W的面内是均匀的，并且，在进行了层叠的Si层和SiGe层的高度方向上也是均匀的。换言之，可知：在本实施方式所涉及的晶圆处理中，在晶圆W的面方向和高度方向上均匀地进行了间隔膜IS的蚀刻去除。
像这样，根据本实施方式所涉及的等离子体氧化处理和蚀刻去除处理，能够各向同性地对作为绝缘膜的间隔膜IS进行蚀刻去除。另外，也如图7的(b)、图7的(c)所示那样，通过控制晶圆处理的重复循环数，能够容易地控制间隔膜IS的总蚀刻量，从而能够抑制超过期望的蚀刻量地进行蚀刻去除。
此外，本实施方式所涉及的等离子体氧化处理和蚀刻去除处理可以在不同的腔室内进行，也可以在同一腔室内进行。
另外，在以上的实施方式中，利用氧化膜Ox与间隔膜IS的蚀刻速率差来选择性地去除氧化膜Ox，由此对间隔膜IS进行蚀刻去除处理，但间隔膜IS的蚀刻方法并不限定于此。
具体地说，例如也可以利用氧化膜Ox与间隔膜IS的孵育时间(直到蚀刻去除开始为止的时间)差来选择性地去除氧化膜Ox，由此对间隔膜IS进行蚀刻去除处理。在该情况下，在蚀刻去除处理中，在蚀刻处理装置101中开始进行氧化膜Ox的去除，在开始进行间隔膜IS的去除之前从处理容器110的内部排出蚀刻气体。由此，能够选择性地去除氧化膜Ox。
此外，在如上述那样利用氧化膜Ox与间隔膜IS的蚀刻速率差的情况下，在低压低温的条件下利用蚀刻去除装置进行蚀刻去除处理。这是因为，在低温低压的条件下，间隔膜IS的蚀刻速率下降，能够更恰当地对氧化膜Ox进行选择性的去除。另一方面，在像这样利用孵育时间差的情况下，能够在高温高压的条件下(例如80℃～130℃的温度条件)进行蚀刻去除处理。即，在高温高压的条件下，氧化膜Ox与间隔膜IS的孵育时间差变得更明显。
在此，当在低压低温的条件下利用蚀刻速率差来进行蚀刻去除处理的情况下，如上述那样，在比蚀刻去除处理的温度条件的温度高的高温、例如60℃～150℃下利用等离子体处理装置1进行等离子体氧化处理。即，在从等离子体氧化处理转到蚀刻去除处理时，需要将晶圆W进行冷却。另一方面，当在高温高压的条件下利用孵育时间差来进行蚀刻去除处理的情况下，蚀刻去除处理的温度条件与等离子体氧化处理的温度条件大致相同。即，在从等离子体氧化处理转到蚀刻去除处理时，无需对晶圆W进行温度控制，因此能够高效地进行一系列的晶圆处理。
应当认为，本次公开的实施方式在所有方面均为例示，而非限制性的。上述的实施方式可以在不脱离所附的权利要求书及其主旨的情况下以各种方式进行省略、置换、变更。
此外，以下的结构也属于本公开的技术范围。
(1)一种基板处理方法，是交替地层叠有硅膜和硅锗膜的基板的处理方法，至少在所述硅膜和所述硅锗膜的侧面形成有低介电常数的间隔膜，所述基板处理方法包括以下工序：通过使用远程等离子体被进行了自由基化的含氧气体来在所述间隔膜的表层形成氧化膜；以及对所形成的所述氧化膜进行蚀刻去除。
根据所述(1)，使用被进行了等离子体化的含氧气体来在低介电常数的间隔膜的表层形成氧化膜，并且对所形成的该氧化膜进行蚀刻去除，由此能够进行间隔膜的去除。低介电常数的间隔膜具有化学稳定性，以现有的蚀刻方法难以进行蚀刻去除。然而，通过像这样使用被进行了等离子体化的含氧气体，能够恰当地形成氧化膜，由此能够恰当地将所形成的作为氧化膜的间隔膜去除。
另外，在基板的面方向和高度方向上各向同性地进行利用被进行了等离子体化的含氧气体对间隔膜进行的氧化，即，能够在晶圆W的面方向和高度方向上各向同性地进行间隔膜的蚀刻去除。
(2)根据所述(1)所记载的基板处理方法，所述间隔膜由SiOC、SiON、SiOCN及SiBCN中的任一方形成。
(3)根据所述(1)或所述(2)所记载的基板处理方法，形成的所述氧化膜的厚度为从所述间隔膜的表面起2nm以下的厚度。
(4)根据所述(1)～所述(3)中的任一项所记载的基板处理方法，通过所述形成氧化膜的工序的处理时间来控制要形成的所述氧化膜的厚度。
(5)根据所述(1)～所述(4)中的任一项所记载的基板处理方法，利用至少包含HF气体和NH3气体的处理气体进行蚀刻来进行对所述氧化膜进行蚀刻去除的工序。
(6)根据所述(5)所记载的基板处理方法，在低温低压的条件下进行对所述氧化膜进行蚀刻去除的工序，进行该蚀刻去除的温度条件为0℃～120℃，优选为0℃～60℃。
(7)根据所述(1)～所述(6)中的任一项所记载的基板处理方法，重复进行包括形成所述氧化膜的工序和对所述氧化膜进行蚀刻去除的工序的循环，由此去除所述间隔膜，至少使所述硅膜的侧面露出。
根据所述(7)，通过重复进行间隔膜的去除，能够恰当地得到期望的蚀刻量。特别地，如所述(3)所述那样，一次的晶圆处理中的间隔膜的氧化量(间隔膜的蚀刻量)在2nm以下饱和，因此能够容易地控制间隔膜的总蚀刻量。另外，由于像这样使间隔膜的氧化量(蚀刻量)小至2nm以下，因此能够更容易地控制间隔膜的总蚀刻量。
(8)一种基板处理装置，对交替地层叠有硅膜和硅锗膜的基板进行处理，至少在所述硅膜和所述硅锗膜的侧面形成有低介电常数的间隔膜，所述基板处理装置具备：等离子体处理部，其利用使用远程等离子体被进行了自由基化的含氧气体将所述间隔膜的表面氧化来形成氧化膜；蚀刻处理部，其对所形成的所述氧化膜进行蚀刻去除；以及控制部，其控制所述等离子体处理部和所述蚀刻处理部的动作。
(9)根据所述(8)所记载的基板处理装置，所述间隔膜由SiOC、SiON、SiOCN及SiBCN中的任一方形成。
(10)根据所述(8)或所述(9)所记载的基板处理装置，所述控制部控制所述等离子体处理部的动作，以将所述氧化膜的厚度形成为从所述间隔膜的表面起2nm以下的厚度。
(11)根据所述(8)～所述(10)中的任一项所记载的基板处理装置，所述控制部通过所述等离子体处理部的处理时间来控制要形成的所述氧化膜的厚度。
(12)根据所述(8)～所述(11)中的任一项所记载的基板处理装置，所述控制部控制所述蚀刻处理部的动作，以利用至少包含HF气体和NH3气体的处理气体进行蚀刻来进行所述氧化膜的蚀刻去除。
(13)根据所述(12)所记载的基板处理装置，所述控制部控制所述蚀刻处理部的动作，以在低温低压的条件下进行所述氧化膜的蚀刻去除，进行该蚀刻去除的温度条件为0℃～120℃，优选为0℃～60℃。
(14)根据所述(8)～所述(13)中的任一项所记载的基板处理装置，所述控制部控制所述等离子体处理部和所述蚀刻处理部的动作，以通过重复进行以下循环来去除所述间隔膜，至少使所述硅膜的侧面露出，所述循环包括所述等离子体处理部中进行的所述氧化膜的形成和所述蚀刻处理部中进行的所述氧化膜的去除。

Claims (14)

1.一种基板处理方法，是交替地层叠有硅膜和硅锗膜的基板的处理方法，至少在所述硅膜和所述硅锗膜的侧面形成有低介电常数的间隔膜，所述基板处理方法包括以下工序：
通过使用远程等离子体被进行了自由基化的含氧气体来在所述间隔膜的表层形成氧化膜；以及
对所形成的所述氧化膜进行蚀刻去除。
2.根据权利要求1所述的基板处理方法，其特征在于，
所述间隔膜由SiOC、SiON、SiOCN及SiBCN中的任一方形成。
3.根据权利要求1或2所述的基板处理方法，其特征在于，
形成的所述氧化膜的厚度为从所述间隔膜的表面起2nm以下的厚度。
4.根据权利要求1至3中的任一项所述的基板处理方法，其特征在于，
通过所述形成氧化膜的工序的处理时间来控制要形成的所述氧化膜的厚度。
5.根据权利要求1至4中的任一项所述的基板处理方法，其特征在于，
利用至少包含HF气体和NH3气体的处理气体进行蚀刻来进行对所述氧化膜进行蚀刻去除的工序。
6.根据权利要求5所述的基板处理方法，其特征在于，
在低温低压的条件下进行对所述氧化膜进行蚀刻去除的工序，
进行该蚀刻去除的温度条件为0℃～120℃，优选为0℃～60℃。
7.根据权利要求1至6中的任一项所述的基板处理方法，其特征在于，
重复进行包括形成所述氧化膜的工序和对所述氧化膜进行蚀刻去除的工序的循环，由此去除所述间隔膜，至少使所述硅膜的侧面露出。
8.一种基板处理装置，对交替地层叠有硅膜和硅锗膜的基板进行处理，至少在所述硅膜和所述硅锗膜的侧面形成有低介电常数的间隔膜，
所述基板处理装置具备：
等离子体处理部，其利用使用远程等离子体被进行了自由基化的含氧气体来在所述间隔膜的表面形成氧化膜；
蚀刻处理部，其对所形成的所述氧化膜蚀刻去除；以及
控制部，其控制所述等离子体处理部和所述蚀刻处理部的动作。
9.根据权利要求8所述的基板处理装置，其特征在于，
所述间隔膜由SiOC、SiON、SiOCN及SiBCN中的任一方形成。
10.根据权利要求8或9所述的基板处理装置，其特征在于，
所述控制部控制所述等离子体处理部的动作，以将所述氧化膜形成为从所述间隔膜的表面起2nm以下的厚度。
11.根据权利要求8至10中的任一项所述的基板处理装置，其特征在于，
所述控制部通过所述等离子体处理部的处理时间来控制要形成的所述氧化膜的厚度。
12.根据权利要求8至11中的任一项所述的基板处理装置，其特征在于，
所述控制部控制所述蚀刻处理部的动作，以利用至少包含HF气体和NH3气体的处理气体进行蚀刻来进行所述氧化膜的蚀刻去除。
13.根据权利要求12所述的基板处理装置，其特征在于，
所述控制部控制所述蚀刻处理部的动作，以在低温低压的条件下进行所述氧化膜的蚀刻去除，
进行该蚀刻去除的温度条件为0℃～120℃，优选为0℃～60℃。
14.根据权利要求8至13中的任一项所述的基板处理装置，其特征在于，
所述控制部控制所述等离子体处理部和所述蚀刻处理部的动作，以通过重复进行以下循环来去除所述间隔膜，至少使所述硅膜的侧面露出，所述循环包括所述等离子体处理部中进行的所述氧化膜的形成和所述蚀刻处理部中进行的所述氧化膜的去除。
CN202110234823.0A 2020-03-10 2021-03-03 基板处理方法和基板处理装置 Pending CN113380618A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-041347 2020-03-10
JP2020041347A JP7414593B2 (ja) 2020-03-10 2020-03-10 基板処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
CN113380618A true CN113380618A (zh) 2021-09-10

Family

ID=77569660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110234823.0A Pending CN113380618A (zh) 2020-03-10 2021-03-03 基板处理方法和基板处理装置

Country Status (5)

Country Link
US (1) US11328932B2 (zh)
JP (1) JP7414593B2 (zh)
KR (1) KR102581739B1 (zh)
CN (1) CN113380618A (zh)
TW (1) TW202145328A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002019408A2 (en) * 2000-08-29 2002-03-07 Applied Materials, Inc. Method of etching carbon-containing silicon oxide films
JP2006024730A (ja) * 2004-07-08 2006-01-26 Sony Corp 半導体装置の製造方法
CN101097865A (zh) * 2006-06-29 2008-01-02 东京毅力科创株式会社 基板处理方法和基板处理装置
US20100093179A1 (en) * 2006-12-25 2010-04-15 National University Corporation Nagoya University Pattern forming method and semiconductor device manufacturing method
US20100216296A1 (en) * 2005-10-27 2010-08-26 Yusuke Muraki Processing Method and Recording Medium
US20130105303A1 (en) * 2011-10-27 2013-05-02 Dmitry Lubomirsky Process chamber for etching low k and other dielectric films
US20130237061A1 (en) * 2010-11-11 2013-09-12 Tokyo Electron Limited Method and apparatus for manufacturing semiconductor device
US20170194430A1 (en) * 2016-01-05 2017-07-06 Applied Materials, Inc. Method for fabricating nanowires for horizontal gate all around devices for semiconductor applications
US20180053837A1 (en) * 2016-08-22 2018-02-22 International Business Machines Corporation Formation of inner spacer on nanosheet mosfet
CN108695149A (zh) * 2017-03-30 2018-10-23 东京毅力科创株式会社 蚀刻方法、蚀刻装置以及存储介质
CN108701599A (zh) * 2016-02-19 2018-10-23 东京毅力科创株式会社 基板处理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896120B2 (en) 2010-04-27 2014-11-25 International Business Machines Corporation Structures and methods for air gap integration
US9484447B2 (en) 2012-06-29 2016-11-01 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices
KR102396835B1 (ko) 2015-11-03 2022-05-10 도쿄엘렉트론가부시키가이샤 마이크로파 플라즈마에 의한 나노와이어의 모서리 라운딩 및 트리밍 방법
CN109564934B (zh) 2016-04-25 2023-02-21 应用材料公司 水平环绕式栅极元件纳米线气隙间隔的形成
JP6812880B2 (ja) * 2017-03-29 2021-01-13 東京エレクトロン株式会社 基板処理方法及び記憶媒体。
US10312350B1 (en) * 2017-11-28 2019-06-04 International Business Machines Corporation Nanosheet with changing SiGe percentage for SiGe lateral recess
US10424651B2 (en) * 2018-01-26 2019-09-24 International Business Machines Corporation Forming nanosheet transistor using sacrificial spacer and inner spacers

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002019408A2 (en) * 2000-08-29 2002-03-07 Applied Materials, Inc. Method of etching carbon-containing silicon oxide films
JP2006024730A (ja) * 2004-07-08 2006-01-26 Sony Corp 半導体装置の製造方法
US20100216296A1 (en) * 2005-10-27 2010-08-26 Yusuke Muraki Processing Method and Recording Medium
CN101097865A (zh) * 2006-06-29 2008-01-02 东京毅力科创株式会社 基板处理方法和基板处理装置
US20100093179A1 (en) * 2006-12-25 2010-04-15 National University Corporation Nagoya University Pattern forming method and semiconductor device manufacturing method
US20130237061A1 (en) * 2010-11-11 2013-09-12 Tokyo Electron Limited Method and apparatus for manufacturing semiconductor device
US20130105303A1 (en) * 2011-10-27 2013-05-02 Dmitry Lubomirsky Process chamber for etching low k and other dielectric films
US20170194430A1 (en) * 2016-01-05 2017-07-06 Applied Materials, Inc. Method for fabricating nanowires for horizontal gate all around devices for semiconductor applications
CN108701599A (zh) * 2016-02-19 2018-10-23 东京毅力科创株式会社 基板处理方法
US20180053837A1 (en) * 2016-08-22 2018-02-22 International Business Machines Corporation Formation of inner spacer on nanosheet mosfet
CN108695149A (zh) * 2017-03-30 2018-10-23 东京毅力科创株式会社 蚀刻方法、蚀刻装置以及存储介质

Also Published As

Publication number Publication date
TW202145328A (zh) 2021-12-01
JP7414593B2 (ja) 2024-01-16
US20210287906A1 (en) 2021-09-16
KR102581739B1 (ko) 2023-09-22
KR20210114338A (ko) 2021-09-23
JP2021145000A (ja) 2021-09-24
US11328932B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
US9508831B2 (en) Method for fabricating vertically stacked nanowires for semiconductor applications
WO2019013949A1 (en) SELECTIVE OXIDATION FOR MANUFACTURING NANOWIRES FOR SEMICONDUCTOR APPLICATIONS
US9640385B2 (en) Gate electrode material residual removal process
US8318614B2 (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma apparatus
KR20170018817A (ko) 기판 처리 시스템 및 기판 처리 방법
KR102272823B1 (ko) 에칭 방법 및 에칭 장치
JP7257543B2 (ja) 基板処理方法、基板処理装置及びナノワイヤ又はナノシートのトランジスタの製造方法
US10249507B2 (en) Methods for selective etching of a silicon material
JP2022500867A (ja) 誘電体材料の堆積方法
KR20160003225A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기판 처리 방법
US10475645B2 (en) Method of filling recess and processing apparatus
WO2021187163A1 (ja) 基板処理方法及び基板処理装置
CN113380618A (zh) 基板处理方法和基板处理装置
JP7209567B2 (ja) エッチング方法およびエッチング装置
TWI837174B (zh) 沉積介電材料之方法
TW202416418A (zh) 用於可流動間隙填充膜的多步驟處理
TWI442474B (zh) 用於在半導體裝置上形成共形氧化層的方法
WO2009123325A1 (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination