TW202145328A - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202145328A
TW202145328A TW110106628A TW110106628A TW202145328A TW 202145328 A TW202145328 A TW 202145328A TW 110106628 A TW110106628 A TW 110106628A TW 110106628 A TW110106628 A TW 110106628A TW 202145328 A TW202145328 A TW 202145328A
Authority
TW
Taiwan
Prior art keywords
film
etching
oxide film
substrate processing
spacer
Prior art date
Application number
TW110106628A
Other languages
English (en)
Inventor
村木雄介
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202145328A publication Critical patent/TW202145328A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

[課題]在交互疊層矽層和矽鍺層的基板之處理中，適當地進行作為絕緣膜之間隔膜的除去。 [解決手段]一種交互疊層矽膜和矽鍺膜的基板之處理方法，包含:至少在上述矽膜及上述矽鍺膜之側面形成低介電質之間隔膜，藉由使用遠端電漿而被自由基化的含氧氣體，在上述間隔膜之表層形成氧化膜的工程，和對被形成的上述氧化膜進行蝕刻除去的工程。

Description

基板處理方法及基板處理裝置
本揭示係關於基板處理方法及基板處理裝置。
專利文獻1揭示一種半導體裝置之製造方法，其係使用包含鹵元素的氣體，對在基板之表面被成膜覆蓋電晶體之SiN膜進行蝕刻的技術。若藉由專利文獻1所載之方法時，在供給包含鹵元素之氣體之初期的階段，混合供給包含鹼性氣體的氣體。依此，被形成覆蓋SiN膜之表面的SiNO膜被變化成反應生成物的膜，依此，藉由包含鹵元素的氣體，進行SiN膜之蝕刻。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2012/063901號公報
[發明所欲解決之課題]
本揭示所涉及的技術係在交互疊層矽層和矽鍺層的基板之處理中，適當地進行作為絕緣膜之間隔膜的除去。 [用以解決課題之手段]
本揭示之一態樣係一種交互疊層矽膜和矽鍺膜的基板之處理方法，包含：至少在上述矽膜及上述矽鍺膜之側面，形成低介電質之間隔膜，藉由使用遠端電漿而被電漿化的含氧氣體在上述間隔膜之表層形成氧化膜的工程；及對被形成的上述氧化膜進行蝕刻除去的工程。 [發明之效果]
若藉由本揭示時，在交互疊層矽層和矽鍺層的基板之處理中，適當地進行作為絕緣膜之間隔膜的除去。
在半導體裝置中，含有矽的膜廣泛地被適用於各種用途。例如，矽鍺(SiGe)膜或矽(Si)膜被使用於閘極電極或通道材料等。而且，以往在如奈米片或奈米線的GAA(Gate all around)電晶體之製造工程中，如圖1所示般，依序進行(a)對基板(晶圓W)的SiGe膜和Si膜之疊層，(b)SiGe膜之選擇蝕刻，(c)作為絕緣膜之間隔膜IS(Inner Spacer)之埋入，(d)剩餘的間隔膜IS之蝕刻。另外，在(c)被埋入的絕緣膜係作為在之後的工程中被埋入的用以減少金屬閘極和源極、汲極之間的寄生電容的絕緣膜而被構成。再者，(d)中之間隔膜IS之蝕刻係被進行成至少被疊層的Si膜之側面露出。在露出的Si膜之側面(以下，稱為「露出側面」於之後的工程中，磊晶生長例如結晶矽薄膜。
上述專利文獻1所揭示的技術係用以進行該(d)剩餘的間隔膜IS之蝕刻的方法。具體而言，使用含鹵元素之氣體對以覆蓋電晶體之方式被成膜的氮化矽(SiN)膜(間隔膜IS)進行蝕刻，以謀求將該SiN膜形成期望的厚度。
然而，近年來，作為奈米片構造之下一代電晶體之間隔膜IS之材料候補，以具有介電質低於以往之SiN膜的材料，例如含碳氧化矽膜(SiOC膜)、碳氮化矽膜(SiON膜)、氧碳氮化矽膜(SiOCN膜)或矽硼碳氮化矽膜(SiBCN膜)受到注目。但是，該些SiOC膜、SiON膜、SiOCN膜或SiBCN膜具有化學性穩定性，無法藉由以往的蝕刻方法(例如，濕蝕刻或乾蝕刻)獲得期望的蝕刻量。即是，使用該些材料作為間隔膜IS之情況，無法適當地進行在上述(d)中之間隔膜IS之蝕刻，要不對通道造成傷害地進行等向性的蝕刻有困難性。
本揭示所涉及的技術係鑑於上述情形而創作者，在交互疊層矽層和矽鍺層的基板之處理中，尤其適當地進行SiO膜等之低介電質的間隔膜的除去。以下，針對作為本實施型態所涉及之基板處理方法的晶圓處理，一面參照圖一面予以說明。另外，在本說明書及圖面中，針對實質上具有相同功能構成之要素，藉由標示相同符號，省略重複說明。
圖2為作為本實施型態所涉及之晶圓處理方法，表示在間隔膜IS(以下之說明中，例如SiOC膜)之除去所涉及之主要工程的流程圖。再者，圖3為表示間隔膜IS之除去所涉及之主要的工程的說明圖。
如圖2及圖3所示般，在本實施型態所涉及的間隔膜IS之除去中，進行在以覆蓋被疊層在晶圓W上之Si層及SiGe層之至少側面之方式被形成的間隔膜IS之表層形成氧化膜Ox的工程(圖2之步驟T1)，和對被形成的氧化膜Ox進行蝕刻除去的工程(圖2之步驟T2)。該些步驟T1及步驟T2重複進行直至藉由間隔膜IS之蝕刻除去，如圖3(e)所示般，至少Si膜之側面露出而形成露出側面為止(圖2之分歧C1)。
以下，針對圖2及圖3所示的各工程之詳細方法予以說明。
＜步驟T1：對間隔膜形成氧化膜＞ 在圖2之步驟T1中，使用作為電漿處理部的電漿處理裝置1而氧化間隔膜IS，對間隔膜IS之表層，即是從表面對深度方向形成氧化膜Ox。圖4為表示用以進行電漿氧化處理的電漿處理裝置1之構成之概略的縱剖面圖。
如圖4所示般，電漿處理裝置1具備收容晶圓W之密封構造之處理容器10。處理容器10係由例如鋁或鋁合金構成，上端被開放，處理容器10之上端藉由成為頂棚部的蓋體10a被封閉。在處理容器10之側面，設置晶圓W之搬入搬出口(無圖示)，經由該些搬入搬出口而與電漿處理裝置1之外部連接。搬入搬出口被構成藉由閘閥(無圖示)開關自如。
處理容器10之內部係藉由區隔板11被區隔成上方之電漿生成空間P，和下方之處理空間S。即是，本實施型態所涉及之電漿處理裝置1係作為電漿生成空間P與處理空間S分離的遠端電漿處理裝置而被構成。
區隔板11具有被配置成從電漿生成空間P朝向處理空間S隔著間隔而重疊的至少兩個板狀構件12、13。板狀構件12、13分別具有在重疊方向貫通而被形成的縫隙12a、13a。而且，各縫隙12a、13a被配置成在俯視下不重疊，依此，區隔板11係作為抑制在電漿生成空間P生成電漿之時，電漿中之離子朝處理空間S穿透之情形，所謂的離子補集之功能。更具體而言，藉由被配置成縫隙12a及縫隙13a不重疊的迷宮構造，阻止異向性地移動之離子的移動，另一方面，使等向性地移動的自由基穿透。
電漿生成空間P具有對處理容器10內供給處理氣體的供氣部20、使被供給至處理容器10內之處理氣體予以電漿化的電漿生成部30。
在供氣部20，連接複數氣體供給源(無圖示)，對處理容器10之內部分別供給包含含氧氣體(例如O2 氣體)及稀釋氣體(例如Ar氣體)的處理氣體。另外，若可以在間隔膜IS之表層形成氧化膜Ox時，被供給至供氣部20的含氧氣體、稀釋氣體之種類不限定於此。
再者，在供氣部20設置調節對電漿生成空間P的處理氣體之供給量的流量調節器(無圖示)。流量調節器具有例如開關閥及質量流量控制器。
電漿生成部30係作為使用RF天線之感應耦合型之裝置而被構成。處理容器10之蓋體10a係藉由例如石英板而被形成，作為介電質窗而被構成。在蓋體10a之上方，形成用以在處理容器10之電漿生成空間P生成感應偶合電漿之RF天線31。RF天線31係經由具有用以取得電源側和負載側之阻抗的匹配的匹配電路的匹配器32，而連接於以任意的輸出值輸出適合於電漿之生成的一定頻率(通常為13.56MHz以上)之高頻電力的高頻電源33。
處理空間S具有在處理容器10內載置晶圓W之載體台40，排出處理容器10內之處理氣體的排氣部50。
載置台40具有載置晶圓W之上部台41，被固定於處理容器10之底面，支持上部台41之下部台42。在上部台41之內部設置有調節晶圓W之溫度的溫度調節機構43。
排氣部50係經由被設置在處理容器10之底部的排氣管，被連接於例如真空泵等之排氣機構(無圖示)。再者，在排氣管設置自動壓力控制閥(APC)。藉由該些排氣機構和自動壓力控制閥，控制處理容器10內之壓力。
在以上之電漿處理裝置1設置有作為控制部的控制裝置60。控制裝置60係由具備有例如CPU或記憶體之電腦構成，具有程式儲存部(無圖示)。在程式儲存部儲存有控制電漿處理裝置1中處理晶圓W之程式。再者，於程式儲存部也儲存有用以控制上述各種處理裝置或搬運裝置等之驅動系統之動作，而實現基板處理裝置1中之後述的晶圓處理之程式。另外，上述程式係被記錄於電腦可讀取之記憶媒體H者，即使為從該記憶媒體H被安裝於控制裝置60者亦可。
本實施型態所涉及之電漿處理裝置1被構成上述般。接著，針對使用電漿處理裝置1而被進行的電漿氧化處理(氧化膜Ox之形成)予以說明。另外，在被搬入至電漿處理裝置1的晶圓W，事先交互疊層形成上述Si層和SiGe層，再者，在Si層和SiGe層之至少側面形成間隔膜IS。
首先，如圖3(a)所示般，將形成有Si層、SiGe層及間隔膜IS的晶圓W朝載置台40載置。在被搬入至電漿處理裝置1的晶圓W，藉由被形成在Si層和SiGe層之側面的間隔膜IS之氧化，如圖3(b)所示般，在間隔膜IS之表層形成氧化膜Ox。
具體而言，當晶圓W被載置於載置台40上時，從供氣部20對電漿生成空間P供給含氧氣體(O2 氣體)及稀釋氣體(Ar氣體)，同時對RF天線31供給高頻電力，生成含有作為感應耦合電漿之氧的電漿。換言之，所生成的電漿含有氧自由基(O*)。此時，將處理空間S內之壓力控制成例如50mTorr～1000mTorr程度，將載置台40上之晶圓W之溫度控制成例如60℃～150℃程度。再者，將被供給至處理空間S內之O2 氣體及Ar氣體的流量控制成例如分別為100 sccm～1500sccm、10sccm～500sccm程度。
在電漿生成空間P中生成的電漿係經區隔板11而被供給至處理空間S。在此，因在區隔板11如上述般形成迷宮構造，故僅在電漿生成空間P中被生成的自由基朝處理空間S穿透。而且，藉由使朝處理空間S供給的自由基，作用於間隔膜IS之表面，氧化該表面，在間隔膜IS之表層形成氧化膜膜Ox。更具體而言，在例如間隔膜IS由SiOC膜構成之情況，藉由氧自由基之作用，對該SiOC膜進行改質(以O取代C而鍵結)，形成作為氧化膜Ox的SiO2 膜。
另外，因在本電漿氧化處理中，如上述般僅等向性地移動之自由基穿透處理空間S，故氧化膜Ox等向地被形成。更具體而言，在晶圓W之面內中，均勻且在被疊層的Si膜及SiGe膜之高度方向中均勻地形成氧化膜Ox。
在此，本實施型態所涉及的電漿氧化處理係在該電漿氧化處理之處理時間，間隔膜IS之氧化量，換言之，被形成的氧化膜Ox之厚度飽和的製程。而且，在本實施型態中，藉由一度的電漿氧化處理而被形成的氧化膜Ox的厚度如圖5所示般，為2nm以下(例如，1nm～1.5nm程度)。
＜步驟T2：氧化膜Ox之蝕刻除去＞ 當在間隔膜IS之表層形成氧化膜Ox時，接著，使用作為蝕刻處理部的蝕刻處理裝置101，進行在步驟T1中被形成的氧化膜Ox之蝕刻除去。圖6為表示用以進行蝕刻除去處理的蝕刻處理裝置101之構成之概略的縱剖面圖。
如圖6所示般蝕刻處理裝置101具備收容晶圓W之密閉構造的處理容器110，在處理容器110之內部形成處理空間S。在處理容器110之側面，設置晶圓W之搬入搬出口(無圖示)，經由該些搬入搬出口而與蝕刻處理裝置101之外部連接。搬入搬出口被構成藉由閘閥(無圖示)開關自如。再者，在蝕刻處理裝置101，設置在處理容器110內載置晶圓W之載置台120、對處理容器S內供給蝕刻氣體之供給部130，及排出處理容器110內之蝕刻氣體的排氣部140。
載置台120在俯視構成略圓形，被固定於處理容器110之底部。在載置台120之內部，設置調節載置台120及被保持在該載置台120上之晶圓W之溫度的溫度調節機構121。
供給部130具有對處理容器110之內部分別供給作為蝕刻氣體的含氟氣體(例如，HF氣體)、氨(NH3 )氣體、稀釋氣體(例如Ar氣體)及惰性氣體(例如N2 氣體)的複數氣體供給源131，和被設置在處理容器110之頂棚部，對處理空間S內吐出處理氣體的複數吐出口的噴淋頭132。氣體供給源131係經被連接於噴淋頭132之供給管而與處理容器110之內部連接。
再者，在供給部130設置對處理容器110之內部調節蝕刻氣體的供給量的流量調節器133。流量調節器133具有例如開關閥及質量流量控制器。
排氣部140係經由被設置在處理容器110之底部的排氣管，被連接於例如真空泵等之排氣機構(無圖示)。再者，在排氣管設置自動壓力控制閥(APC)。藉由該些排氣機構和自動壓力控制閥，控制處理容器110內之壓力。
在以上之蝕刻處理裝置101設置有作為控制部的控制裝置150。控制裝置150係由具備有例如CPU或記憶體之電腦構成，具有程式儲存部(無圖示)。在程式儲存部儲存有控制蝕刻處理裝置101中處理晶圓W之程式。再者，於程式儲存部也儲存有用以控制上述各種處理裝置或搬運裝置等之驅動系統之動作，而實現蝕刻處理裝置101中之後述的晶圓處理之程式。另外，上述程式係被記錄於電腦可讀取之記憶媒體H者，即使為從該記憶媒體H被安裝於控制裝置150者亦可。
另外，被設置在蝕刻處理裝置101之控制裝置150即使為與被設置在電漿處理裝置1的控制裝置60共同者亦可。即是，蝕刻處理裝置101即使與被設置在電漿處理裝置1之控制裝置60連接以取代控制裝置150亦可。
本實施型態所涉及之電漿處理裝置101被構成上述般。接著，針對使用蝕刻處理裝置101而被進行的蝕刻除去處理(氧化膜Ox之除去)予以說明。另外，在被搬入至蝕刻處理裝置101之晶圓W，事先在上述步驟T1中，於間隔膜IS之表層形成氧化膜Ox。
首先，如圖3(b)所示般，將在間隔膜IS之表層形成有氧化膜Ox的晶圓W朝載置台120載置。藉由對被形成在被搬入至蝕刻處理裝置101之晶圓W的氧化膜Ox作用蝕刻氣體，如圖3(c)所示般，進行氧化膜Ox的氣體蝕刻。
具體而言，當在載置台120上載置晶圓W時，對密閉的處理容器110之內部供給稀釋氣體(Ar氣體)及惰性氣體(N2 氣體)。此時，處理容器110內之壓力控制成低於大氣壓的低壓狀態(例如，10mTorr～3000mTorr程度），載置台120上之晶圓W控制成期望的溫度(例如，0℃～120℃、較佳為0℃～60℃)。
當處理容器110內之壓力及晶圓W之溫度成為期望的低壓低溫狀態時，接著，進一步對處理容器110之內部供給含氟氣體(HF氣體)及NH3 氣體。此時，將被供給至處理空間S內的HF氣體、NH3 氣體及Ar氣體之流量控制成例如分別為10sccm～500sccm、10sccm～500sccm、10  sccm～500sccm程度。而且，如此一來，藉由對處理容器110之內部供給HF氣體及NH3 氣體，開始進行被形成在間隔膜IS之表層的氧化膜Ox的氣體蝕刻。
在此，在本實施型態中，作為間隔膜IS之材料而被使用的SiOC膜係如上述般具有化學性的穩定性材料，蝕刻率(ER: Etching Rate)比起氧化膜Ox(SiO2 膜)係非常小。即是在本實施型態所涉及的蝕刻除去處理中，在步驟T1中不形成氧化膜Ox的間隔膜IS之內部不太進行蝕刻除去，選擇性地蝕刻除去被形成在間隔膜IS之表層的氧化膜Ox。換言之，因殘留間隔膜IS而選擇性地僅能蝕刻除去氧化膜Ox，故容易進行間隔膜IS的蝕刻控制。
再者，如圖5所示般，藉由一次的電漿氧化處理而形成的氧化膜Ox之厚度在例如1nm～1.5nm程度飽和。再者，如上述般，在利用氧自由基的本實施型態所涉及的電漿氧化處理中，氧化膜Ox等向性地被形成。而且，在步驟T2中之蝕刻除去處理中，因藉由如此地等向性地除去以1nm～1.5nm程度之厚度被形成的氧化膜Ox，間隔膜IS被蝕刻，故可以等向性地進行間隔膜IS之蝕刻除去。
另外，本實施型態中，在低壓低溫之條件下進行步驟T2之蝕刻除去處理。在此，在高溫高壓之條件下進行蝕刻除去處理之情況，間隔膜IS之EA上升，無法適當地進行氧化膜Ox之選擇性的蝕刻除去，有無法將間隔膜IS形成期望的形狀之虞。此點，係因本實施型態中的蝕刻除去處理在低壓低溫之條件下，例如晶圓W之溫度為0℃～120℃，較佳為0℃～60℃下被進行，故可以適當地進行氧化膜Ox之選擇性的蝕刻除去。
＜分歧C1：電漿氧化處理及蝕刻除去處理之重複＞ 本實施型態所涉及的電漿氧化處理(步驟T1)及蝕刻除去處理(步驟T2)係如上述般地被進行。在此，如上述般，在本實施型態所涉及之一連串的晶圓處理(電漿氧化處理及蝕刻除去處理)中，僅1nm～1.5nm程度之厚度之氧化膜Ox(間隔膜IS)被除去，即是，僅以一次的晶圓處理，無法使Si層之側面露出。在此，在本實施型態中，藉由重複進行該一連串的晶圓處理之循環(步驟1及步驟T2)，如圖5所示般，增加總蝕刻量(氧化量)。而且，依此，可以將間隔膜IS蝕刻除去至期望的厚度，具體而言，至少至Si層之側面露出而形成露出側面的厚度為止。
換言之，在本實施型態中被重複的晶圓處理之循環數係因應被形成覆蓋Si層及SiGe層的間隔膜IS之形成厚度而被決定。
如此一來，即使重複進行晶圓處理之循環之情況，在一次的電漿氧化處理中，2nm以下之厚度的氧化膜Ox等向地被形成，再者，在一次的蝕刻除去處理中，如此地被形成的氧化膜Ox選擇性地被除去。即是，一次地被蝕刻除去的間隔膜IS之厚度被控制成一定，同時容易控制間隔膜IS之蝕刻量之面內均勻性。
而且，當藉由如此地重複進行晶圓處理之循環，而獲得期望的蝕刻量時，即是，當在Si層形成露出側面時，本實施型態所涉及之晶圓處理結束。
另外，形成有Si層之露出側面的晶圓W被搬運至下一個工程，對如此的露出側面，磊晶生長例如結晶矽薄膜。此時，也如圖3(e)所示般，因在SiGe膜之側面，殘存間隔膜IS，故結晶矽薄膜對該SiGe膜之側面的磊晶生長被抑制。
＜本實施型態所涉及的晶圓處理之效果＞ 若藉由本實施型態時，藉由使用利用遠端電漿而被電漿化的含氧氣體，使藉由與以往的SiN膜相比，具有低介電質，化學性穩定的材料所形成的間隔膜IS(例如，SiOC膜、SiON膜或SiOCN膜)之表層氧化，可以適當地形成氧化膜Ox(SiO2 膜)。而且，被形成的氧化膜Ox係藉由使用含氟氣體(例如，HF氣體)及氨(NH3 )氣體，可以適當地進行蝕刻除去。即是，若藉由本實施型態時，可以適當地進行作為絕緣膜之間隔膜IS之除去。
再者，若藉由本實施型態所涉及的晶圓處理時，針對如上述般具有化學的穩定性之間隔膜IS本身，無法進行蝕刻除去，而可以選擇性地僅蝕刻除去如上述般被形成的氧化膜Ox。即是，可以適當地進行間隔膜IS之蝕刻控制，同時除了作為蝕刻對象的氧化膜Ox之外，適當地抑制受到蝕刻所致的損傷。再者，此時，因氧化膜Ox在間隔膜IS之表層被等向地形成，故等向性地進行間隔膜IS之蝕刻除去。
另外，若藉由本實施型態時，藉由一循環的晶圓處理，僅2nm以下(例如，1nm～1.5nm程度)之間隔膜IS被蝕刻除去，藉由重複進行如此的晶圓處理，能獲得期望的蝕刻量。此時，被蝕刻除去的間隔膜IS之厚度，換言之，被形成的氧化膜Ox之厚度係如圖5所示般，在電漿氧化處理之時間飽和。即是，因可以容易控制一次被除去的間隔膜IS之厚度，故可以適當地控制在晶圓處理中之間隔膜IS之總蝕刻量。即是，適當地抑制超過期望的總蝕刻量之情形。
在此，圖7表示重複進行本實施型態所涉及之晶圓處理之循環之情況下的處理結果之一例。圖7(a)係進行晶圓處理之前的間隔膜IS之狀態，圖7(b)係進行10循環之晶圓處理之後的間隔膜IS之狀態，圖7(c)係進行10循環之晶圓處理之後的間隔膜IS之狀態。另外，圖7之下方的圖係放大表示上方之圖的重要部位(Si層、SiGe層及間隔膜IS)的重要部位放大圖。
如圖7(a)所示般，被形成在Si層及SiGe層之側面的間隔膜IS係藉由7循環的晶圓處理，如圖7(b)所示般，厚度減少，即是被蝕刻除去。而且，藉由進一步重疊處理循環，施予10循環之晶圓處理，如圖7(c)所示般，在Si層形成露出側面。此時，在SiGe層之側面殘存間隔膜IS。
再者，如圖7(b)、圖7(c)所示般，可知殘存在Si層及SiGe層之側面的間隔膜IS之厚度在晶圓W之面內均勻，並且即使在被疊層的Si層及SiGe層之高度方向也均勻。換言之，可知在本實施型態所涉及之晶圓處理中，間隔膜IS之蝕刻除去在晶圓W之面方向及高度方向均勻地進行。
如此一來，若藉由本實施型態所涉及之電漿氧化處理及蝕刻除去處理時，可以等向地進行作為絕緣膜之間隔膜IS之蝕刻除去。再者，也如圖7(b)、圖7(c)所示般，藉由控制晶圓處理之重複循環數，能夠容易地控制間隔膜IS之總蝕刻量，抑制超過期望的蝕刻量而進行蝕刻除去之情形。
另外，本實施型態所涉及之電漿氧化處理和蝕刻除去處理即使在不同的腔室內進行亦可，即使在相同腔室內進行亦可。
再者，在以上之實施型態中，雖然藉由利用氧化膜Ox和間隔膜IS之蝕刻率之差，選擇性地除去氧化膜Ox，依此進行間隔膜IS之蝕刻除去處理，但是間隔膜IS之蝕刻方法並不限定於此。
具體而言，例如，即使利用氧化膜Ox和間隔膜IS之育成期間(直至蝕刻除去開始為止的時間)之差而選擇性地除去氧化膜Ox，依此進行間隔膜IS之蝕刻除去處理亦可。在如此之情況下，在蝕刻除去處理中，在較在蝕刻處理裝置101中開始除去氧化膜Ox，開始除去間隔膜IS更前，從處理容器110之內部排出蝕刻氣體。依此，可以選擇性地僅除去氧化膜Ox。
另外，在如上述般利用氧化膜Ox和間隔膜IS之蝕刻率之差的情況，蝕刻除去裝置所致的蝕刻除去處理在低壓低溫之條件下進行。此係因為在低溫低壓之條件下，間隔膜IS之蝕刻率下降，可以更適當地進行氧化膜Ox之選擇性除去而引起。另一方面，如此地利用育成時間之差的情況，蝕刻除去處理可以在高溫高壓之條件下(例如，80～130℃之溫度條件)進行。即是，氧化膜Ox和間隔膜IS之育成時間之差在高溫高壓之條件下更為顯著。
在此，利用蝕刻率之差，在低壓低溫之條件下進行蝕刻除去處理之情況，電漿處理裝置1所致的電漿氧化處理係如上述般，在較蝕刻除去處理之溫度條件更高溫，例如在60℃～150℃進行。即是，在從電漿氧化處理移行至蝕刻除去處理的時候，需要冷卻晶圓W。另一方面，利用育成時間之差，在高溫高壓之條件下進行蝕刻除去處理之情況，蝕刻除去處理之溫度條件與電漿氧化處理之溫度條件幾乎相同程度。即是，在從電漿氧化處理移行至蝕刻除去處理的時候，因不需要進行晶圓W之溫度控制，故可以有效率地進行一連串的晶圓處理。
應理解成此次揭示的實施型態所有的點皆為例示，並非用以限制者。上述實施型態在不脫離附件的申請專利範圍及其主旨的情況下，即使以各種型態進行省略、替換或變更亦可。
另外，下述般之構成也屬於本揭示之技術性範圍。
(1)一種基板處理方法，其係交互疊層矽膜和矽鍺膜的基板之處理方法，包含：至少在上述矽膜及上述矽鍺膜之側面形成低介電質之間隔膜，藉由使用遠端電漿而被自由基化的含氧氣體，在上述間隔膜之表層形成氧化膜的工程，和對被形成的上述氧化膜進行蝕刻除去的工程。 若藉由上述(1)時，使用被電漿化的含氧氣體而在低介電值之間隔膜之表層形成氧化膜，並且藉由對被形成的該氧化膜進行蝕刻除去，可以進行間隔膜之除去。低介電質之間隔膜具有化學的穩定性，在以往的蝕刻手法中，難以進行蝕刻除去。但是，藉由使用如此被電漿化的含氧氣體，可以適當地形成氧化膜，依此可以適當地除去間隔膜而作為被形成的氧化膜。 再者，因被電漿化的含氧氣體所致的間隔膜氧化在基板之面方向及高度方向等向地進行，故即是可以在晶圓W之面方向及高度方向等向性地進行間隔膜之蝕刻除去。
(2)如上述(1)所載之基板處理方法，其中，上述間隔膜係藉由SiOC、SiON、SiOCN或SiBCN中之任一者被形成。
(3)如上述(1)或(2)所載之基板處理方法，其中，被形成的上述氧化膜之厚度係從上述間隔膜之表面起算2nm以下。
(4)如上述(1)～上述(3)中之任一者所載之基板處理方法，其中，被形成的上述氧化膜之厚度係藉由形成上述氧化膜之工程的處理時間被控制。
(5)如上述(1)～上述(4)中之任一者所載之基板處理方法，其中，對上述氧化膜進行蝕刻除去的工程係藉由至少包含HF氣體及NH3 氣體的處理氣體所致的蝕刻而被進行。
(6)如上述(5)所載之基板處理方法，其中，對上述氧化膜進行蝕刻除去的工程係在低溫低壓之條件下被進行，進行該蝕刻除去的溫度條件為0℃～120℃，較佳為0℃～60℃。
(7)如上述(1)～上述(6)中之任一者所載的基板處理方法，其中，藉由重複進行包含形成上述氧化膜之工程，和對上述氧化膜進行蝕刻除去之工程的循環，除去上述間隔膜，至少使上述矽膜之側面露出。 若藉由上述(7)時，藉由重複進行間隔膜之除去，可以適當地獲得期望之蝕刻量。尤其，因如上述(3)所載般，在一次的晶圓處理中之間隔膜之氧化量(間隔膜之蝕刻量)在2nm以下飽和，故可以容易控制間隔膜之總蝕刻量。再者，因如此間隔膜之氧化量(蝕刻量)為2nm以下的微小量，故可以更容易控制間隔膜之總蝕刻量。
(8)一種基板處理裝置，其係對交互疊層矽膜和矽鍺膜的基板進行處理的基板處理裝置，具備：至少在上述矽膜及上述矽鍺膜之側面形成低介電質之間隔膜，藉由使用遠端電漿而被自由基化的含氧氣體，氧化上述間隔膜之表面而形成氧化膜之電漿處理部，和對被形成的上述氧化膜進行蝕刻除去的蝕刻處理部，和控制上述電漿處理部及上述蝕刻處理部之動作的控制部。
(9)如上述(8)所載之基板處理裝置，其中，上述間隔膜係藉由SiOC、SiON、SiOCN或SiBCN中之任一者被形成。
(10)如上述(8)或(9)所載之基板處理裝置，其中，上述控制部係以從上述間隔膜之表面起算2nm以下之膜厚形成上述氧化膜之方式，控制上述電漿處理部之動作。
(11)如上述(8)～上述(10)中之任一者所載之基板處理裝置，其中，上述控制部係藉由在上述電漿處理部中之處理時間控制被形成的上述氧化膜之厚度。
(12)如上述(8)～上述(11)中之任一者所載之基板處理裝置，其中，上述控制部係以藉由至少包含HF氣體及NH3 氣體的處理氣體所致的蝕刻，進行上述氧化膜之蝕刻除去之方式，控制上述蝕刻處理部之動作。
(13)如上述(12)所載之基板處理裝置，其中，上述控制部係以在低溫低壓之條件下進行上述氧化膜之蝕刻除去之方式，控制上述蝕刻處理部之動作，進行該蝕刻除去的溫度條件為0℃～120℃，較佳為0℃～60℃。
(14)如上述(8)～上述(13)中之任一者所載之基板處理裝置，其中，上述控制部係以藉由重覆進行包含在上述電漿處理部中之上述氧化膜的形成，和在上述蝕刻處理部中之上述氧化膜之除去的循環，除去上述間隔膜，至少使上述矽膜之側面露出之方式，控制上述電漿處理部及上述蝕刻處理部之動作。
IS:間隔膜 Ox:氧化膜 Si:矽 SiGe:矽鍺 W:晶圓
[圖1]為示意性地表示以往的晶圓處理之樣子的說明圖。 [圖2]為表示本實施型態所涉及之晶圓處理之主要工程的流程圖。 [圖3]為示意性地表示本實施型態所涉及之晶圓處理之樣子的說明圖。 [圖4]為表示電漿處理裝置之構成之一例的縱剖面圖。 [圖5]為表示電漿氧化處理之時間和氧化量之關係的曲線圖。 [圖6]為表示蝕刻處理裝置之構成之一例的縱剖面圖。 [圖7]為表示本實施型態所涉及之晶圓處理之結果之一例的說明圖。

Claims (14)

  1. 一種基板處理方法，其係交互疊層矽膜和矽鍺膜的基板之處理方法，其特徵在於， 至少在上述矽膜及上述矽鍺膜之側面，形成低介電質之間隔膜， 包含： 藉由使用遠端電漿而被自由基化的含氧氣體在上述間隔膜之表層形成氧化膜的工程；及 對被形成的上述氧化膜進行蝕刻除去的工程。
  2. 如請求項1之基板處理方法，其中 上述間隔膜係藉由SiOC、SiON、SiOCN或SiBCN中之任一者被形成。
  3. 如請求項1或2之基板處理方法，其中， 被形成的上述氧化膜之厚度係從上述間隔膜之表面起算2nm以下。
  4. 如請求項1～3中之任一項之基板處理方法，其中 被形成的上述氧化膜之厚度係藉由形成上述氧化膜之工程的處理時間被控制。
  5. 如請求項1～4中之任一項之基板處理方法，其中 對上述氧化膜進行蝕刻除去的工程係藉由至少包含HF氣體及NH3 氣體的處理氣體所致的蝕刻而被進行。
  6. 如請求項5之基板處理方法，其中 對上述氧化膜進行蝕刻除去的工程係在低溫低壓之條件下被進行， 進行該蝕刻除去的溫度條件為0℃～120℃，較佳為0℃～60℃。
  7. 如請求項1～6中之任一項之基板處理方法，其中 藉由重複進行包含形成上述氧化膜之工程，和對上述氧化膜進行蝕刻除去之工程的循環，除去上述間隔膜，至少使上述矽膜之側面露出。
  8. 一種基板處理裝置，其係對交互疊層矽膜和矽鍺膜的基板進行處理的基板處理裝置， 至少在上述矽膜及上述矽鍺膜之側面形成低介電質之間隔膜， 具備： 藉由使用遠端電漿而被自由基化的含氧氣體，在上述間隔膜之表層形成氧化膜之電漿處理部；對被形成的上述氧化膜進行蝕刻除去的蝕刻處理部；及 控制上述電漿處理部及上述蝕刻處理部之動作的控制部。
  9. 如請求項8之基板處理裝置，其中 上述間隔膜係藉由SiOC、SiON、SiOCN或SiBCN中之任一者被形成。
  10. 如請求項8或9之基板處理裝置，其中 上述控制部係以從上述間隔膜之表面起算2nm以下之膜厚形成上述氧化膜之方式，控制上述電漿處理部之動作。
  11. 如請求項8～10中之任一項之基板處理裝置，其中 上述控制部係藉由在上述電漿處理部中之處理時間控制被形成的上述氧化膜之厚度。
  12. 如請求項8～11中之任一項之基板處理裝置，其中 上述控制部係以藉由至少包含HF氣體及NH3 氣體的處理氣體所致的蝕刻，進行上述氧化膜之蝕刻除去之方式，控制上述蝕刻處理部之動作。
  13. 如請求項12之基板處理裝置，其中 上述控制部係以在低溫低壓之條件下進行上述氧化膜之蝕刻除去之方式，控制上述蝕刻處理部之動作，進行該蝕刻除去的溫度條件為0℃～120℃，較佳為0℃～60℃。
  14. 如請求項8～13中之任一項之基板處理裝置，其中 上述控制部係以藉由重覆進行包含在上述電漿處理部中之上述氧化膜的形成，和在上述蝕刻處理部中之上述氧化膜之除去的循環，除去上述間隔膜，至少使上述矽膜之側面露出之方式，控制上述電漿處理部及上述蝕刻處理部之動作。
TW110106628A 2020-03-10 2021-02-25 基板處理方法及基板處理裝置 TW202145328A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020041347A JP7414593B2 (ja) 2020-03-10 2020-03-10 基板処理方法及び基板処理装置
JP2020-041347 2020-03-10

Publications (1)

Publication Number Publication Date
TW202145328A true TW202145328A (zh) 2021-12-01

Family

ID=77569660

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110106628A TW202145328A (zh) 2020-03-10 2021-02-25 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (1) US11328932B2 (zh)
JP (1) JP7414593B2 (zh)
KR (1) KR102581739B1 (zh)
CN (1) CN113380618A (zh)
TW (1) TW202145328A (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6607675B1 (en) * 2000-08-29 2003-08-19 Applied Materials Inc. Method of etching carbon-containing silicon oxide films
JP2006024730A (ja) * 2004-07-08 2006-01-26 Sony Corp 半導体装置の製造方法
US20100216296A1 (en) * 2005-10-27 2010-08-26 Yusuke Muraki Processing Method and Recording Medium
JP5102467B2 (ja) * 2006-06-29 2012-12-19 東京エレクトロン株式会社 基板処理方法
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
US8896120B2 (en) * 2010-04-27 2014-11-25 International Business Machines Corporation Structures and methods for air gap integration
KR101678266B1 (ko) 2010-11-11 2016-11-21 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 제조 장치
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
US9484447B2 (en) * 2012-06-29 2016-11-01 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices
JP6928763B2 (ja) * 2015-11-03 2021-09-01 東京エレクトロン株式会社 マイクロ波プラズマによりナノワイヤの角を丸め、調整する方法
KR102577628B1 (ko) * 2016-01-05 2023-09-13 어플라이드 머티어리얼스, 인코포레이티드 반도체 응용들을 위한 수평 게이트 올 어라운드 디바이스들을 위한 나노와이어들을 제조하기 위한 방법
JP6601257B2 (ja) * 2016-02-19 2019-11-06 東京エレクトロン株式会社 基板処理方法
KR102294932B1 (ko) * 2016-04-25 2021-09-17 어플라이드 머티어리얼스, 인코포레이티드 수평 게이트 올어라운드 디바이스 나노와이어 에어 갭 스페이서 형성
US10332986B2 (en) * 2016-08-22 2019-06-25 International Business Machines Corporation Formation of inner spacer on nanosheet MOSFET
JP6812880B2 (ja) 2017-03-29 2021-01-13 東京エレクトロン株式会社 基板処理方法及び記憶媒体。
JP6719415B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10312350B1 (en) 2017-11-28 2019-06-04 International Business Machines Corporation Nanosheet with changing SiGe percentage for SiGe lateral recess
US10424651B2 (en) 2018-01-26 2019-09-24 International Business Machines Corporation Forming nanosheet transistor using sacrificial spacer and inner spacers

Also Published As

Publication number Publication date
JP7414593B2 (ja) 2024-01-16
JP2021145000A (ja) 2021-09-24
CN113380618A (zh) 2021-09-10
KR102581739B1 (ko) 2023-09-22
US11328932B2 (en) 2022-05-10
US20210287906A1 (en) 2021-09-16
KR20210114338A (ko) 2021-09-23

Similar Documents

Publication Publication Date Title
US20200035496A1 (en) Plasma processing apparatus and plasma processing method
JP7208318B2 (ja) 処理装置
US10008366B2 (en) Seasoning process for establishing a stable process and extending chamber uptime for semiconductor chip processing
JP7257543B2 (ja) 基板処理方法、基板処理装置及びナノワイヤ又はナノシートのトランジスタの製造方法
JP2017208469A (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US10249507B2 (en) Methods for selective etching of a silicon material
JP2022500867A (ja) 誘電体材料の堆積方法
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
US10475645B2 (en) Method of filling recess and processing apparatus
US20230124597A1 (en) Substrate processing method and substrate processing apparatus
US8994089B2 (en) Interlayer polysilicon dielectric cap and method of forming thereof
JP7034320B2 (ja) エッチング方法、エッチング残渣の除去方法、および記憶媒体
JP2019024043A (ja) シリコン酸化膜を除去する方法
TW202145328A (zh) 基板處理方法及基板處理裝置
US11264248B2 (en) Etching method and substrate processing apparatus
JP7209567B2 (ja) エッチング方法およびエッチング装置